JP7347845B2 - 炭化ケイ素複合ウェハ及びその製造方法 - Google Patents

炭化ケイ素複合ウェハ及びその製造方法 Download PDF

Info

Publication number
JP7347845B2
JP7347845B2 JP2021149274A JP2021149274A JP7347845B2 JP 7347845 B2 JP7347845 B2 JP 7347845B2 JP 2021149274 A JP2021149274 A JP 2021149274A JP 2021149274 A JP2021149274 A JP 2021149274A JP 7347845 B2 JP7347845 B2 JP 7347845B2
Authority
JP
Japan
Prior art keywords
silicon carbide
substrate
wafer
acid
composite wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021149274A
Other languages
English (en)
Other versions
JP2022181154A (ja
Inventor
曾彦凱
江柏萱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hong Chuang Applied Technology Co Ltd
Original Assignee
Hong Chuang Applied Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hong Chuang Applied Technology Co Ltd filed Critical Hong Chuang Applied Technology Co Ltd
Publication of JP2022181154A publication Critical patent/JP2022181154A/ja
Application granted granted Critical
Publication of JP7347845B2 publication Critical patent/JP7347845B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06Joining of crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009Pre-treatment of the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802Applying energy for connecting
    • H01L2224/80236Applying energy for connecting using electro-static corona discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399Material
    • H01L2224/80486Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/80487Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399Material
    • H01L2224/80486Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/80488Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1027IV
    • H01L2924/10272Silicon Carbide [SiC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体の製造プロセスに用いることができる、炭化ケイ素複合ウェハ及びその製造方法に関するものである。
通信の高周波化のトレンドに伴い、市場ニーズに対応するうえで通信関連部品の性能向上が急務となっている。そのため、薄層化が可能なウェハ又は複合ウェハはコストパフォーマンスの高い選択肢の一つとなっている。公知の複合ウェハは、底層の基板ウェハ上に種結晶膜を気相法によって形成した後、GaN層を成長させたものである。又は、HVPE(ハイドライド気相成長法)を用いて底層の基板ウェハ上に種結晶層を形成することもできる。とはいえ、複合ウェハについては、材料であれ製造プロセスであれ、更なるニーズが存在している。
従来における複合ウェハの製造プロセスでは、基板と上方の材料との接合部に薄膜が形成され、こうして初めて2種類の異なる材料を緊密に接合することができるが、この製造プロセスは複雑で時間がかかる。上述の欠点を解決するために、本発明者は、複合ウェハの製造プロセスの改良に着手した。
本発明は、(a)炭化ケイ素材料と、(b)ウェハ基板と、を含む、炭化ケイ素複合ウェハを提供することを目的としており、ウェハ基板の上側表面は炭化ケイ素材料の下側表面に結合されており、そのうち、炭化ケイ素材料の下側表面とウェハ基板の上側表面の両者又は任意の一方は表面改質を経ており、炭化ケイ素材料はウェハ基板に直接接合されている。
さらに、上述の炭化ケイ素複合ウェハのうち、ウェハ基板はセラミックス又はガラスである。
さらに、上述の炭化ケイ素複合ウェハのうち、セラミックスは、窒化アルミニウム、酸化アルミニウム、炭化ケイ素及び窒化ケイ素からなる群から選択される。
さらに、上述の炭化ケイ素複合ウェハのうち、ウェハ基板は単結晶又は多結晶材料である。
さらに、上述の炭化ケイ素複合ウェハのうち、炭化ケイ素材料の厚さは0.2~500μmである。
さらに、上述の炭化ケイ素複合ウェハのうち、炭化ケイ素材料の上側表面は結晶層をさらに含む。
さらに、上述の炭化ケイ素複合ウェハにおいて、表面改質とは、表面に静電結合又は水素結合又は物理的結合を生じさせるものである。好ましい実施形態において、物理的結合はファンデルワールス力、クーロン力又は摩擦力である。
本発明の別の目的は、(a)核形成処理により炭化ケイ素を炭化ケイ素材料にする工程と、(b)ウェハ基板が提供され、炭化ケイ素材料の下側表面とウェハ基板の上側表面の両者又は任意の一方が表面改質を経て水素結合又は静電結合又は物理的結合を生じた後、直接接合されて炭化ケイ素複合ウェハが形成される工程と、を含む、炭化ケイ素複合ウェハの製造方法を提供することである。
さらに、上述の製造方法において、表面改質とは、フッ化水素酸又はその他の水素原子を含む液体の浸漬処理により、炭化ケイ素材料の下側表面とウェハ基板の上側表面の両者又は任意の一方に水素結合を生じさせるものである。
さらに、上述の製造方法において、炭化ケイ素材料とウェハ基板は静電的に結合される。
従来技術と比べて、本発明の炭化ケイ素複合ウェハは、基板がセラミックス又はガラス材料であるため、高い誘電率、絶縁性、高い熱伝導率を有し、耐熱性及び放熱性に優れ、特に高湿度下における安定性能などの特性を有している。また、本発明の製造方法は炭化ケイ素材料とウェハ基板を直接接合するものであり、接合能力に優れていて、従来技術のように接合において薄膜を形成して2種類の異なる材料を緊密に接合させる必要がないため、本発明の製造プロセスはよりシンプル且つ便利である。
本発明の炭化ケイ素複合ウェハの構造概念図である。
以下の実施形態は、本発明を過度に限定するものではない。本発明が属する技術分野の当業者は、本発明の精神又は範囲から逸脱せずに本明細書中で検討する実施例に対して修正や変更を行うことができ、いずれも本発明の範囲に属する。
本明細書で使用する「含む」又は「備える」とは、1つ以上の他の構成部材、工程、操作及び/若しくは構成要素の存在を排除しないこと、又は上述の構成部材、工程、操作及び/若しくは構成要素に追加されることを意味する。「約」若しくは「近似的に」又は「実質的に」とは、固有の許容誤差に近接した数値又は範囲を有することを意味しており、本発明が理解のために開示する正確又は絶対的な数値が何らかの悪意ある第三者によって違法又は不正に使用されるのを防ぐために用いている。「一」とは、文法対象物が1つ以上(即ち、少なくとも1つ)であることを意味する。
本発明は、(a)炭化ケイ素材料と、(b)ウェハ基板と、を含む、炭化ケイ素複合ウェハを提供し、ウェハ基板の上側表面は炭化ケイ素材料の下側表面に結合されており、そのうち、炭化ケイ素材料の下側表面とウェハ基板の上側表面の両者又は任意の一方は表面改質を経ており、炭化ケイ素材料はウェハ基板に直接接合されている。
本発明は、(a)核形成処理により炭化ケイ素を炭化ケイ素材料にする工程と、(b)ウェハ基板が提供され、炭化ケイ素材料の下側表面とウェハ基板の上側表面の両者又は任意の一方が表面改質を経て水素結合又は静電結合を生じた後、直接接合されて炭化ケイ素複合ウェハが形成される工程と、を含む、炭化ケイ素複合ウェハの製造方法をさらに提供する。
本発明の炭化ケイ素複合ウェハの概念図である図1を参照されたい。図1の炭化ケイ素複合ウェハは、ウェハ基板12と炭化ケイ素材料11が直接接合されて成るものであり、ウェハ基板12と炭化ケイ素材料11との間に追加の薄膜構造は存在しておらず、両者を直接接合する接合面111のみとなっている。さらに、炭化ケイ素材料11の上方は、必要に応じてさらに結晶層13を含むことができる。
上述のウェハ基板12は、好ましい実施例においてはセラミックス又はガラスであり、ここで「セラミックス」とは、金属と非金属の化合物であり、ケイ酸塩、酸化物、炭化物、窒化物、硫化物、ホウ化物などを含む、人為的な高温処理を経た無機非金属固体材料を意味し、好適には、窒化アルミニウム、酸化アルミニウム、炭化ケイ素及び窒化ケイ素からなる群から選択されるものを含むが、これらに限らない。
例えば、
上述の基板において、セラミックスは窒化アルミニウム、酸化アルミニウム、炭化ケイ素及び窒化ケイ素から選択されるか、
上述の基板において、セラミックスは窒化アルミニウム、酸化アルミニウム及び炭化ケイ素から選択されるか、
上述の基板において、セラミックスは酸化アルミニウム、炭化ケイ素及び窒化ケイ素から選択されるか、
上述の基板において、セラミックスは窒化アルミニウム、炭化ケイ素及び窒化ケイ素から選択されるか、
上述の基板において、セラミックスは窒化アルミニウム及び酸化アルミニウムから選択されるか、
上述の基板において、セラミックスは窒化アルミニウム及び炭化ケイ素から選択されるか、
上述の基板において、セラミックスは窒化アルミニウム及び窒化ケイ素から選択されるか、
上述の基板において、セラミックスは酸化アルミニウム及び炭化ケイ素から選択されるか、
上述の基板において、セラミックスは酸化アルミニウム及び窒化ケイ素から選択されるか、
上述の基板において、セラミックスは炭化ケイ素及び窒化ケイ素から選択されるか、
上述の基板において、セラミックスは窒化アルミニウムから選択されるか、
上述の基板において、セラミックスは酸化アルミニウムから選択されるか、
上述の基板において、セラミックスは炭化ケイ素から選択されるか、
上述の基板において、セラミックスは窒化ケイ素から選択される。
本明細書で使用する「単結晶又は多結晶材料」とは、単結晶方位及び多結晶方位の材料を意味している。その違いとしては、溶融した単体材料が凝固するときに、原子がダイヤモンド型格子に配置されて多くの結晶核となり、結晶核が結晶面配向の同じ結晶粒に成長した場合には、単結晶材料が形成される。反対に、結晶核が結晶面配向の異なる結晶粒に成長した場合には、多結晶材料が形成される。多結晶と単結晶材料の違いは、主に物理的性質面で表れる。例えば、機械的性質、電気的性質などの面であり、多結晶材料はいずれも単結晶材料に劣る。好ましい実施例において、ウェハ基板は単結晶又は多結晶材料である。
本明細書で使用する「炭化ケイ素材料の厚さ」については、好ましい実施例において、その厚さは0.2μm~500μmの間でよく、例えば0.4μm~500μmの間、0.6μm~500μmの間、0.8μm~500μmの間、1.0μm~500μmの間、2.0μm~500μmの間、4.0μm~500μmの間、6.0μm~500μmの間、8.0μm~500μmの間、10μm~500μmの間、12μm~500μmの間、14μm~500μmの間、16μm~500μmの間、18μm~500μmの間、0.2μm~180μmの間、0.2μm~160μmの間、0.2μm~140μmの間、0.2μm~120μmの間、0.2μm~100μmの間、0.2μm~80μmの間、0.2μm~60μmの間、0.2μm~40μmの間、0.2μm~20μmの間、0.2μm~1μmの間、0.2μm~0.8μmの間、0.2μm~0.6μmの間、0.2μm~0.4μmの間である。炭化ケイ素材料の厚さは必要に応じて調整可能であり、例えば、炭化ケイ素材料11をウェハ基板12の表面に接合した後、レーザ切断又は研磨方法により炭化ケイ素材料11を薄型化させることができる。
本明細書で使用する「結晶層」とは、単結晶材料で構成された発光層の主な基板材質を意味している。例えば、単結晶のヒ化ガリウム(GaAs)基板、リン化ガリウム(GaP)基板、リン化インジウム(InP)基板、サファイア(Al)基板、炭化ケイ素(SiC)基板、窒化ガリウム(GaN)基板などである。
上述の結晶層は、エピタキシー法により成長させる。上述の「エピタキシー」とは、単結晶基板上に薄膜を成長させることを言い、単結晶基板上に添加された原子により形成された1つの単結晶構造の連続体を伸長させることを意味している。例えば、液相エピタキシー(LPE)、気相エピタキシー(VPE)及び分子線エピタキシー(MBE)などであり、そのうち気相エピタキシーには物理気相蒸着(PVD)と化学気相蒸着(CVD)が含まれる。
本明細書で使用する「表面改質」とは、炭化ケイ素材料とウェハの接合する表面、即ち炭化ケイ素材料の下側表面とウェハ基板の上側表面の両者又は任意の一方の表面が化学的又は物理的方法による処理を経て、表面に水素結合又はイオン結合又は物理的結合(ファンデルワールス力、クーロン力又は摩擦力などを含むがこれらに限らない)を生じ得るようにされることを意味している。
水素結合を生じさせる方法は、例えば水素原子を含む液体に浸漬することにより、表面を改質して水素結合力を生じさせるなどであるが、これに限らない。水素原子液体は、クロム酸、硫酸、塩酸、硝酸、亜硫酸、フッ化水素酸、過塩素酸、臭化水素酸、過臭素酸、ケイフッ化水素酸、クロロ鉛酸(Chlorioplumbic Acid)、メタリン酸、オスミウム酸、過マンガン酸、セレン酸、鉄酸、フルオロホウ酸、フルオロスルホン酸、シアン酸、テオシアン酸、メタ過ヨウ素酸、2,4,6-トリニトロフェノール、2,4,6-トリニトロ安息香酸、トリフルオロ酢酸、トリクロロ酢酸、メタンスルホン酸、ベンゼンスルホン酸、メルカプトシクロヘキサンスルホン酸、2-クロロエタンチオールなどでよい。
静電気を生じさせる方法として、例えば、接触面にプラズマを衝突させて、正・負電荷を生じさせ、電荷を利用して互いに吸着させることができるが、これに限らない。
物理的結合を生じさせる形式は、例えば、ファンデルワールス力、クーロン力又は摩擦力などであり、そのうち、ファンデルワールス力は、極めて平坦な表面によるものであり、異なる材料又は同じ材料はすべて電位差を有しており、電位差により生じる電荷を利用して引き合うのがファンデルワールス力である。表面電荷を提供(例えばプラズマにより提供する)することで形成される電位差がクーロン力である。固体表面どうしの静止摩擦力は、固体表面の原子、分子どうしにおける相互吸引力及びそれらどうしの表面粗さにより互いどうしがひっかかることで生じる抵抗力に由来する。
上述の「プラズマ」とは、固体、液体、気体以外の物質の第4の状態のことを意味する。気体は高温又は強電界においてプラズマに変化する。プラズマは等量の正電荷と負電荷を持った電離気体であり、イオン、電子及び中性の原子又は分子によって構成されている。外部から加えたエネルギーにより、気体内の電子がエネルギーを獲得し、加速して帯電していない中性原子に衝突するようにし、帯電していない中性原子が加速した電子に衝突されると、イオンとエネルギーを帯びた加速電子が生じ、これらの放出された電子が電界を経由し、加速されて他の中性原子と衝突し、これが次々と繰り返されることにより、気体の絶縁破壊(gas breakdown)が生じ、プラズマ状態が形成される。本発明は、生成されたプラズマを利用し、キャビティ内のプロセスガスと衝突させて気体をイオン化させており、イオン化された気体がウェハに引き付けられて表面改質が行われ、表面に静電荷が形成される。
要約すると、本発明の炭化ケイ素複合ウェハは以下の優位点を有する。
1.高い誘電率、絶縁性、高い熱伝導率を有し、耐熱性及び放熱性に優れ、特に高湿度下における安定性能の特性を有している。
2.本発明の炭化ケイ素複合ウェハの製造方法は、炭化ケイ素材料をウェハ基板と直接接合するものであり、両者又は任意の一方が表面改質を経ており、接合能力が強いため、製造プロセスの複雑さを低減し得る。
3.本発明の炭化ケイ素複合ウェハは、材料どうしの結合能力が強いという特性により、ニーズに応じてウェハの研磨加工を行って薄層化することがより一層可能となり、後の産業上の利用性が高い。
以上で本発明について詳細に説明したが、上述は本発明の好ましい実施例に過ぎず、本発明の実施範囲を限定するものではない。本発明の特許請求の範囲に基づく同等変化や修飾はいずれも本発明の特許請求の範囲に属するものである。
1 炭化ケイ素複合ウェハ
11 炭化ケイ素材料
12 ウェハ基板
13 結晶層
111 接触面

Claims (1)

  1. (a)核形成処理により炭化ケイ素を炭化ケイ素材料にする工程と、
    (b)窒化物セラミックスウェハ基板によるウェハ基板が提供され、前記炭化ケイ素材料の下側表面と前記ウェハ基板の上側表面の両者又は任意の一方が表面改質によって静電気および水素結合力が生じ、クーロン力および水素結合力によって直接接合されて炭化ケイ素複合ウェハが形成される工程と、を含む、炭化ケイ素複合ウェハの製造方法。
JP2021149274A 2021-05-25 2021-09-14 炭化ケイ素複合ウェハ及びその製造方法 Active JP7347845B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110118804A TWI783497B (zh) 2021-05-25 2021-05-25 碳化矽複合晶圓及其製造方法
TW110118804 2021-05-25

Publications (2)

Publication Number Publication Date
JP2022181154A JP2022181154A (ja) 2022-12-07
JP7347845B2 true JP7347845B2 (ja) 2023-09-20

Family

ID=80035062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021149274A Active JP7347845B2 (ja) 2021-05-25 2021-09-14 炭化ケイ素複合ウェハ及びその製造方法

Country Status (4)

Country Link
US (1) US20220384385A1 (ja)
EP (1) EP4095291A1 (ja)
JP (1) JP7347845B2 (ja)
TW (1) TWI783497B (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000178740A (ja) 1998-10-10 2000-06-27 Hoya Corp 炭化珪素膜及びその製造方法
JP2013062339A (ja) 2011-09-13 2013-04-04 Seiko Epson Corp 複合基板、電子デバイス及び電子機器
US20150060869A1 (en) 2013-08-30 2015-03-05 Jae-Sang Ro Supporting substrate for manufacturing flexible informaiton display device using temporary bonding/debonding layer, manufacturing method thereof, and flexible information display device
JP2017114694A (ja) 2015-12-21 2017-06-29 信越化学工業株式会社 化合物半導体積層基板及びその製造方法、並びに半導体素子
JP2019193242A (ja) 2018-04-23 2019-10-31 住友金属鉱山株式会社 表面弾性波素子用複合基板とその製造方法
JP2019195036A (ja) 2018-04-26 2019-11-07 株式会社Maruwa 複合基板、及び、複合基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8940620B2 (en) * 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US9379000B2 (en) * 2012-10-15 2016-06-28 Shin-Etsu Chemical Co., Ltd. Method for producing nanocarbon film and nanocarbon film
CN103021814A (zh) * 2012-12-25 2013-04-03 上海新储集成电路有限公司 一种氮化镓基半导体材料外延复合衬底的制备方法
KR102427272B1 (ko) * 2014-12-22 2022-07-29 신에쓰 가가꾸 고교 가부시끼가이샤 복합 기판, 나노카본막의 제작 방법 및 나노카본막
US9741685B2 (en) * 2015-08-07 2017-08-22 Lam Research Corporation Methods for directly bonding silicon to silicon or silicon carbide to silicon carbide
CN111383915B (zh) * 2018-12-28 2021-03-23 中国科学院上海微系统与信息技术研究所 异质键合结构的制备方法
DE102019111985A1 (de) * 2019-05-08 2020-11-12 Infineon Technologies Ag Verfahren zum herstellen von siliziumcarbid-vorrichtungen und wafer-verbund, der mit laser modifizierte zonen in einem handhabungssubstrat enthält

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000178740A (ja) 1998-10-10 2000-06-27 Hoya Corp 炭化珪素膜及びその製造方法
JP2013062339A (ja) 2011-09-13 2013-04-04 Seiko Epson Corp 複合基板、電子デバイス及び電子機器
US20150060869A1 (en) 2013-08-30 2015-03-05 Jae-Sang Ro Supporting substrate for manufacturing flexible informaiton display device using temporary bonding/debonding layer, manufacturing method thereof, and flexible information display device
JP2017114694A (ja) 2015-12-21 2017-06-29 信越化学工業株式会社 化合物半導体積層基板及びその製造方法、並びに半導体素子
JP2019193242A (ja) 2018-04-23 2019-10-31 住友金属鉱山株式会社 表面弾性波素子用複合基板とその製造方法
JP2019195036A (ja) 2018-04-26 2019-11-07 株式会社Maruwa 複合基板、及び、複合基板の製造方法

Also Published As

Publication number Publication date
TW202246599A (zh) 2022-12-01
US20220384385A1 (en) 2022-12-01
EP4095291A1 (en) 2022-11-30
JP2022181154A (ja) 2022-12-07
TWI783497B (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
KR102180947B1 (ko) 열적 비아들 내 다이아몬드의 선택적 증착
KR100831751B1 (ko) M'n 물의 제조 방법 및 장치
JP4954853B2 (ja) 2つの固体材料の分子接着界面における結晶欠陥および/または応力場の顕在化プロセス
Chung et al. Room temperature GaAs Si and InP Si wafer direct bonding by the surface activated bonding method
US20100216294A1 (en) Method of fabricating a microelectronic structure involving molecular bonding
US10612121B2 (en) Plasma resistant coating with tailorable coefficient of thermal expansion
CN101315967A (zh) 粘贴有ⅲ-ⅴ族氮化物半导体层的衬底和半导体器件
JP2021532570A (ja) 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ構造
CN113690298A (zh) 半导体复合衬底、半导体器件及制备方法
US20030126742A1 (en) Method of fabrication of ZnO nanowires
Laurent et al. A study on the nucleation and MPCVD growth of thin, dense, and contiguous nanocrystalline diamond films on bare and Si3N4-coated N-polar GaN
JP7347845B2 (ja) 炭化ケイ素複合ウェハ及びその製造方法
CN111540710B (zh) 一种高导热氮化镓高功率hemt器件的制备方法
JPWO2020014007A5 (ja)
JPWO2020014441A5 (ja)
CN116590795A (zh) 一种利用陶瓷衬底生长单晶GaN自支撑衬底的方法
KR19990033493A (ko) 질화갈륨(GaN) 웨이퍼 제조 방법
CN115410899A (zh) 碳化硅复合晶圆及其制造方法
CN112260055B (zh) 两面安装基板、两面安装基板的制造方法及半导体激光器
US11961765B2 (en) Method for manufacturing a semiconductor substrate and device by bonding an epitaxial substrate to a first support substrate, forming a first and second protective thin film layer, and exposing and bonding a nitride semiconductor layer to a second support substrate
Takagi et al. Surface Activated Wafer Bonding; Principle and Current Status
US7056763B2 (en) Composite structure for electronic microsystems and method for production of said composite structure
GB2256526A (en) Embedded diamond heat sinks
GB2560446A (en) Semiconductor device and method for manufacturing semiconductor device
US5626279A (en) Method for fastening a first substrate on a second substrate and employment of said method for manufacturing a three-dimensional circuit arrangement

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230831

R150 Certificate of patent or registration of utility model

Ref document number: 7347845

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150