CN109671612A - 一种氧化镓半导体结构及其制备方法 - Google Patents

一种氧化镓半导体结构及其制备方法 Download PDF

Info

Publication number
CN109671612A
CN109671612A CN201811359791.1A CN201811359791A CN109671612A CN 109671612 A CN109671612 A CN 109671612A CN 201811359791 A CN201811359791 A CN 201811359791A CN 109671612 A CN109671612 A CN 109671612A
Authority
CN
China
Prior art keywords
gallium oxide
preparation
layer
composite construction
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811359791.1A
Other languages
English (en)
Other versions
CN109671612B (zh
Inventor
欧欣
游天桂
徐文慧
郑鹏程
黄凯
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201811359791.1A priority Critical patent/CN109671612B/zh
Publication of CN109671612A publication Critical patent/CN109671612A/zh
Priority to US17/290,395 priority patent/US11955373B2/en
Priority to JP2020567223A priority patent/JP7321189B2/ja
Priority to PCT/CN2019/108854 priority patent/WO2020098401A1/zh
Application granted granted Critical
Publication of CN109671612B publication Critical patent/CN109671612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种氧化镓半导体结构的制备方法，包括提供具有注入面的氧化镓单晶晶片；从注入面向氧化镓单晶晶片进行离子注入，使得注入离子到达预设深度并在预设深度处形成注入缺陷层；将注入面与高热导率衬底键合，得到第一复合结构；对第一复合结构进行退火处理，使得第一复合结构中的氧化镓单晶晶片沿着注入缺陷层剥离，由此得到第二复合结构和第三复合结构；对第二复合结构进行表面处理以除去第一损伤层，得到包括第一氧化镓层和高热导率衬底的氧化镓半导体结构。本发明还提供一种由此得到的氧化镓半导体结构。根据本发明的制备方法形成的氧化镓半导体结构，氧化镓单晶薄膜与高热导率衬底集成，有效提高了氧化镓单晶薄膜的导热性。

Description

一种氧化镓半导体结构及其制备方法
技术领域
本发明涉及半导体材料，更具体地涉及一种氧化镓半导体结构及其制备方法。
背景技术
随着电子信息产业的迅速发展，人类对于半导体的需求不再仅仅局限于传统的半导体材料与技术，已经由半导体硅基材料发展到砷化镓、磷化铟为代表的第二代半导体，并逐渐向第三代宽禁带半导体材料转变。
第三代的宽禁带半导体(禁带宽度Eg＞2.3eV)材料，包括碳化硅(SiC)、氧化锌、氮化镓、金刚石、氧化镓等，由于具有耐击穿电压高、电子迁移率大、热稳定性好、抗辐射能力强等优势，越来越多地被用于高频、高功率、高集成度的光电子器件。尤其是氧化镓材料，因为它具有更大的禁带宽度4.5-4.9eV，相当于Si的4倍以上，甚至比氧化锌的3.24eV、氮化镓的3.4eV还要高许多，可以广泛应用于蓝紫光或紫外发光器件和深紫外探测器件领域。另一方面，氧化镓的Baliga优值指数(相对硅而言)高达3444，大约是碳化硅的10倍，GaN的4倍。因此，基于氧化镓研制的器件将具有更小的导通损耗和更高的功率转换效率，在未来电力电子和功率器件领域具有巨大应用潜力。
近年来，在氧化镓晶体材料方面的研究已经取得了比较大的发展。德国、日本分别采用提拉法和导模法实现了2英寸和4～6英寸氧化镓晶体的制备。2015年，日本已实现了2英寸β-氧化镓单晶衬底的商品化。在我国，中科院上海光机所、同济大学、中电集团46所、山东大学等单位已经开展了氧化镓晶体结晶习性、掺杂方式、光学性质等方面的探索。然而，氧化镓晶体材料的热导率很低(约为0.27W·cm-1·K-1)，直接在氧化镓晶体材料上制备器件，散热将成为制约器件性能的主要瓶颈，将氧化镓薄膜器件与高热导率衬底集成是解决其散热问题的主要途径。例如，在硅基衬底上(硅衬底的导热率是氧化镓的5.6倍)制备氧化镓薄膜形成绝缘体上氧化镓(GaOOI)。由于匹配衬底材料的缺乏，采用传统的外延生长技术(如分子束外延、金属有机物化学气相沉积、磁控溅射等)在高热导率衬底上外延生长高质量的氧化镓单晶薄膜仍然面临着许多挑战，而且外延生长所需要的外延缓冲层影响了器件的性能与寿命。
发明内容
为了解决上述现有技术存在的无法在高热导率衬底上外延生长氧化镓单晶薄膜的问题，本发明旨在提供一种氧化镓半导体结构及其制备方法。
本发明提供一种氧化镓半导体结构的制备方法，包括步骤：S1，提供具有注入面的氧化镓单晶晶片；S2，从所述注入面向氧化镓单晶晶片进行离子注入，使得注入离子到达预设深度并在预设深度处形成注入缺陷层，该注入缺陷层的两侧形成第一氧化镓层和第二氧化镓层；S3，将所述注入面与一高热导率衬底键合，得到包括氧化镓单晶晶片和高热导率衬底的第一复合结构；S4，对第一复合结构进行退火处理，使得第一复合结构中的氧化镓单晶晶片沿着注入缺陷层剥离，得到第二复合结构和第三复合结构，其中，注入缺陷层形成第一损伤层和第二损伤层，第二复合结构包括第一损伤层、第一氧化镓层和高热导率衬底，第三复合结构包括第二损伤层和第二氧化镓层；S5，对第二复合结构进行表面处理以除去第一损伤层，得到包括第一氧化镓层和高热导率衬底的氧化镓半导体结构。
所述氧化镓单晶晶片为α型氧化镓单晶晶片或β型氧化镓单晶晶片。
所述氧化镓单晶晶片为本征氧化镓单晶晶片或掺杂氧化镓单晶晶片。优选地，该掺杂氧化镓单晶晶片为Sn掺杂氧化镓单晶晶片。
所述氧化镓单晶晶片包括晶向(-201)、(010)、(001)和(100)。
所述氧化镓单晶晶片的尺寸为毫米级晶片或晶圆级晶片。
在所述步骤S2中，从所述注入面注入H离子和/或He离子。
所述预设深度为20nm～20μm。优选地，该预设深度为100-900nm。更优选地，该预设深度为200-300nm。在一个优选的实施例中，该预设深度为230nm。
离子注入的能量为5keV～1000keV，剂量为1×1016ions/cm2～6×1017ions/cm2，温度为-20℃～300℃。
所述高热导率衬底选自硅衬底、氧化硅衬底、金刚石衬底、氮化铝衬底、碳化硅衬底中的一种高热导率衬底，或由其中的至少两种复合形成的复合衬底。
在所述步骤S3中，所述注入面与高热导率衬底采用直接键合、介质层键合、金属键合或阳极键合。
在所述步骤S4中，退火处理在真空环境下或在氮气、氧气及惰性气体中的至少一种气体形成的保护气氛下进行，退火温度为50℃～700℃，退火时间为1分钟～24小时。
在所述步骤S5中，所述表面处理选自：化学机械抛光、化学腐蚀、等离子体刻蚀、和低能离子溅射中的至少一种。
该制备方法还包括对第三复合结构进行表面处理以除去第二损伤层，得到第二氧化镓层。该第二氧化镓层可以被循环利用，以降低成本。
本发明还提供一种氧化镓半导体结构，其根据上述的制备方法得到。
根据本发明的制备方法，通过离子注入在注入面下的预设深度处形成注入缺陷层，然后与高热导率的衬底材料键合，键合后的结构进行退火，从而将较薄的第一氧化镓层(即氧化镓单晶薄膜)转移到高热导率的衬底材料上形成氧化镓半导体结构，该氧化镓半导体结构中的氧化镓单晶薄膜与高热导率衬底集成，有效提高了氧化镓单晶薄膜的导热性。另外，剩余的较厚的第二氧化镓层可以重复利用，降低氧化镓单晶薄膜的制备成本。
附图说明
图1是根据本发明的氧化镓半导体结构的制备方法提供的未注入的氧化镓单晶晶片的剖面图；
图2是根据本发明的氧化镓半导体结构的制备方法提供的注入后的氧化镓单晶晶片的剖面图；
图3是根据本发明的氧化镓半导体结构的制备方法提供的注入后的氧化镓单晶晶片与高热导率衬底键合得到的第一复合结构的剖面图；
图4是根据本发明的氧化镓半导体结构的制备方法提供的第一复合结构沿着注入缺陷层剥离的剖面图；
图5是根据本发明的氧化镓半导体结构的制备方法提供的氧化镓半导体结构的剖面图。
具体实施方式
下面结合附图，给出本发明的较佳实施例，并予以详细描述。
根据本发明的氧化镓半导体结构的制备方法包括：
1)提供具有注入面1a的氧化镓单晶晶片1，如图1所示；
2)从注入面1a沿着箭头方向向氧化镓单晶晶片1进行离子注入，如图2所示，氧化镓单晶晶片1在距离注入面1a的预设深度处形成注入缺陷层11，该注入缺陷层11的两侧分别形成独立的第一氧化镓层12和第二氧化镓层13；
3)将注入面1a与高热导率衬底2键合，如图3所示，得到包括氧化镓单晶晶片1和高热导率衬底2的第一复合结构；
4)对第一复合结构进行退火处理，如图4所示，使得第一复合结构沿着注入缺陷层11剥离得到第二复合结构和第三复合结构，其中，注入缺陷层11形成第一损伤层111和第二损伤层112，第二复合结构包括第一损伤层111、第一氧化镓层12和高热导率衬底2，第三复合结构包括第二损伤层112和第二氧化镓层13；
5)表面处理除去第二复合结构中的第一损伤层111，得到如图5所示的包括第一氧化镓层12(其又被称为氧化镓单晶薄膜)和高热导率衬底2的氧化镓半导体结构。
实施例1
提供β型Sn掺杂氧化镓单晶晶片，尺寸为10mm×10mm，晶向为(-201)。从注入面进行H离子注入，注入能量为30keV，注入剂量为5×1017ions/cm2，注入温度为30℃，在距离注入面约230nm处形成注入缺陷层。将注入面与氧化硅衬底直接键合。氮气气氛下退火处理，退火温度为150℃，退火时间为30分钟。采用化学机械抛光除去损伤层得到氧化镓半导体结构。
实施例2
提供β型本征氧化镓晶圆级晶片，晶向为(100)。从注入面进行He离子注入，注入能量为5keV，注入剂量为1×1016ions/cm2，注入温度为-20℃，在距离注入面约20nm处形成注入缺陷层。将注入面与金刚石衬底进行阳极键合。氦气气氛下退火处理，退火温度为50℃，退火时间为1分钟。采用化学腐蚀除去损伤层得到氧化镓半导体结构。
实施例3
提供α型铁(Fe)掺杂氧化镓晶圆级晶片，晶向为(001)。从注入面进行H离子和He离子注入，注入能量分别为35keV和65keV，注入剂量分别为1×1017ions/cm2和2×1016ions/cm2，注入温度为300℃，在距离注入面约230nm处形成注入缺陷层。将注入面与氮化铝衬底进行金属键合。氧气气氛下退火处理，退火温度为700℃，退火时间为8小时。采用等离子体刻蚀除去损伤层得到氧化镓半导体结构。
实施例4
提供α型本征氧化镓晶圆级晶片，晶向为(-201)。从注入面进行H离子注入，注入能量为1000keV，注入剂量分别为6×1017ions/cm2，注入温度为-20℃，在距离注入面约20μm处形成注入缺陷层。将注入面与碳化硅/硅复合衬底直接键合。在空气中退火处理，退火温度为700℃，退火时间为24小时。采用化学机械抛光除去损伤层得到氧化镓半导体结构。
以上所述的，仅为本发明的较佳实施例，并非用以限定本发明的范围，本发明的上述实施例还可以做出各种变化。即凡是依据本发明申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本发明专利的权利要求保护范围。本发明未详尽描述的均为常规技术内容。

Claims (10)

1.一种氧化镓半导体结构的制备方法，其特征在于，该制备方法包括步骤：
S1，提供具有注入面的氧化镓单晶晶片；
S2，从所述注入面向氧化镓单晶晶片进行离子注入，使得注入离子到达预设深度并在预设深度处形成注入缺陷层，该注入缺陷层的两侧形成第一氧化镓层和第二氧化镓层；
S3，将所述注入面与一高热导率衬底键合，得到包括氧化镓单晶晶片和高热导率衬底的第一复合结构；
S4，对第一复合结构进行退火处理，使得第一复合结构中的氧化镓单晶晶片沿着注入缺陷层剥离，得到第二复合结构和第三复合结构，其中，注入缺陷层形成第一损伤层和第二损伤层，第二复合结构包括第一损伤层、第一氧化镓层和高热导率衬底，第三复合结构包括第二损伤层和第二氧化镓层；
S5，对第二复合结构进行表面处理以除去第一损伤层，得到包括第一氧化镓层和高热导率衬底的氧化镓半导体结构。
2.根据权利要求1所述的制备方法，其特征在于，所述氧化镓单晶晶片为α型氧化镓单晶晶片或β型氧化镓单晶晶片。
3.根据权利要求1所述的制备方法，其特征在于，在所述步骤S2中，从所述注入面注入H离子和/或He离子。
4.根据权利要求3所述的制备方法，其特征在于，所述预设深度为20nm～20μm。
5.根据权利要求3所述的制备方法，其特征在于，离子注入的能量为5keV～1000keV，剂量为1×1016ions/cm2～6×1017ions/cm2，温度为-20℃～300℃。
6.根据权利要求1所述的制备方法，其特征在于，所述高热导率衬底选自硅衬底、氧化硅衬底、金刚石衬底、氮化铝衬底、碳化硅衬底中的一种高热导率衬底，或由其中的至少两种复合形成的复合衬底。
7.根据权利要求1所述的制备方法，其特征在于，在所述步骤S4中，退火处理在真空环境下或在氮气、氧气及惰性气体中的至少一种气体形成的保护气氛下进行，退火温度为50℃～700℃，退火时间为1分钟～24小时。
8.根据权利要求1所述的制备方法，其特征在于，在所述步骤S5中，所述表面处理选自：化学机械抛光、化学腐蚀、等离子体刻蚀、和低能离子溅射中的至少一种。
9.根据权利要求1所述的制备方法，其特征在于，该制备方法还包括对第三复合结构进行表面处理以除去第二损伤层，得到第二氧化镓层。
10.一种氧化镓半导体结构，其特征在于，该氧化镓半导体结构根据权利要求1-9中任一项所述的制备方法得到。
CN201811359791.1A 2018-11-15 2018-11-15 一种氧化镓半导体结构及其制备方法 Active CN109671612B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201811359791.1A CN109671612B (zh) 2018-11-15 2018-11-15 一种氧化镓半导体结构及其制备方法
US17/290,395 US11955373B2 (en) 2018-11-15 2019-09-29 Gallium oxide semiconductor structure and preparation method therefor
JP2020567223A JP7321189B2 (ja) 2018-11-15 2019-09-29 酸化ガリウム半導体構造及びその調製方法
PCT/CN2019/108854 WO2020098401A1 (zh) 2018-11-15 2019-09-29 一种氧化镓半导体结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811359791.1A CN109671612B (zh) 2018-11-15 2018-11-15 一种氧化镓半导体结构及其制备方法

Publications (2)

Publication Number Publication Date
CN109671612A true CN109671612A (zh) 2019-04-23
CN109671612B CN109671612B (zh) 2020-07-03

Family

ID=66142177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811359791.1A Active CN109671612B (zh) 2018-11-15 2018-11-15 一种氧化镓半导体结构及其制备方法

Country Status (4)

Country Link
US (1) US11955373B2 (zh)
JP (1) JP7321189B2 (zh)
CN (1) CN109671612B (zh)
WO (1) WO2020098401A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854062A (zh) * 2019-11-26 2020-02-28 中国科学院上海微系统与信息技术研究所 氧化镓半导体结构、mosfet器件及制备方法
WO2020098401A1 (zh) * 2018-11-15 2020-05-22 中国科学院上海微系统与信息技术研究所 一种氧化镓半导体结构及其制备方法
CN111223782A (zh) * 2019-11-26 2020-06-02 中国科学院上海微系统与信息技术研究所 氧化镓半导体结构、垂直型氧化镓基功率器件及制备方法
CN111312852A (zh) * 2019-11-26 2020-06-19 中国科学院上海微系统与信息技术研究所 氧化镓半导体结构、日盲光电探测器及制备方法
CN112071760A (zh) * 2020-10-16 2020-12-11 山东傲天环保科技有限公司 一种半导体器件及其制造方法
CN113097352A (zh) * 2021-04-02 2021-07-09 中国科学院上海微系统与信息技术研究所 氮化镓半导体结构、Micro LED器件及制备方法
WO2022121408A1 (zh) * 2020-12-11 2022-06-16 中国科学院微电子研究所 一种多层半导体材料结构及制备方法
CN115863149A (zh) * 2022-12-12 2023-03-28 中国科学院上海微系统与信息技术研究所 氧化镓结构的制备方法
CN116377582A (zh) * 2023-05-30 2023-07-04 北京青禾晶元半导体科技有限责任公司 一种氧化镓薄膜及其生长方法和应用
CN116864540A (zh) * 2023-09-04 2023-10-10 西安电子科技大学 一种基于异质衬底准垂直结构氧化镓二极管及其制备方法
CN117577518A (zh) * 2023-11-20 2024-02-20 中国科学院上海微系统与信息技术研究所 金刚石基氧化镓半导体结构及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743136B (zh) * 2016-06-14 2021-10-21 美商克若密斯股份有限公司 用於功率及rf應用的工程基板結構
CN113740387A (zh) * 2020-05-29 2021-12-03 中国科学院苏州纳米技术与纳米仿生研究所 氧化镓气敏传感器及其制备方法和应用
CN114525585A (zh) * 2022-01-05 2022-05-24 西安电子科技大学 采用预铺Ga层在金刚石上外延β-Ga2O3薄膜的制备方法及结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015093550A1 (ja) * 2013-12-19 2015-06-25 イビデン株式会社 ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び黒鉛炭化珪素複合基板
KR20150102384A (ko) * 2014-02-28 2015-09-07 세메스 주식회사 배관 어셈블리 및 이를 가지는 기판처리장치
KR101622892B1 (ko) * 2015-12-30 2016-05-19 (주)에스 이 티 아크챔버의 내벽에 격자패턴을 형성하는 방법 및 이 격자패턴을 포함하는 이온주입장치의 아크챔버
CN106098756A (zh) * 2011-09-08 2016-11-09 株式会社田村制作所 Ｇａ2Ｏ3系单晶体的供体浓度控制方法
JP2017114694A (ja) * 2015-12-21 2017-06-29 信越化学工業株式会社 化合物半導体積層基板及びその製造方法、並びに半導体素子
CN106992140A (zh) * 2016-01-20 2017-07-28 沈阳硅基科技有限公司 一种采用激光裂片技术制备soi硅片的方法
CN107680899A (zh) * 2017-09-14 2018-02-09 西安电子科技大学 基于智能剥离技术制备异质(Ga1‑xAlx)2O3的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6566233B2 (en) 1999-12-24 2003-05-20 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
JP2001274368A (ja) 2000-03-27 2001-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
EP2273569A3 (en) * 2003-02-24 2011-03-02 Waseda University Beta-Ga203 light-emitting device and its manufacturing method
CN102945795B (zh) 2012-11-09 2015-09-30 湖南红太阳光电科技有限公司 一种宽禁带半导体柔性衬底的制备方法
CN103021814A (zh) * 2012-12-25 2013-04-03 上海新储集成电路有限公司 一种氮化镓基半导体材料外延复合衬底的制备方法
JP2014199939A (ja) 2014-06-10 2014-10-23 株式会社タムラ製作所 結晶積層構造体及び半導体素子
JP2016031953A (ja) * 2014-07-25 2016-03-07 株式会社タムラ製作所 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体
CN105374664A (zh) 2015-10-23 2016-03-02 中国科学院上海微系统与信息技术研究所 一种InP薄膜复合衬底的制备方法
CN105895576B (zh) 2016-07-06 2020-04-03 中国科学院上海微系统与信息技术研究所 一种离子注入剥离制备半导体材料厚膜的方法
CN105957831A (zh) * 2016-07-06 2016-09-21 中国科学院上海微系统与信息技术研究所 一种用于制造支撑衬底上的单晶材料薄层结构的方法
CN107039245B (zh) * 2017-04-20 2020-01-21 中国科学院微电子研究所 提高氧化镓材料导热性的方法
CN109671612B (zh) * 2018-11-15 2020-07-03 中国科学院上海微系统与信息技术研究所 一种氧化镓半导体结构及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098756A (zh) * 2011-09-08 2016-11-09 株式会社田村制作所 Ｇａ2Ｏ3系单晶体的供体浓度控制方法
WO2015093550A1 (ja) * 2013-12-19 2015-06-25 イビデン株式会社 ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び黒鉛炭化珪素複合基板
KR20150102384A (ko) * 2014-02-28 2015-09-07 세메스 주식회사 배관 어셈블리 및 이를 가지는 기판처리장치
JP2017114694A (ja) * 2015-12-21 2017-06-29 信越化学工業株式会社 化合物半導体積層基板及びその製造方法、並びに半導体素子
KR101622892B1 (ko) * 2015-12-30 2016-05-19 (주)에스 이 티 아크챔버의 내벽에 격자패턴을 형성하는 방법 및 이 격자패턴을 포함하는 이온주입장치의 아크챔버
CN106992140A (zh) * 2016-01-20 2017-07-28 沈阳硅基科技有限公司 一种采用激光裂片技术制备soi硅片的方法
CN107680899A (zh) * 2017-09-14 2018-02-09 西安电子科技大学 基于智能剥离技术制备异质(Ga1‑xAlx)2O3的方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11955373B2 (en) 2018-11-15 2024-04-09 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences Gallium oxide semiconductor structure and preparation method therefor
WO2020098401A1 (zh) * 2018-11-15 2020-05-22 中国科学院上海微系统与信息技术研究所 一种氧化镓半导体结构及其制备方法
CN111223782A (zh) * 2019-11-26 2020-06-02 中国科学院上海微系统与信息技术研究所 氧化镓半导体结构、垂直型氧化镓基功率器件及制备方法
CN111312852A (zh) * 2019-11-26 2020-06-19 中国科学院上海微系统与信息技术研究所 氧化镓半导体结构、日盲光电探测器及制备方法
CN110854062B (zh) * 2019-11-26 2020-08-11 中国科学院上海微系统与信息技术研究所 氧化镓半导体结构、mosfet器件及制备方法
CN111223782B (zh) * 2019-11-26 2020-10-20 中国科学院上海微系统与信息技术研究所 氧化镓半导体结构、垂直型氧化镓基功率器件及制备方法
WO2021103953A1 (zh) * 2019-11-26 2021-06-03 中国科学院上海微系统与信息技术研究所 氧化镓半导体结构、垂直型氧化镓基功率器件及制备方法
CN110854062A (zh) * 2019-11-26 2020-02-28 中国科学院上海微系统与信息技术研究所 氧化镓半导体结构、mosfet器件及制备方法
CN112071760A (zh) * 2020-10-16 2020-12-11 山东傲天环保科技有限公司 一种半导体器件及其制造方法
CN112071760B (zh) * 2020-10-16 2022-10-28 深圳力堃科技有限公司 一种半导体器件及其制造方法
WO2022121408A1 (zh) * 2020-12-11 2022-06-16 中国科学院微电子研究所 一种多层半导体材料结构及制备方法
CN113097352A (zh) * 2021-04-02 2021-07-09 中国科学院上海微系统与信息技术研究所 氮化镓半导体结构、Micro LED器件及制备方法
CN115863149B (zh) * 2022-12-12 2023-07-21 中国科学院上海微系统与信息技术研究所 氧化镓结构的制备方法
CN115863149A (zh) * 2022-12-12 2023-03-28 中国科学院上海微系统与信息技术研究所 氧化镓结构的制备方法
CN116377582A (zh) * 2023-05-30 2023-07-04 北京青禾晶元半导体科技有限责任公司 一种氧化镓薄膜及其生长方法和应用
CN116864540A (zh) * 2023-09-04 2023-10-10 西安电子科技大学 一种基于异质衬底准垂直结构氧化镓二极管及其制备方法
CN117577518A (zh) * 2023-11-20 2024-02-20 中国科学院上海微系统与信息技术研究所 金刚石基氧化镓半导体结构及其制备方法

Also Published As

Publication number Publication date
US11955373B2 (en) 2024-04-09
US20210384069A1 (en) 2021-12-09
WO2020098401A1 (zh) 2020-05-22
JP7321189B2 (ja) 2023-08-04
JP2021525215A (ja) 2021-09-24
CN109671612B (zh) 2020-07-03

Similar Documents

Publication Publication Date Title
CN109671612A (zh) 一种氧化镓半导体结构及其制备方法
US10529613B2 (en) Electronic power devices integrated with an engineered substrate
US7023010B2 (en) Si/C superlattice useful for semiconductor devices
KR102361057B1 (ko) 전력 및 rf 애플리케이션을 위한 가공된 기판 구조체
US20170278930A1 (en) Semiconductor Device Having a Graphene Layer, and Method of Manufacturing Thereof
TWI741094B (zh) 具有整合式夾鉗二極體之橫向高電子遷移率電晶體
EP4250337A2 (en) Method for separating semiconductor substrate body from functional layer thereon
KR102195950B1 (ko) 다이아몬드 반도체 시스템 및 방법
TW201929044A (zh) 用於工程基板上的整合裝置之系統及方法
JP2009539255A (ja) 薄膜光起電構造および製造
CN114582972A (zh) 一种gaafet器件及其制备方法
KR20190133232A (ko) 수직 질화 갈륨 질화물 쇼트키 다이오드
CN107910401A (zh) 一种二类超晶格红外探测器件材料的制备方法
US11576259B2 (en) Carrier, laminate and method of manufacturing semiconductor devices
US8916954B2 (en) Multi-layer metal support
CN102751408A (zh) 应用石墨烯薄膜作为载流子注入层的发光二极管
CN110854062B (zh) 氧化镓半导体结构、mosfet器件及制备方法
US9985159B2 (en) Passivated contact formation using ion implantation
US20130200497A1 (en) Multi-layer metal support
CN117476763B (zh) 一种具有低漏电的e-hemt及制备方法
WO2012050157A1 (ja) ダイヤモンド電子素子及びその製造方法
CN117497578B (zh) 一种具有低漏电的igbt及制备方法
CN115966462A (zh) 一种复合工程衬底及其制备方法
JP2021082773A (ja) 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ
CN113658863A (zh) 一种电浮硅无畸变异质dehfet器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant