CN110854062A - 氧化镓半导体结构、mosfet器件及制备方法 - Google Patents
氧化镓半导体结构、mosfet器件及制备方法 Download PDFInfo
- Publication number
- CN110854062A CN110854062A CN201911175985.0A CN201911175985A CN110854062A CN 110854062 A CN110854062 A CN 110854062A CN 201911175985 A CN201911175985 A CN 201911175985A CN 110854062 A CN110854062 A CN 110854062A
- Authority
- CN
- China
- Prior art keywords
- gallium oxide
- semiconductor structure
- oxide semiconductor
- layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 162
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 162
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 53
- 239000010703 silicon Substances 0.000 claims abstract description 53
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000013078 crystal Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 29
- 230000007547 defect Effects 0.000 claims description 26
- 239000002131 composite material Substances 0.000 claims description 23
- 238000005468 ion implantation Methods 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 239000010409 thin film Substances 0.000 claims description 21
- 238000000137 annealing Methods 0.000 claims description 18
- 239000010408 film Substances 0.000 claims description 14
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 12
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 6
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 claims description 6
- 229910002113 barium titanate Inorganic materials 0.000 claims description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 6
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 6
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 6
- 239000004408 titanium dioxide Substances 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 239000012298 atmosphere Substances 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 18
- 238000005516 engineering process Methods 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 5
- 238000011161 development Methods 0.000 abstract description 4
- 238000013461 design Methods 0.000 abstract description 3
- 230000009467 reduction Effects 0.000 abstract description 3
- 230000005669 field effect Effects 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 82
- 150000002500 ions Chemical class 0.000 description 21
- 239000000463 material Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000001737 promoting effect Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000001657 homoepitaxy Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- -1 silicon ions Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种氧化镓半导体结构、MOSFET器件及制备方法，其中，氧化镓半导体结构包括硅衬底、介电层及氧化镓薄膜，通过具有高介电常数的介电层，将氧化镓单晶晶片与具有高热导率的硅衬底键合，采用该方法键合技术成熟，且介电层可阻挡电子向衬底迁移，能够有效解决高温环境下器件性能下降的问题，从而可制备具有高导热性、耐击穿电压高及高温下性能稳定的氧化镓半导体结构。本发明解决了氧化镓同质衬底导热性差、氧化镓与硅衬底耐击穿电压低及氧化镓与氧化硅衬底键合技术不成熟等问题，极大的提高了氧化镓器件的性能和设计灵活性，且采用业界最重要的硅衬底，对氧化镓器件的快速发展意义重大。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种氧化镓半导体结构、MOSFET器件及制备方法。
背景技术
第三代的宽禁带半导体(禁带宽度Eg＞2.3eV)材料，包括碳化硅、氧化锌、氮化镓、氧化镓等，由于具有耐击穿电压高、电子迁移率大、热稳定性好、抗辐射能力强等优势，越来越多的被应用到光电子器件。
氧化镓作为第三代宽带隙半导体材料，具有较大的禁带宽度(4.5eV～4.9eV)，相当于Si的4倍以上，比氧化锌3.24eV、氮化镓3.4eV还要高，有着击穿场强大等优点，且它的Baliga优值分别是目前研究最多的GaN材料的四倍和SiC材料的十倍，因此，基于氧化镓材料研究的器件将具有更小的导通损耗和更高的功率转换效率，为未来功率器件的发展提供了更广阔的视野。但氧化镓材料存在热导率极低的问题，当直接在氧化镓材料上制备器件时，热流得不到扩散，将严重影响器件的稳定性。
根据目前调查研究，基于同质外延的方法，在氧化镓衬底上制备氧化镓薄膜，并进行器件制备，虽然可在器件电学性能上取得一些结果，但氧化镓材料的热管理问题，仍然没有得到解决。在单个分立元件上，器件在长时间工作状态下性能已经有明显的退化，未来氧化镓材料进行大规模集成应用更难以实现。
基于此，目前最重要也是最关切的问题是把氧化镓薄膜置于具有高导热的异质衬底上，以解决氧化镓材料的散热问题，但是由于氧化镓薄膜与高导热的异质衬底存在晶格失配的问题，导致在高导热的异质衬底上采用外延的方法，不能够沉积高质量的氧化镓薄膜。
因此，提供一种氧化镓半导体结构、MOSFET器件及制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种氧化镓半导体结构、MOSFET器件及制备方法，用于解决现有技术中，在采用外延的方法制备氧化镓半导体结构时，高导热的异质衬底不能够沉积高质量的氧化镓薄膜的问题。
为实现上述目的及其他相关目的，本发明提供一种氧化镓半导体结构的制备方法，包括以下步骤：
提供氧化镓单晶晶片，所述氧化镓单晶晶片的一表面为抛光面；
于所述抛光面上形成介电层，制备第一复合结构，其中，所述介电层远离所述抛光面的表面为注入面；
自所述注入面进行离子注入，以于所述氧化镓单晶晶片的预设深度处形成缺陷层，制备第二复合结构；
提供硅衬底；
将所述注入面与所述硅衬底键合，制备第三复合结构；
对所述第三复合结构进行退火处理，使得所述第三复合结构中的所述氧化镓单晶晶片沿所述缺陷层剥离，以得到氧化镓半导体结构，其中，所述氧化镓半导体结构包括依次叠置的所述硅衬底、介电层及氧化镓薄膜。
可选地，形成所述介电层的方法包括等离子增强原子层沉积、激光沉积、分子束外延及等离子体增强化学气相沉积中的一种。
可选地，所述介电层包括氧化钽层、二氧化钛层、钛酸钡层、二氧化锆层、二氧化铪层及氧化铝层中的一种；所述介电层的厚度为2nm～40nm。
可选地，所述离子注入包括H离子注入及He离子注入中的一种或组合；所述离子注入的能量为35Kev～150Kev，剂量为2×1016ions/cm2～5×1017ions/cm2，温度为20℃～200℃。
可选地，所述预设深度为300nm～500nm。
可选地，所述键合的真空度为1×10-7Pa～5×10-7Pa，压力为10MPa～20MPa，温度为25℃。
可选地，所述硅衬底的电阻率大于5000Ω·cm。
可选地，所述退火处理在真空环境下或在氮气、氧气及惰性气体中至少一种气体形成的保护气氛下进行，退火温度为100℃～1000℃，退火时间为1min～240h。
本发明还提供一种氧化镓半导体结构，所述氧化镓半导体结构包括：
硅衬底；
介电层，所述介电层位于所述硅衬底的表面上；
氧化镓薄膜，所述氧化镓薄膜位于所述介电层的表面上。
可选地，所述氧化镓薄膜包括α型氧化镓薄膜或β型氧化镓薄膜。
可选地，所述介电层包括氧化钽层、二氧化钛层、钛酸钡层、二氧化锆层、二氧化铪层及氧化铝层中的一种；所述介电层的厚度为2nm～40nm。
可选地，所述硅衬底的电阻率大于5000Ω·cm。
本发明还提供一种MOSFET器件的制备方法，包括采用上述氧化镓半导体结构的制备方法制备所述MOSFET。
本发明还提供一种MOSFET器件，所述MOSFET器件包括上述氧化镓半导体结构。
如上所述，本发明的氧化镓半导体结构、MOSFET器件及制备方法，其中，氧化镓半导体结构包括硅衬底、介电层及氧化镓薄膜，通过具有高介电常数的介电层，将氧化镓单晶晶片与具有高热导率的硅衬底键合，采用该方法键合技术成熟，且介电层可阻挡电子向衬底迁移，能够有效解决高温环境下器件性能下降的问题，从而可制备具有高导热性、耐击穿电压高及高温下性能稳定的氧化镓半导体结构。本发明解决了氧化镓同质衬底导热性差、氧化镓与硅衬底耐击穿电压低及氧化镓与氧化硅衬底键合技术不成熟等问题，极大的提高了氧化镓器件的性能和设计灵活性，且采用业界最重要的硅衬底，对氧化镓器件的快速发展意义重大。
附图说明
图1显示为本发明制备氧化镓半导体结构的工艺流程图。
图2显示为本发明提供的氧化镓单晶晶片的结构示意图。
图3显示为本发明制备的第一复合结构的结构示意图。
图4显示为本发明制备的第二复合结构的结构示意图。
图5显示为本发明制备的第三复合结构的结构示意图。
图6显示为本发明沿缺陷层剥离的结构示意图。
图7显示为本发明制备的氧化镓半导体结构的结构示意图。
图8显示为本发明制备的MOSFET器件的结构示意图。
图9显示为本发明制备的MOSFET器件的SEM图。
图10显示为本发明制备的MOSFET器件的性能图。
元件标号说明
100 氧化镓单晶晶片
100a 抛光面
200 介电层
200a 注入面
300 缺陷层
400 硅衬底
101 氧化镓薄膜
500 源区
600 漏区
700 源极电极
800 漏极电极
900 栅氧层
110 栅金属
120 保护层
具体实施方式
经发明人研究发现，当将氧化镓薄膜与高导热的硅衬底进行键合，以将氧化镓薄膜转移到高导热的硅衬底上时，其从根本上可解决氧化镓热导率低的问题，但是将氧化镓薄膜采用键合的方法直接转移到高导热的硅衬底上，会存在耐击穿电压低的缺点，当将氧化镓薄膜与高导热的氧化硅衬底进行键合时，氧化镓与氧化硅衬底进行键合的技术尚未成熟，难以将氧化镓薄膜与氧化硅衬底良好键合。因此，发明人提出一种新型的氧化镓半导体结构、MOSFET器件及制备方法，用于制备高质量、高导热及耐击穿电压高的氧化镓半导体结构。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1，本实施例提供一种氧化镓半导体结构的制备方法，所述氧化镓半导体结构的制备方法包括以下步骤：
提供氧化镓单晶晶片，所述氧化镓单晶晶片的一表面为抛光面；
于所述抛光面上形成介电层，制备第一复合结构，其中，所述介电层远离所述抛光面的表面为注入面；
自所述注入面进行离子注入，以于所述氧化镓单晶晶片的预设深度处形成缺陷层，制备第二复合结构；
提供硅衬底；
将所述注入面与所述硅衬底键合，制备第三复合结构；
对所述第三复合结构进行退火处理，使得所述第三复合结构中的所述氧化镓单晶晶片沿所述缺陷层剥离，以得到氧化镓半导体结构，其中，所述氧化镓半导体结构包括依次叠置的所述硅衬底、介电层及氧化镓薄膜。
首先，参阅图2，提供氧化镓单晶晶片100，所述氧化镓单晶晶片100的一表面为抛光面100a。
作为示例，所述氧化镓单晶晶片100包括α型氧化镓单晶晶片或β型氧化镓单晶晶片。
具体的，所述氧化镓单晶晶片100的尺寸根据需要可选择包括2英寸或4英寸等，所述氧化镓单晶晶片100的单晶晶面表面取向可包括(-201)、(010)或(001)。所述抛光面的表面粗糙度应小于0.5nm，如0.2nm、0.4nm等，所述氧化镓单晶晶片100可包括N型掺杂氧化镓单晶晶片或本征氧化镓单晶晶片，具体可根据需要进行选择。
接着，如图3，于所述抛光面100a上形成介电层200，制备第一复合结构，其中，所述介电层200远离所述抛光面100a的表面为注入面200a。
作为示例，所述介电层200包括氧化钽层、二氧化钛层、钛酸钡层、二氧化锆层、二氧化铪层及氧化铝层中的一种；所述介电层200的厚度为2nm～40nm，如5nm、10nm、20nm、30nm等；形成所述介电层200的方法包括等离子增强原子层沉积、激光沉积、分子束外延及等离子体增强化学气相沉积中的一种。
具体的，所述介电层200为具有高介电常数的氧化物，所述介电层200与所述氧化镓单晶晶片100具有良好的结合性能，且所述介电层200与高导热的所述硅衬底可采用目前较成熟的键合技术，进行良好的键合，从而通过所述介电层200，可解决将所述氧化镓单晶晶片100直接转移到高导热的氧化硅衬底上所存在的键合技术不成熟和将所述氧化镓单晶晶片100直接转移到高导热的所述硅衬底上存在耐击穿电压低的问题。另外，现有的同质半绝缘衬底是基于受主掺杂补偿实现的，但在器件温度升高后，受主捕获电子的能力会变弱，导致衬底呈现弱导电，从而严重影响器件的性能，使得器件在温度较高的环境中，不能得到很好的工作。而本发明由于所述介电层200为具有高介电常数的氧化物，可阻挡电子迁移到所述硅衬底上，从而能够有效解决在高温环境下，器件性能下降的问题。
接着，如图4，自所述注入面200a进行离子注入，以于所述氧化镓单晶晶片100的预设深度处形成缺陷层300，制备第二复合结构。
作为示例，所述离子注入包括H离子注入及He离子注入中的一种或组合；所述离子注入的能量为35Kev～150Kev，如50Kev、100Kev等，剂量为2×1016ions/cm2～5×1017ions/cm2，如8×1016ions/cm2、2×1017ions/cm2等，温度为20℃～200℃，如50℃、100℃、150℃等。
作为示例，所述预设深度为300nm～500nm，如350nm、400nm、450nm等。
具体的，图4中的箭头表示离子注入的方向。在一示例中，可自所述注入面200a进行单类型离子注入，即可包括H离子注入或He离子注入。当注入离子为H离子时，所述H离子可对所述预设深度处的所述氧化镓单晶晶片100的晶格形成破坏，即形成所述缺陷层300，以便于后续的剥离处理，其中，形成所述缺陷层300的深度由离子注入的能量决定，而能否形成分离所需的缺陷密度由离子注入的剂量决定。当注入离子为He离子时，所述He离子会在所述氧化镓单晶晶片100内的预设深度形成所述缺陷层300，所述He离子会聚集在所述缺陷层300中并产生压强，在后续的剥离处理过程中，部分所述氧化镓单晶晶片100可以从缺陷浓度最大处实现剥离。在另一示例中，也可自所述注入面100a进行两种类型离子的共注入，即注入离子为H离子及He离子，其中，所述H离子如上所述可用于形成缺陷，所述He离子可以被所述H离子形成的缺陷捕获，并通过物理作用使这些缺陷扩大并相互结合，相当于在所述H离子已产生的缺陷内部施加了一额外的作用力，最终形成可以分离所述氧化镓单晶晶片100的裂痕，进而促进部分所述氧化镓单晶晶片100从缺陷浓度最大处实现剥离，可以有效地促进部分所述氧化镓单晶晶片100在离子注入剂量较低的情况下剥离，即可以有效地降低离子注入的总剂量，进而缩短了制备周期，节约生产成本。
接着，如图5，提供硅衬底400。
作为示例，所述硅衬底400的电阻率大于5000Ω·cm。
具体的，所述硅衬底400为高热导率及高电阻率衬底，且优选业界最重要的所述硅衬底400，便于所述氧化镓半导体结构的应用。
接着，如图5，将所述注入面200a与所述硅衬底400键合，制备第三复合结构。
作为示例，所述键合的方法包括表面活化键合、金属键合及阳极键合中的一种；所述键合的真空度为1×10-7Pa～5×10-7Pa，如2×10-7Pa、4×10-7Pa等，压力为10MPa～20MPa，如15MPa等，温度为25℃。
具体的，所述介电层200与所述硅衬底400可进行良好的键合，键合技术成熟，从而通过所述介电层200，可解决将所述氧化镓单晶晶片100直接转移到所述硅衬底400上，所存在的氧化镓功率器件击穿电压低的问题。
接着，如图6及图7，对所述第三复合结构进行退火处理，使得所述第三复合结构中的所述氧化镓单晶晶片100沿所述缺陷层200剥离，以得到所述氧化镓半导体结构，其中，所述氧化镓半导体结构包括依次叠置的所述硅衬底400、介电层200及氧化镓薄膜101。
作为示例，所述退火处理在真空环境下或在氮气、氧气及惰性气体中至少一种气体形成的保护气氛下进行，退火温度为100℃～1000℃，如200℃、500℃、800℃等，退火时间为1min～240h，如1h、24h、120h等。
具体的，在所述退火处理过程中，所述注入离子会向剥离位置扩散，进而促进部分所述氧化镓单晶晶片100从所述缺陷层300的缺陷浓度最大处实现剥离，以得到所述氧化镓半导体结构。
作为示例，所述退火处理之后，还包括对所述氧化镓薄膜101的表面进行抛光的步骤。
具体的，如图7，可以采用化学机械抛光或离子抛光等工艺对所述氧化镓薄膜101的表面进行抛光处理，以去除残留于所述氧化镓薄膜101表面的所述缺陷层300及部分所述氧化镓薄膜101，以得到高质量的所述氧化镓薄膜101。
如图7所示，本实施例还提供一种氧化镓半导体结构，所述氧化镓半导体结构包括依次堆叠的硅衬底400、介电层200及氧化镓薄膜101。其中，所述氧化镓半导体结构的制备方法可参阅上述制备方法，但并非局限于此。
作为示例，所述氧化镓薄膜101包括α型氧化镓薄膜或β型氧化镓薄膜。
作为示例，所述介电层200包括氧化钽层、二氧化钛层、钛酸钡层、二氧化锆层、二氧化铪层及氧化铝层中的一种；所述介电层200的厚度为2nm～40nm，如5nm、10nm、20nm、30nm等。
作为示例，所述硅衬底的电阻率大于5000Ω·cm。
本实施例还提供了一种MOSFET器件的制备方法，包括采用上述氧化镓半导体结构的制备方法制备所述MOSFET器件，具体制备可参阅以下的实施例，此处暂不做介绍。
如图8及图9，本实施例还提供了一种MOSFET器件，所述MOSFET器件包括上述氧化镓半导体结构，以将上述氧化镓半导体结构应用于高性能的MOSFET器件。
具体的，所述MOSFET器件包括硅衬底400、介电层200、氧化镓薄膜101、源区500、漏区600、源极电极700、漏极电极800、栅氧层900、栅金属110及保护层120。
以下通过具体的实施例进行说明：
提供具有抛光面的β型Sn掺杂、尺寸为2英寸、表面取向为(-201)、厚度为680μm的氧化镓单晶晶片，在抛光面上沉积一层30nm厚的氧化铝，自氧化铝的表面进行离子注入，注入能量为100Kev，注入剂量为5×1016ions/cm2，注入温度为20℃形成注入缺陷层。将注入面与表面取向为(001)、电阻率为2000Ω·cm、尺寸为4英寸、厚度为500μm的硅衬底在超高真空下进行键合。将键合片在600℃高温中退火20小时进行剥离，从而得到高击穿电压的硅基氧化镓半导体结构。
基于高击穿电压的硅基氧化镓半导体结构制备MOSFET器件，包括步骤：
首先平台式隔离(mesa isolation)，以实现电性隔离，其中采用Bcl3/Cl2/Ar刻蚀5～10min；
之后采用光刻开孔，进行源漏注入，形成源区及漏区，其中注入离子为硅离子，能量为10KeV，剂量为1×1016/cm2；
之后进行激活，激活温度为1000℃，5min；
然后，在注入区即源区及漏区，进行热金属蒸发沉积，形成源极电极及漏极电极Ti/Au，其中Ti金属层的厚度为20nm，Au金属层的厚度为100nm；
然后，在丙酮中进行剥离，剥离后在氮气氛围内进行退火，退火条件为470℃，60s，形成源漏电极；
之后进行凹槽沟道刻蚀(recess channel)，采用Bcl3/cl2/Ar刻蚀2～3min
之后，再用ALD沉积厚度为30nm的氧化铝作为栅氧层；
沉积50nm厚的Pt作为栅金属，对栅金属进行图案化刻蚀8min。
最后沉积保护层后，制备MOSFET器件。
如图10，进一步的，本实施例对制备的所述MOSFET器件的性能进行研究，由图10可知，本实施例中，基于所述氧化镓半导体结构(GaOISi)制备的所述MOSFET器件，随着所述MOSFET器件周围温度(Tamb)的升高300K～500K，其ION/IOFF仅下降一个数量级，即自107降至106，相较于基于同质氧化镓半导体结构(Ga2O3-on-Ga2O3)，所述MOSFET器件的ION/IOFF下降量较小，因此所述MOSFET器件能够有效解决高温环境下器件性能下降的问题，可制备具有高导热性、耐击穿电压高及高温下性能稳定的所述MOSFET器件。
综上所述，本发明的氧化镓半导体结构、MOSFET器件及制备方法，其中，氧化镓半导体结构包括硅衬底、介电层及氧化镓薄膜，通过具有高介电常数的介电层，将氧化镓单晶晶片与具有高热导率的硅衬底键合，采用该方法键合技术成熟，且介电层可阻挡电子向衬底迁移，能够有效解决高温环境下器件性能下降的问题，从而可制备具有高导热性、耐击穿电压高的氧化镓半导体结构。本发明解决了氧化镓同质衬底导热性差、氧化镓与硅衬底耐击穿电压低及氧化镓与氧化硅衬底键合技术不成熟等问题，极大的提高了氧化镓器件的性能和设计灵活性，且采用业界最重要的硅衬底，对氧化镓器件的快速发展意义重大。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (14)
1.一种氧化镓半导体结构的制备方法，其特征在于，包括以下步骤：
提供氧化镓单晶晶片，所述氧化镓单晶晶片的一表面为抛光面；
于所述抛光面上形成介电层，制备第一复合结构，其中，所述介电层远离所述抛光面的表面为注入面；
自所述注入面进行离子注入，以于所述氧化镓单晶晶片的预设深度处形成缺陷层，制备第二复合结构；
提供硅衬底；
将所述注入面与所述硅衬底键合，制备第三复合结构；
对所述第三复合结构进行退火处理，使得所述第三复合结构中的所述氧化镓单晶晶片沿所述缺陷层剥离，以得到氧化镓半导体结构，其中，所述氧化镓半导体结构包括依次叠置的所述硅衬底、介电层及氧化镓薄膜。
2.根据权利要求1所述的氧化镓半导体结构的制备方法，其特征在于：形成所述介电层的方法包括等离子增强原子层沉积、激光沉积、分子束外延及等离子体增强化学气相沉积中的一种。
3.根据权利要求1所述的氧化镓半导体结构的制备方法，其特征在于：所述介电层包括氧化钽层、二氧化钛层、钛酸钡层、二氧化锆层、二氧化铪层及氧化铝层中的一种；所述介电层的厚度为2nm～40nm。
4.根据权利要求1所述的氧化镓半导体结构的制备方法，其特征在于：所述离子注入包括H离子注入及He离子注入中的一种或组合；所述离子注入的能量为35Kev～150Kev，剂量为2×1016ions/cm2～5×1017ions/cm2，温度为20℃～200℃。
5.根据权利要求1所述的氧化镓半导体结构的制备方法，其特征在于：所述预设深度为300nm～500nm。
6.根据权利要求1所述的氧化镓半导体结构的制备方法，其特征在于：所述键合的真空度为1×10-7Pa～5×10-7Pa，压力为10MPa～20MPa，温度为25℃。
7.根据权利要求1所述的氧化镓半导体结构的制备方法，其特征在于：所述硅衬底的电阻率大于5000Ω·cm。
8.根据权利要求1所述的氧化镓半导体结构的制备方法，其特征在于：所述退火处理在真空环境下或在氮气、氧气及惰性气体中至少一种气体形成的保护气氛下进行，退火温度为100℃～1000℃，退火时间为1min～240h。
9.一种氧化镓半导体结构，其特征在于，所述氧化镓半导体结构包括：
硅衬底；
介电层，所述介电层位于所述硅衬底的表面上；
氧化镓薄膜，所述氧化镓薄膜位于所述介电层的表面上。
10.根据权利要求9所述的氧化镓半导体结构，其特征在于：所述氧化镓薄膜包括α型氧化镓薄膜或β型氧化镓薄膜。
11.根据权利要求9所述的氧化镓半导体结构，其特征在于：所述介电层包括氧化钽层、二氧化钛层、钛酸钡层、二氧化锆层、二氧化铪层及氧化铝层中的一种；所述介电层的厚度为2nm～40nm。
12.根据权利要求9所述的氧化镓半导体结构，其特征在于：所述硅衬底的电阻率大于5000Ω·cm。
13.一种MOSFET器件的制备方法，其特征在于：包括采用权利要求1～8中任一所述氧化镓半导体结构的制备方法制备所述MOSFET器件。
14.一种MOSFET器件，其特征在于：所述MOSFET器件包括权利要求9～12中任一所述氧化镓半导体结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911175985.0A CN110854062B (zh) | 2019-11-26 | 2019-11-26 | 氧化镓半导体结构、mosfet器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911175985.0A CN110854062B (zh) | 2019-11-26 | 2019-11-26 | 氧化镓半导体结构、mosfet器件及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110854062A true CN110854062A (zh) | 2020-02-28 |
| CN110854062B CN110854062B (zh) | 2020-08-11 |
Family
ID=69604716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911175985.0A Active CN110854062B (zh) | 2019-11-26 | 2019-11-26 | 氧化镓半导体结构、mosfet器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110854062B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117577518A (zh) * | 2023-11-20 | 2024-02-20 | 中国科学院上海微系统与信息技术研究所 | 金刚石基氧化镓半导体结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108615769A (zh) * | 2018-05-25 | 2018-10-02 | 中国电子科技集团公司第十三研究所 | 氧化镓mosfet器件的制备方法 |
| CN109671612A (zh) * | 2018-11-15 | 2019-04-23 | 中国科学院上海微系统与信息技术研究所 | 一种氧化镓半导体结构及其制备方法 |
| US20190341480A1 (en) * | 2016-04-15 | 2019-11-07 | Macom Technology Solutions Holdings, Inc. | High-voltage gan high electron mobility transistors with reduced leakage current |
-
2019
- 2019-11-26 CN CN201911175985.0A patent/CN110854062B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190341480A1 (en) * | 2016-04-15 | 2019-11-07 | Macom Technology Solutions Holdings, Inc. | High-voltage gan high electron mobility transistors with reduced leakage current |
| CN108615769A (zh) * | 2018-05-25 | 2018-10-02 | 中国电子科技集团公司第十三研究所 | 氧化镓mosfet器件的制备方法 |
| CN109671612A (zh) * | 2018-11-15 | 2019-04-23 | 中国科学院上海微系统与信息技术研究所 | 一种氧化镓半导体结构及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117577518A (zh) * | 2023-11-20 | 2024-02-20 | 中国科学院上海微系统与信息技术研究所 | 金刚石基氧化镓半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110854062B (zh) | 2020-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6746854B2 (ja) | ワイドバンドギャップ半導体材料含有のエミッタ領域を有する太陽電池 | |
| JP7416556B2 (ja) | 電力およびｒｆ用途用の設計された基板構造 | |
| US10347723B2 (en) | Method of manufacturing a semiconductor device having graphene material | |
| CN109671612B (zh) | 一种氧化镓半导体结构及其制备方法 | |
| JP3760688B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| JP4950047B2 (ja) | ゲルマニウムの成長方法及び半導体基板の製造方法 | |
| CN101252088B (zh) | 一种增强型A1GaN/GaN HEMT器件的实现方法 | |
| US20070015373A1 (en) | Semiconductor device and method of processing a semiconductor substrate | |
| CN104992974A (zh) | 金刚石基双层绝缘栅介质场效应晶体管及其制备方法 | |
| US10312378B2 (en) | Lateral gallium nitride JFET with controlled doping profile | |
| JP4449814B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| CN110854062B (zh) | 氧化镓半导体结构、mosfet器件及制备方法 | |
| US20150014707A1 (en) | Method for producing a mos stack on a diamond substrate | |
| CN112018177B (zh) | 全垂直型Si基GaN UMOSFET功率器件及其制备方法 | |
| CN115295404B (zh) | Ga2O3基异质集成pn结的制备方法 | |
| CN115863149B (zh) | 氧化镓结构的制备方法 | |
| CN115775730A (zh) | 一种准垂直结构GaN肖特基二极管及其制备方法 | |
| CN114725022A (zh) | 一种基于GaOx-GaN的CMOS反相器的制备方法 | |
| CN109904227B (zh) | 低功函数导电栅极的金刚石基场效应晶体管及其制备方法 | |
| US9985159B2 (en) | Passivated contact formation using ion implantation | |
| CN107634097B (zh) | 一种石墨烯场效应晶体管及其制造方法 | |
| KR102274716B1 (ko) | 반도체 소자의 콘택 및 반도체 소자의 콘택 형성 방법 | |
| KR102084085B1 (ko) | 표면 조도가 개선된 반도체 제조 방법 및 그것을 이용하여 제조된 반도체 | |
| KR101375685B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| KR102544338B1 (ko) | 금속 산화물 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |