CN112071760B - 一种半导体器件及其制造方法 - Google Patents

一种半导体器件及其制造方法 Download PDF

Info

Publication number
CN112071760B
CN112071760B CN202011111165.8A CN202011111165A CN112071760B CN 112071760 B CN112071760 B CN 112071760B CN 202011111165 A CN202011111165 A CN 202011111165A CN 112071760 B CN112071760 B CN 112071760B
Authority
CN
China
Prior art keywords
layer
thermal annealing
semiconductor device
gallium oxide
magnesium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011111165.8A
Other languages
English (en)
Other versions
CN112071760A (zh
Inventor
孙德瑞
侯新祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Teammax Technology Co ltd
Original Assignee
Shenzhen Teammax Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Teammax Technology Co ltd filed Critical Shenzhen Teammax Technology Co ltd
Priority to CN202011111165.8A priority Critical patent/CN112071760B/zh
Publication of CN112071760A publication Critical patent/CN112071760A/zh
Application granted granted Critical
Publication of CN112071760B publication Critical patent/CN112071760B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种半导体器件及其制造方法。该半导体器件的制造方法包括依次在氧化镓层上形成钛层、镁层和金层，并在形成钛层之后进行第一次热退火，在形成金层之后进行第二次热退火，其中，第一次热退火的气压大于所述第二次热退火的气压，以此来形成与氧化镓的欧姆接触。

Description

一种半导体器件及其制造方法
技术领域
本发明涉及半导体器件制造领域，具体涉及一种半导体器件及其制造方法。
背景技术
在现今的半导体发展过程中，接触是十分关键的一步，影响着整个器件的性能，以及器件的功耗。其中欧姆接触一直是半导体工艺方面的一个难点。欧姆接触是指：一是半导体和金属接触时不产生明显的附加阻抗；二是不会使半导体内部的平衡载流子浓度发生显著变化。
从理论上来说，影响金属与半导体形成欧姆接触的主要因素有两个：一是金属、半导体的功函数；二是半导体的表面态密度。目前制备氧化镓欧姆接触电极的方法主要利用的是隧穿机制。其将与金属电极接触的氧化镓材料近表面局部区域进行重掺杂，提高电子浓度，金属与半导体接触后，利用电子的隧穿效应，实现欧姆接触特性。相比之下，其工艺较为复杂，且重掺杂后对材料晶体质量的损伤严重。CN108461404A公开了一种利用镁层和金层组成合金层实现欧姆接触的方法，其通过单次热处理形成，但是其接触电阻较大，氧化镓内的氧空位较多，还是不能满足晶体管器件的高性能的要求。
发明内容
基于解决上述问题，本发明提供了一种半导体器件的制造方法，其包括以下步骤：
（1）提供一晶体管器件，所述晶体管器件具有顶部的氧化镓层；
（2）在所述氧化镓层上沉积钛层，所述钛层的厚度为10-100nm；
（3）进行第一次热退火，所述第一次热退火的压强为0.5-1.2atm；
（4）在所述钛层上沉积镁层，所述镁层的厚度为1-5μm；
（5）在所述镁层上沉积金层，所述金层的厚度为0.5-2μm；
（6）进行第二次退火，所述第二次热退火的压强为0.01-0.1atm。
根据本发明的实施例，其中，所述第一次热退火的温度为100-250℃，第二次热退火的温度为300-500℃。
根据本发明的实施例，其中，所述第一次热退火的时间为1-5min，所述第二次退火的时间为5-10min。
根据本发明的实施例，所述第一次热退火和第二次热退火的气氛相同，均为氮气和氢气的混合气体，其中氢气占所述混合气体的体积比为5%。
本发明还提供了一种半导体器件封装件，其由上述的半导体器件封装件的制造方法形成，其包括：
氧化镓层；
第一合金层，位于所述氧化镓层上，所述第一合金层包括钛、镓和镁；
第二合金层，位于所述第一合金层上，所述第二合金层包括镁和金。
根据本发明的实施例，所述第一合金层的厚度为0.1-0.5μm。
根据本发明的实施例，所述第二合金层的厚度为1-5μm。
本发明的优点如下：
利用钛层来保护氧化镓层，防止金层向氧化镓层的扩散；
第一次热退火时，还原性气氛可以钝化氧化镓层中的氧空位，同时钛层保护氧化镓的表面形态；
第二次热退火的气压小于所述第二热退火的气压，还原性气氛钝化氧化镓中的氧空位且防止镁层和金层的氧化，同时使得各层中的气隙溢出，实现较好的欧姆接触。
附图说明
图1-4为半导体器件的制造方法流程示意图。
具体实施方式
本技术将通过参考实施例中的附图进行描述，本技术涉及一种半导体器件及其制造方法，该半导体器件的制造方法包括依次在氧化镓层上形成钛层、镁层和金层，并在形成钛层之后进行第一次热退火，在形成金层之后进行第二次热退火，其中，第一次热退火的气压大于所述第二次热退火的气压，以此来形成与氧化镓的欧姆接触。
可以理解的是，本技术可以以许多不同的形式实现，并且不应被解释为限于在此阐述的实施例。当然，提供这些实施例，为的是使本公开彻底且全面，并且将该技术充分地传达给本领域技术人员。的确，该技术旨在涵盖这些实施例的替代、修改和等同物，其包含在由所附权利要求所限定的技术的范围和精神内。此外，在本技术的以下具体描述中，大量特定的细节被提出，以便提供对本技术彻底的理解。但是，对本领域技术人员显而易见的是，本技术在没有这些特定的细节时是可以实现的。
本文所用的术语“顶部的”和“底部的”，上部的”和“下部的”以及“垂直的”和“水平的”和它们的各种形式，只作示例和说明的目的，并不意味着限定本技术的描述，因为提及的项目可以在位置和方向上交换。并且，这里所用的术语“大体上”和/或“大约”的意思是，指定的尺寸或参数在给定应用的可接受制造公差内是可以变化的。
首先参考图1，氧化镓层10可以形成于晶体管器件的顶层上，其中，晶体管可以是肖特基二极管、HEMT、场效应晶体管等。该氧化镓层10可以通过任何已知的方法形成，例如磁控溅射、激光脉冲沉积、分子束外延生长等，其厚度可以是例如1-5μm。
接着，在所述氧化镓层10上沉积一钛层11，所述钛层11的沉积方法可以与氧化镓10的形成方法相同。相对于后续形成的镁层和金层，钛层具有较薄的厚度，优选为10-100nm。
然后进行第一次热退火处理，所述第一次热退火处理的条件为：温度为100-250℃，时间为1-5min，气压为0.5-1.2atm，气氛为氮气和氢气的混合气体，其中氢气占所述混合气体的体积比为5%。在第一次热退火处理中，其气压较大，可以大于1atm，以此使得混合气体中的氢气可以进入氧化镓中，以钝化氧化镓中的氧空位。该氢气可以是D2或H2。而较薄的钛层11则在第一次热退火时充当保护层，保证可氧化镓表面的致密性。
参见图2，在所述钛层11上沉积镁层12，所述镁层12的厚度远大于所述钛层11，优选为1-5μm。所述镁层12的沉积方法可以与氧化镓10和钛层11的形成方法相同。
参见图3，在所述镁层12上沉积金层13，所述金层13的厚度略小于所述镁层12，优选为0.5-2μm。所述金层13的沉积方法可以与氧化镓10、钛层11和镁层12的形成方法相同，以此来简化工艺步骤。
接着，参见图4，进行第二次热退火处理，所述第二次热退火处理的条件为：温度为300-500℃，时间为5-10min，气压为0.01-0.1atm，气氛为氮气和氢气的混合气体，其中氢气占所述混合气体的体积比为5%。在第二次热退火处理中，其气压相较于第一次热退火较小，以此使得各层中的气隙溢出，保证各层缺陷较少。氢气可以进一步钝化氧化镓中的氧空位，并可以防止各金属层被氧化。该氢气同样可以是D2或H2。
在进行第二热退火处理之后，钛层11融入镁层12中形成第一合金层14，所述第一合金层14的厚度稍薄，可以是0.1-0.5μm。在第一合金层14中还包括少量的镓，其通过热扩散进入所述第一合金层14。而镁层12的大部分则与其上的金层13熔合形成第二合金层15，第二合金层15的厚度稍大，其可以是1-5μm，其中，该第二合金层15包括镁和镓。
利用四探针法测得的上述欧姆接触的方块电阻均小于100Ω/sq，相较于最后直接进行单次气氛热退火，具有较小的欧姆接触电阻。
为了说明和描述的目的，本技术的前面的详细描述已经呈现。其并不旨在将本技术详尽或限制于所公开的精确形式。根据上述教导的许多修改和变化是可以的。选择所描述的实施例是为了最好地解释本技术的原理及其实际应用，从而确保其他本领域的技术人员最好地利用各种实施例中的技术和适用于预期的特定用途的各种修改。本技术的范围由所附的权利要求限定。
本发明中使用的表述“示例性实施例”、“示例”等不是指同一实施例，而是被提供来着重描述不同的特定特征。然而，上述示例和示例性实施例不排除他们与其他示例的特征相组合来实现。例如，即使在另一示例中未提供特定示例的描述的情况下，除非另有陈述或与其他示例中的描述相反，否则该描述可被理解为与另一示例相关的解释。
本发明中使用的术语仅用于示出示例，而无意限制本发明。除非上下文中另外清楚地指明，否则单数表述包括复数表述。
虽然以上示出并描述了示例实施例，但对本领域技术人员将明显的是，在不脱离由权利要求限定的本发明的范围的情况下，可做出变型和改变。

Claims (6)

1.一种半导体器件的制造方法，其包括以下步骤：
(1)提供一晶体管器件，所述晶体管器件具有顶部的氧化镓层；
(2)在所述氧化镓层上沉积钛层，所述钛层的厚度为10-100nm；
(3)在所述钛层上沉积镁层，所述镁层的厚度为1-5μm；
(4)进行第一次热退火，所述第一次热退火的压强为0.5-1.2atm；
(5)在所述镁层上沉积金层，所述金层的厚度为0.5-2μm；
(6)进行第二次退火，所述第二次热退火的压强为0.01-0.1atm；
其中，所述第一次热退火和第二次热退火的气氛相同，均为氮气和氢气的混合气体，其中氢气占所述混合气体的体积比为5％。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于：其中，所述第一次热退火的温度为100-250℃，第二次热退火的温度为300-500℃。
3.根据权利要求2所述的半导体器件的制造方法，其特征在于：其中，所述第一次热退火的时间为1-5min，所述第二次退火的时间为5-10min。
4.一种半导体器件，其由权利要求1-3任一项所述的半导体器件的制造方法形成，其包括：氧化镓层；第一合金层，位于所述氧化镓层上，所述第一合金层包括钛、镓和镁；第二合金层，位于所述第一合金层上，所述第二合金层包括镁和金。
5.根据权利要求4所述的半导体器件，其特征在于：所述第一合金层的厚度为0.1-0.5μm。
6.根据权利要求5所述的半导体器件，其特征在于：所述第二合金层的厚度为1-5μm。
CN202011111165.8A 2020-10-16 2020-10-16 一种半导体器件及其制造方法 Active CN112071760B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011111165.8A CN112071760B (zh) 2020-10-16 2020-10-16 一种半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011111165.8A CN112071760B (zh) 2020-10-16 2020-10-16 一种半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN112071760A CN112071760A (zh) 2020-12-11
CN112071760B true CN112071760B (zh) 2022-10-28

Family

ID=73656017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011111165.8A Active CN112071760B (zh) 2020-10-16 2020-10-16 一种半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN112071760B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107993934A (zh) * 2017-12-08 2018-05-04 中国科学院微电子研究所 增强氧化镓半导体器件欧姆接触的方法
CN109671612A (zh) * 2018-11-15 2019-04-23 中国科学院上海微系统与信息技术研究所 一种氧化镓半导体结构及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751859B2 (ja) * 1995-03-15 1998-05-18 日本電気株式会社 半導体装置の製造方法
US20130056793A1 (en) * 2011-09-07 2013-03-07 Applied Materials, Inc. Providing group v and group vi over pressure for thermal treatment of compound semiconductor thin films
CN108400115A (zh) * 2017-02-04 2018-08-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN108461404B (zh) * 2018-05-23 2020-12-11 大连理工大学 一种氧化镓欧姆接触电极的制备方法
CN111128873B (zh) * 2019-12-30 2022-04-22 广州粤芯半导体技术有限公司 晶圆表面金属合金化处理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107993934A (zh) * 2017-12-08 2018-05-04 中国科学院微电子研究所 增强氧化镓半导体器件欧姆接触的方法
CN109671612A (zh) * 2018-11-15 2019-04-23 中国科学院上海微系统与信息技术研究所 一种氧化镓半导体结构及其制备方法

Also Published As

Publication number Publication date
CN112071760A (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
CN102163627B (zh) 具有肖特基势垒二极管的碳化硅半导体装置及其制造方法
CN109742021B (zh) 一种氮化镓基欧姆接触结构及其制备方法
CN110797397A (zh) 一种AlGaN/GaN欧姆接触电极及其制备方法和用途
CN108198856B (zh) GaN HEMT器件欧姆接触电极的制作方法、电极及HEMT器件
CN102187464B (zh) 电极、半导体装置、及其制造方法
CN112071760B (zh) 一种半导体器件及其制造方法
CN113964040A (zh) 一种原位pn结构氧化镓功率二极管及其制备方法
US20110287626A1 (en) Ohmic electrode and method of forming the same
Kim et al. Thermally stable ohmic contacts to n‐type GaAs. VI. InW contact metal
CN116344601A (zh) 一种氮化镓器件欧姆接触的制造方法
JP3654037B2 (ja) オーミック電極とその製造方法、および半導体装置
US20200365705A1 (en) Method of forming ohmic contact for gallium nitride-based compound semiconductor device and gallium nitride-based compound semiconductor device
CN113964210A (zh) 一种低开启电压氧化镓功率二极管及其制备方法
JP2015070026A (ja) 半導体装置およびその製造方法
CN206947351U (zh) N型GaN极化掺杂欧姆接触电极
CN117558750B (zh) 一种p型4H-SiC的SiC/Al/Ti欧姆接触电极、其制备方法及包含该电极的半导体器件
JP4283502B2 (ja) ３−５族化合物半導体の電極、その製造方法及びそれを用いた半導体発光素子
CN207165577U (zh) 一种SiC欧姆接触结构
JPH05335267A (ja) オーミック電極及びその形成方法
CN217468440U (zh) 一种高κ/p-GaN异质结MIS-HEMT
US20220406898A1 (en) Gallium nitride-based compound semiconductor device
JPS60242619A (ja) 半導体オ−ム性電極の形成方法
KR100272249B1 (ko) 더블레이어타입게이트전극형성방법
CN117558750A (zh) 一种p型4H-SiC的SiC/Al/Ti欧姆接触电极、其制备方法及包含该电极的半导体器件
JPS63199415A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220928

Address after: 518054 A801, Zhongdi Building, University of Geosciences, No. 8, Yuexing Third Road, Yuehai Street, Nanshan District, Shenzhen, Guangdong

Applicant after: SHENZHEN TEAMMAX TECHNOLOGY CO.,LTD.

Address before: 1506, Huiyuan Building, 38 Huaneng Road, Lixia District, Jinan City, Shandong Province

Applicant before: SHANDONG AOTIAN ENVIRONMENTAL PROTECTION TECHNOLOGY CO.,LTD.

GR01 Patent grant
GR01 Patent grant