CN102163627B - 具有肖特基势垒二极管的碳化硅半导体装置及其制造方法 - Google Patents

具有肖特基势垒二极管的碳化硅半导体装置及其制造方法 Download PDF

Info

Publication number
CN102163627B
CN102163627B CN201110045710.2A CN201110045710A CN102163627B CN 102163627 B CN102163627 B CN 102163627B CN 201110045710 A CN201110045710 A CN 201110045710A CN 102163627 B CN102163627 B CN 102163627B
Authority
CN
China
Prior art keywords
schottky electrode
substrate
silicon carbide
drift layer
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110045710.2A
Other languages
English (en)
Other versions
CN102163627A (zh
Inventor
山本武雄
远藤刚
森本淳
藤原广和
渡边行彦
胜野高志
石川刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Publication of CN102163627A publication Critical patent/CN102163627A/zh
Application granted granted Critical
Publication of CN102163627B publication Critical patent/CN102163627B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种具有肖特基势垒二极管的碳化硅半导体装置，其包括：基板(1)，其由碳化硅制成且具有第一导电类型，其中所述基板包括主表面和背表面；漂移层(2)，其由碳化硅制成且具有第一导电类型，其中漂移层设置在基板的主表面上且具有比基板低的杂质浓度；肖特基电极(4)，其设置在漂移层上且与漂移层的表面肖特基接触；以及欧姆电极(5)，其设置在基板的背表面上。肖特基电极与漂移层直接接触，以使得肖特基电极的晶格与漂移层的晶格匹配。本发明还涉及一种具有肖特基势垒二极管的碳化硅半导体装置的制造方法。

Description

具有肖特基势垒二极管的碳化硅半导体装置及其制造方法
技术领域
本发明涉及具有肖特基势垒二极管的碳化硅(SiC)半导体装置以及制造具有肖特基势垒二极管的碳化硅半导体装置的方法。 
背景技术
传统地，在JP-A-2003-332562中，具有肖特基势垒二极管(即SBD)的碳化硅半导体装置的击穿电压被改善。在该装置中，位于由碳化硅制成的单晶基板中的显微缩孔缺陷和小缺陷被氧化物薄膜填充，从而使得这些缺陷得以弥补。因此，肖特基电极不会直接接触显微缩孔缺陷和小缺陷，这样，降低了电场强度并且限制了泄漏电流。因此，改善了装置的击穿电压。 
然而，在上述现有技术中，即使当显微缩孔缺陷和小缺陷被氧化物薄膜填充时，泄露电流也不能充分减小。图7示出了泄露电流密度IR与肖特基势垒高度Фb之间的关系。具体言之，在图7中，示出了理论线，而且示出了比较装置中的白圈和上述装置中的黑圈。白圈表示显微缩孔缺陷和小缺陷未被氧化物薄膜填充的情况，黑圈表示显微缩孔缺陷和小缺陷被氧化物薄膜填充的情况。与比较装置的泄漏电流密度(即白圈)相比，上述装置的泄漏电流密度(即黑圈)降低。然而，在上述装置中泄漏电流密度未充分降低。因此，可以降低泄漏电流密度，以达到理论线。相应地，需要更多地改善泄漏电流，以达到理论线。 
这里，如图7所示，当肖特基势垒高度Фb小时，泄漏电流密度IR变大。因此，肖特基势垒高度Фb与泄漏电流密度IR之间的关系是权衡关系。相应地，难以同时降低肖特基势垒高度Фb和泄漏电流密度IR。然而，需要使该关系接近理论线。 
发明内容
鉴于上述问题，本发明的一个目的在于提供一种具有肖特基势垒二极管的碳化硅半导体装置。本发明的另一个目的在于提供一种用于制造具有肖特基势垒二极管的碳化硅半导体装置的方法。在该碳化硅半导体装置中，肖特基势垒高度Фb和泄露电流密度IR两者均得以改善。 
根据本发明的第一个方面，一种具有肖特基势垒二极管的碳化硅半导体装置包括：基板，其由碳化硅制成且具有第一导电类型，其中基板包括主表面和背表面(后表面)；漂移层，其由碳化硅制成且具有第一导电类型，其中漂移层设置在基板的主表面上且具有比基板低的杂质浓度；肖特基电极，其设置在漂移层上且与漂移层的表面肖特基接触；以及欧姆电极，其设置在基板的背表面上。肖特基电极与漂移层直接接触，以使得肖特基电极的晶格与漂移层的晶格相匹配。 
在上述装置中，在肖特基电极与漂移层之间未形成由SiOX制成的界面层。因此，肖特基电极与漂移层的表面晶格对准(或匹配)，从而使得肖特基电极的原子排列连续连接至漂移层的表面。因此，肖特基电极高度Фb和泄露电流密度IR两者均得以改善。 
根据本发明的第二个方面，一种具有肖特基势垒二极管的碳化硅半导体装置的制造方法包括：制备由碳化硅制成且具有第一导电类型的基板，其中所述基板包括主表面和背表面；在基板的背表面上形成欧姆电极；在基板的主表面上形成漂移层，其中漂移层由碳化硅制成且具有第一导电类型，且漂移层的杂质浓度低于基板；在形成欧姆电极后，在漂移层上形成肖特基电极，其中肖特基电极与漂移层的表面肖特基接触。肖特基电极的形成包括：在等于或低于150℃的温度下沉积肖特基电极；以及在等于或低于900℃的温度下退火肖特基电极。 
在上述方法中，由于肖特基电极在等于或低于150℃的温度下沉积，肖特基电极中的晶粒直径变小，从而使得晶粒具有粒状结构。此外，由于肖特基电极的退火温度等于或低于900℃，因此肖特基电极的晶粒未从粒状结构变化至柱状结构。因此，未在肖特基电极与漂移层之间形成由SiOX制成的界面层。因此，肖特基电极与漂移层的表面晶格对准，以使得肖特基电极的原子排列连续连接至漂移层的表面。因此，肖特基电极高度Фb和泄露电流密度IR两者均得以改善。 
附图说明
从参照附图进行的以下具体描述中将可以更清楚地了解本发明的上述和其他目的、特征和优点。图中： 
图1是示出根据第一实施例具有SBD的碳化硅半导体装置的横截面图的图解； 
图2是示出图1中的碳化硅材料与肖特基电极之间的界面区域R1的部分放大横截面图的图解； 
图3A是示出图1中的界面区域R1的横截面TEM图像的图解，图3B是示出图3A中的区域R2的部分放大横截面图的图解，且图3C和3D是分别示出图3A和3B的示意图的图解； 
图4A-4E是示出图1中的碳化硅半导体装置的制造方法的图解； 
图5是示出当在肖特基电极与碳化硅材料之间的界面处施加1200伏特的反偏压时，不具有界面层的装置以及具有界面层的比较装置的肖特基电极高度Φb与泄露电流IR之间的关系的图表； 
图6是示出肖特基电极高度Φb与泄露电流IR之间的关系中现有技术装置的效应和本发明的装置的效应的图表； 
图7是示出相对于理论线的肖特基电极高度Φb与泄露电流IR之间的关系中的现有技术装置的图表； 
图8A是示出具有SBD的比较碳化硅半导体装置中的碳化硅材料与肖特基电极之间的界面的横截面TEM图像的图解，图8B是图8A中的界面区域R3的部分放大横截面图的图解，图8C是示出图8A的TEM图像中的晶粒结构的轮廓的图解，且图8D至8F是分别示出图8A至8C的示意图的图解；以及 
图9是示出泄漏电流增大模型中碳化硅材料与肖特基电极之间的界面层附近的能带结构的图解。 
具体实施方式
本发明的发明人已研究了具有SBD的碳化硅半导体装置。发明人已发现，泄漏电流的生成与肖特基电极和碳化硅材料之间的界面的状态相关。图8A示出了在具有SBD的比较碳化硅半导体中碳化硅材料与肖特基电极之间的界面附近的横截面TEM(透射电子显微镜)图像。图8D是图8A 的示意图。图8C示出了图8A的TEM图像中的晶粒结构的轮廓，且图8F是图8C的示意图。图8B示出了图8A中的区域R3的部分放大横截面图，且图8E是图8B的示意图。在碳化硅材料与肖特基电极之间的界面处形成薄界面层。界面层具有与碳化硅材料和肖特基电极不同的特性。界面层通过EELS(电子能耗光谱法)分析。在EELS图形中观察到与硅和氧之间的耦合对应的峰值。相应地，界面层由SiOX制成。因此，发明人认为，泄漏电流由于由硅氧化物薄膜形成的界面层的存在而增大。 
图9示出了当界面层位于碳化硅材料与肖特基电极之间的界面处时泄漏电流增大模型中的能带图像。如图9所示，由于具有不规则结构和少量碳的SiOX层位于肖特基电极与碳化硅材料之间，因此在SiOX层中产生陷阱水平。因此，具有界面层的界面附近的带结构与不具有界面层的界面附近的带结构不同。因此，当在界面处施加反向电压时，隧道电流从低电压施加区域增大，因而泄漏电流可能增大。 
虽然形成界面层的方式并不明显，但是因为在肖特基电极与碳化硅材料之间的界面处起初未配置氧，因此考虑到腔室中的残余氧被引入并集中在界面处，或者位于肖特基电极中的氧被引入并集中在界面处。在SBD中的传统界面结构中，如图8B所示，肖特基电极中的金属的晶粒结构具有柱状结构，所述柱状结构沿垂直于碳化硅材料的表面的方向延伸。因此，考虑到氧很容易通过金属中的晶粒界面在碳化硅材料与肖特基电极之间的界面处集中。 
(第一实施例) 
下面将解释第一实施例。图1示出了根据本实施例的碳化硅半导体装置的横截面图。 
如图1所示，由具有N+导电类型的碳化硅基板1形成碳化硅半导体装置。基板1中的杂质浓度在介于2×1018cm-3和1×1021cm-3之间的范围内。基板1由4H-SiC、6H-SiC、3C-SiC或15R-SiC制成。基板1是具有偏移角的偏移基板。举例而言，相对于(000-1)C平面或(0001)Si平面的偏移角是四度或八度，且基板1由4H-SiC制成。 
基板1的上表面被定义为主表面1a，且与主表面1a相反的基板的下表面被定义为背表面1b。具有N-导电类型且由碳化硅制成的漂移层2形成于基板1的主表面1a上。漂移层2的杂质浓度、即掺杂物浓度低于基板1。 举例而言，漂移层2的杂质浓度是5×1015cm-3(±50％)。SBD形成于基板1和漂移层2的单元(晶胞)区域中。此外，终端结构设置在基板1的外周区域中。因此，制备了碳化硅半导体装置。 
具体言之，例如由硅氧化物薄膜制成的绝缘薄膜3形成在单元区域中的漂移层2的表面上。绝缘薄膜3部分地包括开口3a。肖特基电极4形成在绝缘薄膜3的开口3a中，以使得肖特基电极与漂移层2接触。肖特基电极4的厚度在介于100nm与500nm之间的范围中。在本发明中，肖特基电极4由钼(即Mo)制成。或者，肖特基电极4可由钛(即Ti)、镍(即Ni)或钨(即W)制成。或者，考虑到与接合线(焊线)的电耦合，肖特基电极4可由金(即Au)或铂(即Pt)制成。另外，肖特基电极4可由钼或这些金属的合金制成。因此，肖特基电极4可由金属或合金的单一结构或多层结构形成。 
图2示出了图1中的区域R1，其是作为碳化硅材料的漂移层2与肖特基电极4之间的界面部分。图3A和3C示出了区域R1的横截面TEM图像。图3B通过电子能耗光谱法示出了图3A中的区域R2的分析图像。下面将解释肖特基电极4的精细结构以及漂移层2与肖特基电极4之间的接合状态。 
如图2、3A和3B所示，在肖特基电极4与漂移层之间的界面处未形成由SiOX制成的硅氧化物薄膜。具体言之，在碳化硅材料与肖特基电极4之间的界面处未观察到SiOX。因此，肖特基电极直接接触碳化硅材料，即漂移层2。此外，如图2和3A所示，肖特基电极4的晶粒结构不是柱状结构，而是粒状结构。每个晶粒的直径小于肖特基电极4的厚度，也就是说，晶粒直径与肖特基电极4的厚度之间的比率小于1.0。具体言之，每个晶粒的直径小于或等于100nm。另外，肖特基电极4中的钼晶粒具有(110)定向。肖特基电极4的晶粒与碳化硅材料的表面晶格对准(即，晶格匹配)，以使得肖特基电极4的晶粒的原子排列连续连接至碳化硅材料的表面。 
肖特基电极4的厚度可小于100nm。然而，优选地，肖特基电极4的厚度充分厚，以在肖特基电极4中形成晶粒的粒状结构。这里，在肖特基电极4中的晶粒直径小的情况下，即使当肖特基电极4的厚度小时，形成了粒状结构。因此，肖特基电极4的厚度可根据肖特基电极4中的晶粒的直径确定。因为当肖特基电极4的厚度太厚时在肖特基电极4中可能产生 翘曲，鉴于该翘曲，肖特基电极4的厚度设定为等于或小于500nm。 
绝缘薄膜3的开口3a呈圆形。开口3a中的肖特基电极4通过肖特基连接而连接至漂移层2。欧姆电极5形成于基板1的背表面1b上。欧姆电极5由镍、钛、钼、钨等制成。因此，制备了SBD。 
该装置包括设置在SBD的外周区域中的终端结构。在终端结构中，具有P导电类型的RESURF(即，降低的表面电场)层6形成于肖特基电极4的两侧的漂移层2的表面部分中，以使得RESURF层6接触肖特基电极4。多个保护环层7也设置在漂移层2的表面部分中。保护环层7围绕RESURF6的外部。因此，制备了终端结构。RESURF层6包括诸如铝的杂质。RESURF层6的杂质浓度在介于5×1016cm-3和1×1018cm-3之间的范围内。RESURF层6和保护环层7呈环形，其围绕单元区域。因为该装置包括终端结构，所以电场在SBD的外周上广泛扩张，从而使得电场浓度降低。因此，装置的击穿电压得到改善。 
这里，装置仅包括SBD。可替换地，装置可包括JBS(即结势垒肖特基二极管)，以使得通过欧姆接触与肖特基电极4接触的P导电类型层形成在RESURF层6的内侧的内部，所述P导电类型层设置在RESURF层6的最内侧，即设置在RESURF层6的单元区域侧。 
在具有SBD的碳化硅半导体装置中，肖特基电极4提供了阳极，欧姆电极5提供了阴极。当超过肖特基势垒的电压施加至肖特基电极4时，电流在肖特基电极4与欧姆电极5之间流动。 
接下来，将解释碳化硅半导体装置的制造方法。图4A至4E示出了装置的制造方法。在图4A至4E中，未示出保护环层7。 
举例而言，在图4A中，制备了由4H-SiC制成且相对于(001-1)c平面或(0001)Si平面具有四或八度的偏移角的基板1。由镍、钛、钼、钨等制成的金属薄膜形成在基板1的背表面1b上。接着，金属薄膜在1000℃或更高的温度下退火，从而使得金属薄膜通过欧姆接触与基板1接触。因此，形成了欧姆电极5。随后可进行欧姆电极5的形成步骤。然而，在900℃或更高的温度下进行热处理不是优选的，因为肖特基电极4的金属晶粒不提供柱状结构。相应地，当欧姆电极5在肖特基电极4形成之前形成时，肖特基电极4的晶粒结构不提供柱状结构。 
在图4B中，具有N-导电类型的漂移层2外延成长于基板1的主表面 1a上。漂移层2的掺杂物浓度低于基板1。具体言之，漂移层2的掺杂物浓度为5×1015cm-3(±50％)。 
在图4C中，由LTO(即低温氧化物)薄膜或类似物制成的掩模11设置在漂移层2上。与RESURF层6和保护环层7对应的掩模11的一部分在光刻处理中开口。接着，P导电类型杂质经由具有与待形成的RESURF层区域对应的开口以及与待形成的保护环层区域对应的开口的掩模11离子植入。接着，基板11被退火，从而使得杂质被活化。因此，形成RESURF层6和保护环层7。 
在图4D中，掩模11被移除。接着，硅氧化物薄膜例如通过等离子CVD方法沉积。硅氧化物薄膜回流，从而形成绝缘薄膜3。接着，绝缘薄膜3在摄影蚀刻处理中被蚀刻。因此，在绝缘薄膜3中形成开口3a。 
在图4E中，肖特基电极4形成在开口3a中以及绝缘薄膜3上。此时，肖特基电极4的金属晶粒配置在碳化硅材料的表面上，以使得肖特基电极4的晶粒原子排列与碳化硅材料连续耦合。因此，肖特基电极4与漂移层2晶格对准(晶格匹配)。 
举例而言，在绝缘薄膜3形成后，基板1配置在蒸发设备的腔室中。接着，钼沉积在具有氧气氛的腔室中的漂移层2上。钼提供肖特基电极4。当蒸发温度高时，钼薄膜的状态从无定形状态变化至晶体状态，因此用于形成肖特基电极4的钼薄膜的晶粒结构变为柱状结构。因此，优选地，钼薄膜在等于或低于150℃的温度下沉积。当沉积温度设定为等于或低于150℃时，钼薄膜的每个晶粒的直径小。举例而言，晶粒的直径等于或小于100nm。此外，当蒸发处理中钼的沉积速率高时，用于形成肖特基电极4的钼薄膜的晶粒结构变为柱状结构。在本发明的发明人进行的实验结果中，当蒸发处理中的钼的沉积速率等于或小于10.0nm/min时，钼薄膜的晶粒结构变为粒状结构，而不是柱状结构。 
接着，进行热处理。退火温度等于或低于900℃。当退火温度高于900℃时，肖特基电极4的晶粒变大，且晶粒结构可能从粒状结构变化为柱状结构。因此，在等于或低于900℃的温度下进行退火，从而使得在肖特基电极4与漂移层2(即碳化硅材料)之间不形成由SiOX制成的界面层。 
因此，由于实施了肖特基电极4的上述形成方法，在肖特基电极4与碳化硅材料之间的界面处不形成由SiOX制成的界面层。肖特基电极4的晶 粒以及碳化硅材料的表面晶格对准，因此肖特基电极4的晶粒原子排列连续连接至碳化硅材料表面。因此，钼薄膜的晶粒结构不是柱状结构，而是粒状结构。因此，由于氧不易经由晶粒界面引入和集中在肖特基电极4与碳化硅材料之间的界面处，因此在肖特基电极4与碳化硅材料的界面处不形成界面层。因此，用于提供肖特基电极4和作为漂移层2的碳化硅的钼薄膜晶格对准。此外，由于表面1是偏移基板，暴露在基板1的主表面1a上的原子台阶继承至漂移层2的表面。因此，作为漂移层2的钼薄膜的晶粒在基板1的原子台阶上晶格对准。举例而言，当基板1由4H-SiC制成且具有四度的偏移角时，钼晶粒和碳化硅材料充分晶格对准。因此，完成了具有SBD的碳化硅半导体装置。 
这里，在本实施例中，肖特基电极4由钼制成。可替换地，肖特基电极4可由其他金属或合金制成。此外，肖特基电极4可具有单层结构或多层结构。具体言之，当肖特基电极4由易氧化的钼制成时，优选地，例如由金属薄膜或合金薄膜制成的保护薄膜形成在钼薄膜上，以防止氧化。用于防止氧化的金属薄膜和合金薄膜相对于氧具有低反应性。举例来说，比钼低的相对于氧具有低反应性的金属是镍、金、铂等。此外，肖特基电极4可由高纯度金属或合金制成。或者，肖特基电极4可由金属或合金与添加剂制成。举例而言，当硅作为添加剂混合时，金属薄膜的晶粒结构很容易地变为粒状结构。 
在根据本实施例的碳化硅半导体装置中，在肖特基电极4与作为碳化硅材料的漂移层2之间的界面处不形成界面层。相反，肖特基电极4的金属晶粒以及碳化硅材料表面晶格对准，因而肖特基电极4的晶粒的原子排列连续连接至碳化硅材料表面。 
在向装置施加1200伏特的反偏压的情况下，研究不具有任何界面层的根据本实施例的装置以及具有界面层的比较装置中的泄露电流密度IR和肖特基势垒高度Фb之间的关系。图5中示出了结果。此外，图6示出了作为具有界面层的比较装置的现有技术装置的效应以及不具有界面层的根据本实施例的装置的效应。此处，在图5中，根据本实施例的装置中的热处理温度分别在400℃、600℃和800℃下变化。 
如图5和6所示，与具有界面层的比较装置相比，不具有任何界面层的根据本实施例装置中的泄漏电流密度IR和肖特基势垒高度Фb整体减小。 相应地，在图6中以白圈示出的装置(其中显微缩孔缺陷和小缺陷未由氧化物薄膜充满)相比，以阴影圈示出的比较装置(其中显微缩孔缺陷和小缺陷由氧化物薄膜充满)具有小泄漏电流IR。与以阴影圈示出的比较装置相比，在图6中以黑圈示出的根据本实施例的装置具有与比较装置相比更靠近理论线的泄漏电流IR。 
因此，当肖特基电极4的晶粒以及碳化硅材料表面晶格对准从而使得肖特基电极4的晶粒原子排列连续连接至碳化硅材料表面时，具有SBD的碳化硅半导体装置中的泄漏电流密度IR和肖特基势垒高度Фb两者均减小。 
(其他实施例) 
在上述实施例中，肖特基电极4利用蒸发设备通过沉积方法形成，从而使得肖特基电极4由钼薄膜形成。可替换地，肖特基电极4可由其他方法形成，以使得肖特基电极4的晶粒以及碳化硅材料表面晶格对准，从而使得肖特基电极4的晶粒原子排列连续连接至碳化硅材料表面。举例而言，肖特基电极4可通过溅射方法形成。在此情况下，调整溅射条件，以使得肖特基电极4的晶粒与碳化硅材料表面晶格对准，因此肖特基电极4的晶粒原子排列连续连接至碳化硅材料表面。 
在上述装置中，终端结构形成在外周区域中。可替换地，装置可不具有终端结构。相反，只要装置包括SBD的主要素(或主元件)，也就是说，只要装置包括基板1、漂移层2、肖特基电极4和欧姆电极5，便可得上述效应。 
在上述装置中，N导电类型提供第一导电类型，并且P导电类型提供第二导电类型。可替换地，P导电类型可提供第一导电类型，且N导电类型可提供第二导电类型。 
在上述实施例中，当示出晶体结构的定向时，在数字前增加了细条，虽然应在数字上增加该细条。 
上述内容具有以下方面。 
根据本发明的第一方面，一种具有肖特基势垒二极管的碳化硅半导体装置包括：由碳化硅制成且具有第一导电类型的基板，其中基板包括主表面和背表面；由碳化硅制成且具有第一导电类型的漂移层，其中该漂移层设置在基板的主表面上且具有比基板低的杂质浓度；肖特基电极，其设置在漂移层上且与漂移层的表面肖特基接触；以及欧姆电极，其设置在基板 的背表面上。肖特基电极与漂移层直接接触，以使得肖特基电极的晶格与漂移层的晶格相匹配。 
在上述装置中，在肖特基电极与漂移层之间未形成由SiOX制成的界面层。因此，肖特基电极与漂移层的表面晶格对准，因此肖特基电极的原子排列连续连接至漂移层的表面。因此，肖特基势垒高度Фb和泄漏电流密度IR两者均得到改善。 
可替换地，肖特基电极可由金属晶粒形成，且漂移层可由碳化硅基体形成。肖特基电极的金属晶粒与漂移层的碳化硅基体晶格匹配。 
可替换地，肖特基电极的金属晶粒可具有粒状结构。在此情况下，氧不通过晶粒界面在肖特基电极与漂移层之间的界面处引入，因此肖特基电极的原子排列连续连接至漂移层的表面。 
可替换地，肖特基电极的金属晶粒的直径与肖特基电极的薄膜厚度之间的比率可小于1。 
可替换地，肖特基电极的金属晶粒的直径可等于或小于100纳米。 
可替换地，肖特基电极可由钼薄膜制成，且钼薄膜可定向在(110)平面中。 
可替换地，肖特基电极可由钼、钛、镍、钨、金、铂或钼、钛、镍、钨、金和铂中的至少两种的合金制成，且肖特基电极可具有单层结构或多层结构。 
可替换地，肖特基电极可具有由多个金属薄膜或合金薄膜构成的多层结构。多层结构包括下层和上层，上层相对于氧的反应性低于下层相对于氧的反应性。在此情况下，防止下层被氧化。 
可替换地，肖特基电极可由金属制成，其包括添加剂。此外，添加剂可以是硅。在这些情况下，肖特基电极的晶粒很容易变为粒状结构。 
可替换地，碳化硅半导体装置可进一步包括：设置在漂移层的表面部分中的第二导电类型层。第二导电类型层与肖特基电极接触，因此提供了结势垒肖特基二极管。 
可替换地，基板可由4H-SiC、6H-SiC、3C-SiC或15R-SiC制成，且基板可以是偏移基板，因此相对于(000-1)碳平面或(0001)硅平面的偏移角是四或八度。此外，肖特基电极可由金属晶粒形成，且漂移层可由碳化硅基体形成。肖特基电极的金属晶粒与漂移层的碳化硅基体晶格匹配，且 肖特基电极的金属晶粒具有粒状结构。此外，肖特基电极的金属晶粒的直径可等于或小于100纳米，且肖特基电极的薄膜厚度可在介于100纳米和500纳米之间的范围内。 
根据本发明的第二方面，一种具有肖特基势垒二极管的碳化硅半导体装置的制造方法包括：制备由碳化硅制成且具有第一导电类型的基板，其中所述基板具有主表面和背表面；在基板的背表面上形成欧姆电极；在基板的主表面上形成漂移层，其中所述漂移层由碳化硅制成且具有第一导电类型，且漂移层的杂质浓度低于基板；以及在形成欧姆电极后，在漂移层上形成肖特基电极，其中所述肖特基电极与漂移层的表面肖特基接触。肖特基电极的形成包括：在等于或低于150℃的温度下沉积肖特基电极；以及在等于或低于900℃的温度下退火肖特基电极。 
在上述方法中，由于肖特基电极在等于或低于150℃的温度下沉积，肖特基电极中的晶粒的直径变小，因此晶粒具有粒状结构。此外，由于肖特基电极的退火温度等于或低于900℃，肖特基电极的晶粒不从粒状结构变化为柱状结构。因此，在肖特基电极与漂移层之间未形成由SiOX制成的界面层。因此，肖特基电极与漂移层的表面晶格对准，因此肖特基电极的原子排列连续连接至漂移层的表面。因此，肖特基势垒高度Фb和泄漏电流密度IR两者均得以改善。 
可替换地，肖特基电极的沉积可在以下条件下执行，即沉积速率等于或低于10.0nm/min。在此情况下，肖特基电极的晶粒具有粒状结构。 
可替换地，肖特基电极的沉积可通过蒸发方法执行。 
虽然以上已参照其优选实施例描述了本发明，但是应理解，本发明并不局限于优选实施例和构造。本发明意欲涵盖各种修改和等同配置。另外，虽然给出了一些优选的组合和配置，但是包括更多、更少或仅单一要素的其他组合和配置也落入本发明的精神和范畴内。 

Claims (18)

1.一种具有肖特基势垒二极管的碳化硅半导体装置，其包括：
基板（1），其由碳化硅制成且具有第一导电类型，其中所述基板（1）包括主表面和背表面；
漂移层（2），其由碳化硅制成且具有第一导电类型，其中所述漂移层（2）设置在所述基板（1）的主表面上且具有比所述基板（1）低的杂质浓度；
肖特基电极（4），其设置在所述漂移层（2）上且与所述漂移层（2）的表面肖特基接触；以及
欧姆电极（5），其设置在所述基板（1）的背表面上，
其中，所述肖特基电极（4）与所述漂移层（2）直接接触，以使得所述肖特基电极（4）的晶格与所述漂移层（2）的晶格匹配，其中所述肖特基电极（4）由金属晶粒形成，其中所述肖特基电极（4）的所述金属晶粒具有粒状结构，其中所述肖特基电极（4）的金属晶粒的直径与所述肖特基电极（4）的薄膜厚度之间的比率小于1。
2.如权利要求1所述的碳化硅半导体装置，其特征在于，
其中所述漂移层（2）由碳化硅基体形成，
其中所述肖特基电极（4）的金属晶粒与所述漂移层（2）的碳化硅基体晶格匹配。
3.如权利要求1所述的碳化硅半导体装置，其特征在于，
其中所述肖特基电极（4）的金属晶粒的直径等于或小于100纳米。
4.如权利要求1-3中任一项所述的碳化硅半导体装置，其特征在于，
其中所述肖特基电极（4）由钼薄膜制成，以及
其中所述钼薄膜在（110）平面中定向。
5.如权利要求1-3中任一项所述的碳化硅半导体装置，其特征在于，
其中所述肖特基电极（4）由钼、钛、镍、钨、金、铂或钼、钛、镍、钨、金和铂中的至少两种的合金制成，以及
其中所述肖特基电极（4）具有单层结构或多层结构。
6.如权利要求1-3中任一项所述的碳化硅半导体装置，其特征在于，
其中所述肖特基电极（4）具有由多个金属薄膜或合金薄膜构成的多层结构，
其中所述多层结构包括下层和上层，以及
其中所述上层相对于氧的反应性低于所述下层相对于氧的反应性。
7.如权利要求1-3中任一项所述的碳化硅半导体装置，其特征在于，
其中所述肖特基电极（4）由金属制成，所述金属包括添加剂。
8.如权利要求7所述的碳化硅半导体装置，其特征在于，
其中所述添加剂是硅。
9.如权利要求1-3中任一项所述的碳化硅半导体装置，其特征在于，进一步包括：
第二导电类型层，其设置在所述漂移层（2）的表面部分中，
其中所述第二导电类型层与肖特基电极（4）接触，因此提供了结势垒肖特基二极管。
10.如权利要求1-3中任一项所述的碳化硅半导体装置，其特征在于，
其中所述基板（1）由4H-SiC、6H-SiC、3C-SiC或15R-SiC制成，以及
其中所述基板（1）是偏移基板（1），以使得相对于（000-1）碳平面或（0001）硅平面的偏移角是四或八度。
11.如权利要求10所述的碳化硅半导体装置，其特征在于，
其中所述肖特基电极（4）由金属晶粒形成，
其中所述漂移层（2）由碳化硅基体形成，
其中所述肖特基电极（4）的金属晶粒与所述漂移层（2）的碳化硅基体晶格匹配，以及
其中所述肖特基电极（4）的金属晶粒具有粒状结构。
12.如权利要求11所述的碳化硅半导体装置，其特征在于，
其中所述肖特基电极（4）的金属晶粒的直径等于或小于100纳米，
其中所述肖特基电极（4）的薄膜厚度在介于100纳米和500纳米之间的范围内。
13.一种具有肖特基势垒二极管的碳化硅半导体装置的制造方法，其包括：
制备由碳化硅制成且具有第一导电类型的基板（1），其中所述基板（1）包括主表面和背表面；
在所述基板（1）的背表面上形成欧姆电极（5）；
在所述基板（1）的主表面上形成漂移层（2），其中所述漂移层（2）由碳化硅制成且具有第一导电类型，且所述漂移层（2）的杂质浓度低于所述基板（1）；以及
在形成所述欧姆电极后，在所述漂移层（2）上形成肖特基电极（4），其中所述肖特基电极（4）与所述漂移层（2）的表面肖特基接触，
其中所述肖特基电极（4）的形成包括：
在等于或低于150℃的温度下沉积肖特基电极（4）；以及
在等于或低于900℃的温度下退火肖特基电极（4）。
14.如权利要求13所述的碳化硅半导体装置的制造方法，其特征在于，
其中所述肖特基电极（4）的沉积在沉积速率等于或低于10.0nm/min的条件下实施。
15.如权利要求13所述的碳化硅半导体装置的制造方法，其特征在于，
其中所述肖特基电极（4）的沉积由蒸发方法实施。
16.如权利要求13-15中任一项所述的碳化硅半导体装置的制造方法，其特征在于，
其中所述基板（1）由4H-SiC、6H-SiC、3C-SiC或15R-SiC制成，以及
其中所述基板（1）是偏移基板（1），以使得相对于（000-1）碳平面或（0001）硅平面的偏移角是四或八度。
17.如权利要求16所述的碳化硅半导体装置的制造方法，其特征在于，
其中所述肖特基电极（4）由金属晶粒形成，
其中所述漂移层（2）由碳化硅基体形成，
其中所述肖特基电极（4）的金属晶粒与所述漂移层（2）的碳化硅基体晶格匹配，以及
其中所述肖特基电极（4）的金属晶粒具有粒状结构。
18.如权利要求17所述的碳化硅半导体装置的制造方法，其特征在于，
其中所述肖特基电极（4）的金属晶粒的直径等于或小于100纳米，以及
其中所述肖特基电极（4）的薄膜厚度在介于100纳米和500纳米之间的范围内。
CN201110045710.2A 2010-02-23 2011-02-23 具有肖特基势垒二极管的碳化硅半导体装置及其制造方法 Active CN102163627B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP037388/2010 2010-02-23
JP2010037388A JP5598015B2 (ja) 2010-02-23 2010-02-23 ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN102163627A CN102163627A (zh) 2011-08-24
CN102163627B true CN102163627B (zh) 2014-07-09

Family

ID=44356967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110045710.2A Active CN102163627B (zh) 2010-02-23 2011-02-23 具有肖特基势垒二极管的碳化硅半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US8436365B2 (zh)
JP (1) JP5598015B2 (zh)
CN (1) CN102163627B (zh)
DE (1) DE102011004392B4 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686439B2 (en) * 2011-06-27 2014-04-01 Panasonic Corporation Silicon carbide semiconductor element
JP5669712B2 (ja) * 2011-11-11 2015-02-12 三菱電機株式会社 半導体装置の製造方法
JP5853648B2 (ja) * 2011-11-30 2016-02-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2013120822A (ja) * 2011-12-07 2013-06-17 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP5966556B2 (ja) * 2012-04-18 2016-08-10 富士電機株式会社 半導体デバイスの製造方法
EP4044213A3 (en) 2012-06-06 2022-11-02 Rohm Co., Ltd. Semiconductor device and method for manufacturing same
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
WO2014167876A1 (ja) * 2013-04-12 2014-10-16 シャープ株式会社 窒化物半導体装置
CN103346084B (zh) * 2013-07-09 2016-12-28 苏州捷芯威半导体有限公司 氮化镓肖特基二极管及其制造方法
JP6455109B2 (ja) * 2014-12-04 2019-01-23 富士電機株式会社 半導体装置及び半導体装置の製造方法
US9613916B2 (en) * 2015-03-12 2017-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Protection ring for image sensors
JP2017168674A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6767705B2 (ja) * 2016-04-28 2020-10-14 パナソニックＩｐマネジメント株式会社 半導体素子
JP6768492B2 (ja) * 2016-12-26 2020-10-14 昭和電工株式会社 ＳｉＣインゴットの製造方法
DE102017107952B4 (de) * 2017-04-12 2022-07-07 Infineon Technologies Ag Herstellungsverfahren für eine halbleitervorrichtung
CN110121789A (zh) * 2017-10-04 2019-08-13 松下知识产权经营株式会社 光器件、光电转换装置及燃料生成装置
CN109686797A (zh) * 2017-10-19 2019-04-26 株洲中车时代电气股份有限公司 一种碳化硅肖特基二极管及其制造方法
JP7195086B2 (ja) * 2018-08-29 2022-12-23 新電元工業株式会社 炭化ケイ素半導体装置及び炭化ケイ素半導体装置の製造方法
CN111244037B (zh) * 2020-03-11 2023-06-02 天水天光半导体有限责任公司 反向电压40v或60v桥式整流电路的集成制作方法
CN115989584A (zh) * 2020-08-27 2023-04-18 新电元工业株式会社 宽带隙半导体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562706B1 (en) * 2001-12-03 2003-05-13 Industrial Technology Research Institute Structure and manufacturing method of SiC dual metal trench Schottky diode
CN101263606A (zh) * 2005-09-12 2008-09-10 日产自动车株式会社 半导体装置及其制造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019530A (en) * 1990-04-20 1991-05-28 International Business Machines Corporation Method of making metal-insulator-metal junction structures with adjustable barrier heights
JPH0897441A (ja) * 1994-09-26 1996-04-12 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
JP3275616B2 (ja) 1995-03-20 2002-04-15 富士電機株式会社 炭化けい素ショットキーダイオードの製造方法
JPH08316172A (ja) 1995-05-15 1996-11-29 Fuji Electric Co Ltd 炭化珪素半導体装置
SE9600199D0 (sv) * 1996-01-19 1996-01-19 Abb Research Ltd A semiconductor device with a low resistance ohmic contact between a metal layer and a SiC-layer
JP4100652B2 (ja) * 1999-08-10 2008-06-11 富士電機デバイステクノロジー株式会社 ＳｉＣショットキーダイオード
US6373076B1 (en) * 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating
US6844251B2 (en) * 2001-03-23 2005-01-18 Krishna Shenai Method of forming a semiconductor device with a junction termination layer
US20050045982A1 (en) * 2002-03-22 2005-03-03 Krishna Shenai Semiconductor device with novel junction termination
US7262434B2 (en) * 2002-03-28 2007-08-28 Rohm Co., Ltd. Semiconductor device with a silicon carbide substrate and ohmic metal layer
JP3890311B2 (ja) * 2002-03-28 2007-03-07 ローム株式会社 半導体装置およびその製造方法
JP3801091B2 (ja) 2002-05-09 2006-07-26 富士電機デバイステクノロジー株式会社 炭化珪素半導体装置およびその製造方法
US7138668B2 (en) * 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
US7507650B2 (en) * 2004-03-26 2009-03-24 Central Research Institute Of Electric Power Industry Process for producing Schottky junction type semiconductor device
JP2005303027A (ja) * 2004-04-13 2005-10-27 Nissan Motor Co Ltd 半導体装置
JP2006120761A (ja) 2004-10-20 2006-05-11 Kansai Tlo Kk 半導体装置製造方法
JP4814533B2 (ja) * 2005-02-25 2011-11-16 ローム株式会社 半導体装置およびその製造方法
JP2006332230A (ja) * 2005-05-25 2006-12-07 Ecotron:Kk ショットキーバリアダイオード及びその製造方法
JP5037003B2 (ja) * 2005-11-25 2012-09-26 一般財団法人電力中央研究所 ショットキーバリアダイオードおよびその使用方法
JP5560519B2 (ja) * 2006-04-11 2014-07-30 日産自動車株式会社 半導体装置及びその製造方法
JP5078314B2 (ja) * 2006-10-18 2012-11-21 ローム株式会社 ショットキーバリアダイオードおよびその製造方法
JP5352954B2 (ja) * 2006-11-22 2013-11-27 日産自動車株式会社 電極膜／炭化珪素構造体
JP4314277B2 (ja) * 2007-01-11 2009-08-12 株式会社東芝 ＳｉＣショットキー障壁半導体装置
JP4356764B2 (ja) * 2007-04-18 2009-11-04 株式会社デンソー 炭化珪素半導体装置
JP4396724B2 (ja) * 2007-04-18 2010-01-13 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置
JP4356767B2 (ja) * 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4420062B2 (ja) * 2007-05-10 2010-02-24 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4375439B2 (ja) * 2007-05-30 2009-12-02 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4333782B2 (ja) * 2007-07-05 2009-09-16 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP2009158519A (ja) * 2007-12-25 2009-07-16 Toyota Motor Corp 半導体装置及びその製造方法
JP4535151B2 (ja) * 2008-03-19 2010-09-01 株式会社デンソー 炭化珪素半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562706B1 (en) * 2001-12-03 2003-05-13 Industrial Technology Research Institute Structure and manufacturing method of SiC dual metal trench Schottky diode
CN101263606A (zh) * 2005-09-12 2008-09-10 日产自动车株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
DE102011004392B4 (de) 2017-11-23
CN102163627A (zh) 2011-08-24
JP2011176015A (ja) 2011-09-08
JP5598015B2 (ja) 2014-10-01
US20110204383A1 (en) 2011-08-25
DE102011004392A1 (de) 2011-08-25
US8436365B2 (en) 2013-05-07

Similar Documents

Publication Publication Date Title
CN102163627B (zh) 具有肖特基势垒二极管的碳化硅半导体装置及其制造方法
US8395163B2 (en) Semiconductor device
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
JP4843854B2 (ja) Ｍｏｓデバイス
US10600921B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US9035321B2 (en) Semiconductor device and manufacturing method of semiconductor device
EP2487709B1 (en) Method for manufacturing a semiconductor device
US7713805B2 (en) Method of manufacturing silicon carbide semiconductor device
CN105874604B (zh) 半导体装置及半导体装置的制造方法
WO2011118101A1 (ja) 半導体装置およびその製造方法
JP2003086816A (ja) ＳｉＣ基板、ＳｉＣ半導体素子及びその製造方法
EP3761374A1 (en) Trench mos schottky diode and method for producing same
JP5834801B2 (ja) 半導体装置の製造方法および半導体装置
JP5802492B2 (ja) 半導体素子及びその製造方法
CN104465765A (zh) 半导体装置及其制造方法
US20160056040A1 (en) Method for manufacturing silicon carbide semiconductor device
US20130153925A1 (en) Semiconductor device
US8802552B2 (en) Method for manufacturing semiconductor device
US20110287626A1 (en) Ohmic electrode and method of forming the same
CN115410922A (zh) 一种垂直型氧化镓晶体管及其制备方法
US20230197782A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2009266970A (ja) 炭化珪素半導体素子及びその製造方法
JP6808952B2 (ja) 炭化珪素半導体装置の製造方法
US20230092391A1 (en) Semiconductor device and semiconductor device manufacturing method
JP4029731B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant