JP5257401B2 - 歪シリコンsoi基板の製造方法 - Google Patents
歪シリコンsoi基板の製造方法 Download PDFInfo
- Publication number
- JP5257401B2 JP5257401B2 JP2010103264A JP2010103264A JP5257401B2 JP 5257401 B2 JP5257401 B2 JP 5257401B2 JP 2010103264 A JP2010103264 A JP 2010103264A JP 2010103264 A JP2010103264 A JP 2010103264A JP 5257401 B2 JP5257401 B2 JP 5257401B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- sige layer
- concentration
- layer
- oxidation heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
(実施の形態1)
発明者等はSOI層上に形成されたSiGe層を薄膜化させつつ歪緩和に至る過程を、以下説明する。通例、SOI基板はシリコン基板上にシリコン酸化膜(埋め込み酸化膜)を介して単結晶シリコン層が形成されている。使用するSOI基板は貼り合わせ法によるものでもSIMOX法(Separation by Implanted Oxygen)によるものでも良い。SOI基板のSOI層(埋め込み酸化膜上の単結晶Si層)の厚みaは任意であるが、5nm以上200nm以下が望ましい。なぜなら、5nm以下では膜厚制御が困難であるし、200nm以上では後の熱酸化工程で、酸化時間が長くなるので不利であるためである。本実施例では55nmを選択した。SOI基板上に設定したGeを含むSiGe層とシリコン薄膜とを順次エピタキシャル成長をする過程では、減圧CVD(Chemical Vapor Deposition)などの通常の半導体プロセスで用いられる方法を使用できる。特に方法は問わない。SiGe層の表面は、化学的安定性がSiに比べて乏しいためSiGe膜成長に連続してSi膜を成長させることが望ましい。エピタキシャル成長工程後の本発明による半導体基板の模式図を図2に示す。図2に示すSiGe層4の膜厚b、Ge濃度x0は以下のように設定することが望ましい。b=20nm〜400nm、x0<0.35。以下その理由を示す。なお、本実施例ではb=55nm,x0=0.15とした。SiGe層4の膜厚bに関しては後の水素イオン注入後の酸化熱処理において、薄すぎると酸化後の最終的なSiGe層膜厚が薄膜化しすぎるため、膜厚制御が困難になる。逆に厚すぎると最終的に得たい歪緩和SiGe層の膜厚が不必要に厚くなり、歪シリコンSOI基板構造の効果を発揮できないためである。
(実施の形態2)
実施の形態1における、1段目の酸化工程後、そこで終了せず、同じように2段目酸化を行って、更にGeを濃縮させ、SiGe層を薄膜化させても構わない。このような方法をとることによって、水素イオン注入の効果に加えて、SiGe層自身の緩和率を向上させることが出来た。
(実施の形態3)
実施の形態1あるいは実施の形態2において、酸化膜剥離後、あるいは剥離前にCMP工程を追加して、SiGe層を薄膜化しても良い。この場合、CMP工程による歪緩和の劣化はなく、単純に薄膜化できた。剥離前にCMP工程を追加する際には酸化膜毎研磨する形になるので、研磨レートに注意が必要である。
(実施の形態4)
実施の形態1あるいは実施の形態2において、酸化膜剥離後、水素、あるいは水素にHClを添加したガス気流中に当該ウェーハを置き、高温で処理することにより、SiGe層をエッチングすることによって薄膜化することができる。この場合も、SiGe層自身の歪緩和は変化しないまま、薄膜化できたので、実施の形態3と併せて有効である。
(実施の形態5)
実施の形態1あるいは実施の形態2において、酸化膜剥離後、単結晶シリコン層を再成膜した後、SiGe層の歪緩和が不十分である場合は、ここで水素イオン注入と低温アニールを、実施の形態1と同様な条件で行うことでも、埋め込み酸化膜とSiGe層界面の界面滑りに関して、実施の形態1と同様な挙動が見られた。
(実施の形態6)
実施の形態1において、イオン照射の時の注入元素は、水素のみならず、ヘリウムや炭素や酸素のような他の軽元素に置いても、埋め込み酸化膜とSiGe層の界面滑りに関して、水素の場合と同様な挙動が見られた。
2 埋め込み酸化膜
3 SOI層
4 SiGe層
5 Si層(シリコン薄膜)
6 SiGe層
7 酸化膜
8 歪みシリコン層(シリコン薄膜)
Claims (7)
- SOI基板上に設定した濃度のGeを含むSiGe層とシリコン薄膜とを順次エピタキシャル成長で形成した後、SOI基板の埋め込み酸化膜とSOI層との界面に水素原子を注入し、続いて、窒素雰囲気の下、450〜550℃で15分以上の低温熱処理を施し、その後、酸化雰囲気下でSiGe層中のGe濃度で決定されるSi−Ge2元系状態図における固相線以下の温度と時間で酸化熱処理を1回以上行ない、酸化熱処理の後でSiGe層中のGe濃度を計算し、次に酸化膜を除去した後にシリコン薄膜を形成する事を特徴とする歪シリコンSOI基板の製造方法。
- SOI基板上に設定した濃度のGeを含むSiGe層とシリコン薄膜とを順次エピタキシャル成長で形成した後、SOI基板の埋め込み酸化膜とSOI層との界面に水素原子を注入し、続いて、窒素雰囲気の下、450〜550℃で15分以上の低温熱処理を施し、その後、酸化雰囲気下でSiGe層中のGe濃度で決定されるSi−Ge2元系状態図における固相線以下の温度と時間で酸化熱処理を複数回行ない、各温度での酸化熱処理の後でSiGe層中のGe濃度を計算し、全ての酸化熱処理をSiGe層中のGe濃度で決定されるSi−Ge2元系状態図における固相線以下の温度と時間で行い、次に酸化膜を除去した後にシリコン薄膜を形成する請求項1記載の製造方法。
- 各酸化熱処理の後で行われるSiGe層中のGe濃度の計算に、次の式(1)及び式(2)を用いる請求項1又は2記載の製造方法。
- 前記水素原子注入条件は、加速電圧は前記酸化熱処理前の埋め込み酸化膜上のSOI層と前記エピタキシャル成長で形成したSiGe層及びシリコン薄膜の膜厚の総厚さで選択し、注入量は1×1014〜1×1016atoms/cm2とする請求項1又は2記載の製造方法。
- 注入する元素を水素以外のヘリウム、炭素又は酸素とする請求項1,2又は4いずれか1項に記載の製造方法。
- 前記酸化熱処理後に平坦化処理を行なう請求項1ないし5いずれか1項に記載の製造方法。
- 前記酸化膜除去後に平坦化処理を行なう請求項1ないし5いずれか1項に記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010103264A JP5257401B2 (ja) | 2010-04-28 | 2010-04-28 | 歪シリコンsoi基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010103264A JP5257401B2 (ja) | 2010-04-28 | 2010-04-28 | 歪シリコンsoi基板の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003157398A Division JP2004363197A (ja) | 2003-06-02 | 2003-06-02 | 歪シリコンsoi基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010199609A JP2010199609A (ja) | 2010-09-09 |
JP5257401B2 true JP5257401B2 (ja) | 2013-08-07 |
Family
ID=42823935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010103264A Expired - Fee Related JP5257401B2 (ja) | 2010-04-28 | 2010-04-28 | 歪シリコンsoi基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5257401B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102723341B (zh) * | 2012-07-16 | 2015-09-16 | 西安电子科技大学 | 一种混合晶面应变Si垂直沟道BiCMOS集成器件及制备方法 |
FR3006806A1 (fr) * | 2013-06-07 | 2014-12-12 | St Microelectronics Sa | Procede de formation de composants sur une couche de silicium-germanium |
FR3064398B1 (fr) * | 2017-03-21 | 2019-06-07 | Soitec | Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5461243A (en) * | 1993-10-29 | 1995-10-24 | International Business Machines Corporation | Substrate for tensilely strained semiconductor |
JP3376211B2 (ja) * | 1996-05-29 | 2003-02-10 | 株式会社東芝 | 半導体装置、半導体基板の製造方法及び半導体装置の製造方法 |
JP3884203B2 (ja) * | 1998-12-24 | 2007-02-21 | 株式会社東芝 | 半導体装置の製造方法 |
JP3712599B2 (ja) * | 2000-08-25 | 2005-11-02 | 株式会社東芝 | 半導体装置及び半導体基板 |
US6830976B2 (en) * | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6855436B2 (en) * | 2003-05-30 | 2005-02-15 | International Business Machines Corporation | Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal |
JP2003031495A (ja) * | 2001-07-12 | 2003-01-31 | Hitachi Ltd | 半導体装置用基板の製造方法および半導体装置の製造方法 |
JP2003128494A (ja) * | 2001-10-22 | 2003-05-08 | Sharp Corp | 半導体装置の製造方法及び半導体装置 |
US6841457B2 (en) * | 2002-07-16 | 2005-01-11 | International Business Machines Corporation | Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion |
-
2010
- 2010-04-28 JP JP2010103264A patent/JP5257401B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010199609A (ja) | 2010-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4306266B2 (ja) | 半導体基板の製造方法 | |
JP2007194336A (ja) | 半導体ウェーハの製造方法 | |
JP3884203B2 (ja) | 半導体装置の製造方法 | |
JP4686480B2 (ja) | 高度な緩和及び低い積層欠陥密度を有する薄いSiGeオン・インシュレータ(SGOI)ウェハを形成する方法。 | |
TWI306662B (en) | Defect reduction by oxidation of silicon | |
JP5065676B2 (ja) | 基板上に歪層を製造する方法及び層構造 | |
JP4826475B2 (ja) | 半導体ウェーハの製造方法 | |
JP2006270000A (ja) | 歪Si−SOI基板の製造方法および該方法により製造された歪Si−SOI基板 | |
US20080020532A1 (en) | Transistor with a channel comprising germanium | |
JP2004311954A (ja) | 犠牲シャロートレンチアイソレーション酸化物ライナーを有する歪みシリコンチャネルcmos | |
JP2004039831A (ja) | 半導体装置の製造方法 | |
JP2006524426A (ja) | 基板上に歪層を製造する方法と層構造 | |
TW200401347A (en) | Manufacturing method of semiconductor substrate | |
JP4212228B2 (ja) | 半導体装置の製造方法 | |
US20120252174A1 (en) | Process for forming an epitaxial layer, in particular on the source and drain regions of fully-depleted transistors | |
KR102142587B1 (ko) | 응력 변형된 반도체 구조물 형성 방법 | |
JP5257401B2 (ja) | 歪シリコンsoi基板の製造方法 | |
WO2004049411A1 (ja) | 半導体基板の製造方法及び電界効果型タランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ | |
JPH04212409A (ja) | 半導体基板の作製方法 | |
JP2004363197A (ja) | 歪シリコンsoi基板の製造方法 | |
JP2010040931A (ja) | 半導体基板の製造方法及び半導体基板 | |
JP2004363199A (ja) | 半導体基板の製造方法 | |
JP2003078116A (ja) | 半導体部材の製造方法及び半導体装置の製造方法 | |
US9608068B2 (en) | Substrate with strained and relaxed silicon regions | |
JP4757519B2 (ja) | 歪Si−SOI基板の製造方法および該方法により製造された歪Si−SOI基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130408 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5257401 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |