TWI570911B - 半導體結構 - Google Patents

半導體結構 Download PDF

Info

Publication number
TWI570911B
TWI570911B TW103117502A TW103117502A TWI570911B TW I570911 B TWI570911 B TW I570911B TW 103117502 A TW103117502 A TW 103117502A TW 103117502 A TW103117502 A TW 103117502A TW I570911 B TWI570911 B TW I570911B
Authority
TW
Taiwan
Prior art keywords
layer
nitride
nitride epitaxial
discontinuous stress
discontinuous
Prior art date
Application number
TW103117502A
Other languages
English (en)
Other versions
TW201545337A (zh
Inventor
杜昇翰
黃吉豐
Original Assignee
新世紀光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新世紀光電股份有限公司 filed Critical 新世紀光電股份有限公司
Priority to TW103117502A priority Critical patent/TWI570911B/zh
Priority to CN201510224653.2A priority patent/CN105098009A/zh
Priority to US14/707,009 priority patent/US9263635B2/en
Publication of TW201545337A publication Critical patent/TW201545337A/zh
Application granted granted Critical
Publication of TWI570911B publication Critical patent/TWI570911B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

半導體結構
本發明是有關於一種半導體結構，且特別是有關於一種具有不連續性應力釋放層的半導體結構。
隨著半導體科技的進步，現今的發光二極體已具備了高亮度的輸出，加上發光二極體具有省電、體積小、低電壓驅動以及不含汞等優點，因此發光二極體已廣泛地應用在顯示器與照明等領域。一般而言，發光二極體晶片採用寬能隙半導體材料，如氮化鎵(GaN)等材料，來進行製作。然而，除了熱膨脹係數以及化學性質的不同外，氮化鎵材料與異質基板的晶格常數(lattice constant)亦具有無法忽視的差異。所以，於異質基板上成長之氮化鎵層會因為晶格不匹配(lattice mismatch)而產生晶格差排(dislocation)的現象，且晶格差排又會沿著氮化鎵層之厚度方向而延伸造成氮化鎵層的不穩定。再者，亦由於氮化鎵材料與異質基板的晶格不匹配的原因，氮化鎵材料相對於異質基板會產生極大的結構應力，其中隨著成長厚度越厚時，所累積的應力就越大，當超過某一臨界值，材料層就無法承受此應力，而必須以其他形 式來釋放應力。如此一來，晶格差排除了會造成磊晶上的缺陷而使得發光二極體的發光效率降低，並且導致使用壽命縮短之外，亦無法成長很厚的氮化鎵層。
本發明提供一種半導體結構，其具有不連續性應力釋放層，能夠釋放習知晶格不匹配所造成的應力問題且能減少晶格差排在厚度方向上的延伸現象。
本發明的半導體結構，其包括一矽基板、一緩衝層、一氮化物磊晶結構層以及複數個不連續性應力釋放層。緩衝層配置於矽基板上。氮化物磊晶結構層配置於緩衝層上。不連續性應力釋放層配置於矽基板與氮化物磊晶結構層之間，其中不連續性應力釋放層的材質為氮化矽。
在本發明的一實施例中，上述的每一不連續性應力釋放層的厚度小於1微米。
在本發明的一實施例中，上述的不連續性應力釋放層位於緩衝層內。
在本發明的一實施例中，上述的不連續性應力釋放層位於氮化物磊晶結構層內。
在本發明的一實施例中，上述的氮化物磊晶結構層包括一第一氮化物磊晶結構層以及一第二氮化物磊晶結構層，而第一氮化物磊晶結構層配置於第二氮化物磊晶結構層與緩衝層之間。
在本發明的一實施例中，上述的第一氮化物磊晶結構層為一氮化鋁鎵(AlGaN)層、一氮化鋁(AlN)/氮化鎵(GaN)超晶格結構(superlattices,SLs)層或一氮化鋁銦鎵(AlInGaN)層，而第二氮化物磊晶結構層為一氮化鎵(GaN)層。
在本發明的一實施例中，上述的不連續性應力釋放層配置於第一氮化物磊晶結構層內，且相鄰兩不連續性應力釋放層之間相隔一間隔距離。
在本發明的一實施例中，上述的不連續性應力釋放層配置於第二氮化物磊晶結構層內，且相鄰兩不連續性應力釋放層之間相隔一間隔距離。
在本發明的一實施例中，上述的一不連續性應力釋放層部分配置於第一氮化物磊晶結構內，另一不連續性應力釋放層配置於第二氮化物磊晶結構內，且位於第一氮化物磊晶結構內的不連續性應力釋放層與位於第二氮化物磊晶結構內的不連續性應力釋放層相隔一間隔距離。
在本發明的一實施例中，上述的不連續性應力釋放層同時配置於緩衝層、第一氮化物磊晶結構層及第二氮化物磊晶結構層內，且相鄰兩不連續性應力釋放層之間相隔一間隔距離。
在本發明的一實施例中，上述的一不連續性應力釋放層位於氮化物磊晶結構層內，另一不連續性應力釋放層位於緩衝層內，且位於氮化物磊晶結構層內的不連續性應力釋放層與位於緩衝層內的不連續性應力釋放層相隔一間隔距離。
基於上述，由於本發明的半導體結構於矽基板與氮化物磊晶結構層之間設置有材質為氮化矽的不連續性應力釋放層，藉此來降低氮化物磊晶結構層與矽基板的晶格差異所產生的應力，可有效降低晶格差排在厚度方向上的延伸現象及降低缺陷密度，進而提升整體半導體結構的品質。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100a、100b、100c、100d、100e、100f‧‧‧半導體結構
110‧‧‧矽基板
120‧‧‧緩衝層
130、130’‧‧‧氮化物磊晶結構層
132‧‧‧第一氮化物磊晶結構層
134‧‧‧第二氮化物磊晶結構層
140a1、140a2、140b1、140b2、140c1、140c2、140d1、140d2、140e1、140e2、140f‧‧‧不連續性應力釋放層
D、D’、D”、D'''、D1、D2‧‧‧間隔距離
圖1繪示為本發明的一實施例的一種半導體結構的剖面示意圖。
圖2繪示為本發明的另一實施例的一種半導體結構的剖面示意圖。
圖3繪示為本發明的另一實施例的一種半導體結構的剖面示意圖。
圖4繪示為本發明的另一實施例的一種半導體結構的剖面示意圖。
圖5繪示為本發明的另一實施例的一種半導體結構的剖面示意圖。
圖6繪示為本發明的另一實施例的一種半導體結構的剖面示意圖。
圖1繪示為本發明的一實施例的一種半導體結構的剖面示意圖。請參考圖1，在本實施例中，半導體結構100a包括一矽基板110、一緩衝層120、一氮化物磊晶結構層130以及複數個不連續性應力釋放層140a1、140a2(此處僅示意地繪示兩個，但並不以此個數為限)。緩衝層120配置於矽基板110上。氮化物磊晶結構層130配置於緩衝層120上。不連續性應力釋放層140a1、140a2配置於矽基板110與氮化物磊晶結構層130之間，其中不連續性應力釋放層140a1、140a2的材質為氮化矽。
詳細來說，如圖1所示，本實施例的不連續性應力釋放層140a1、140a2是位於緩衝層120內。較佳地，每一不連續性應力釋放層140a、140a2的厚度例如是小於1微米，可釋放氮化物磊晶結構層130的應力，且又不致於影響氮化物磊晶結構層130整體成長。此外，本實施例的緩衝層120具體化為一氮化鋁層，而氮化物磊晶結構層130具體化為一氮化鋁鎵層、一氮化鋁/氮化鎵超晶格結構層、一氮化鋁銦鎵層、一氮化鎵層或者是由上述的四種材料層至少其中兩種共同堆疊而成的磊晶結構層，於此並不加以限制。
由於本實施例的半導體結構100a於矽基板110與氮化物磊晶結構層130之間設置有材質為氮化矽的不連續性應力釋放層140a1、140a2，具體來說，本實施例的不連續性應力釋放層140a1、 140a2是位於緩衝層120內。因此，可輔助減緩氮化物磊晶結構層130與矽基板110之間因熱膨脹係數及晶格的差異所造成應力，也可阻擋在不連續性應力釋放層140a1、140a2成長前已形成之差排，使差排無法繼續向上成長並可降低缺陷密度，進而提升整體半導體結構100a的品質。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2繪示為本發明的另一實施例的一種半導體結構的剖面示意圖。請同時參考圖1與圖2，本實施例的半導體結構100b與圖1中的半導體結構100a相似，惟二者主要差異之處在於：本實施例的半導體結構100b的不連續性應力釋放層140b1、140b2配置於氮化物磊晶結構層130內，且不連續性應力釋放層140b1與不連續性應力釋放層140b2之間相隔一間隔距離D，藉由分散地配置不連續性應力釋放層140b1、140b2，使得應力釋放能力更顯著。較佳地，不連續性應力釋放層140b1、140b2的材質為氮化矽，且不連續性應力釋放層140b1、140b2的厚度小於1微米。
圖3繪示為本發明的另一實施例的一種半導體結構的剖面示意圖。請同時參考圖1與圖3，本實施例的半導體結構100c與圖1中的半導體結構100a相似，惟二者主要差異之處在於：本實施例的不連續性應力釋放層140c1位於氮化物磊晶結構層130 內，不連續性應力釋放層140c2位於緩衝層120內，且位於氮化物磊晶結構層130內的不連續性應力釋放層140c1與位於緩衝層120內的不連續性應力釋放層140c2相隔一間隔距離D’。
圖4繪示為本發明的另一實施例的一種半導體結構的剖面示意圖。請同時參考圖2與圖4，本實施例的半導體結構100d與圖2中的半導體結構100b相似，惟二者主要差異之處在於：本實施例的氮化物磊晶結構層130’具體化包括一第一氮化物磊晶結構層132以及一第二氮化物磊晶結構層134，其中第一第一氮化物磊晶結構層132配置於第二氮化物磊晶結構層134與緩衝層120之間。此處，第一氮化物磊晶結構層132例如為一氮化鋁鎵層、一氮化鋁/氮化鎵超晶格結構層或一氮化鋁銦鎵層，而第二氮化物磊晶結構層134例如為一氮化鎵層，但不以此為限。此外，本實施例的半導體結構100d的不連續性應力釋放層140d1、140d2具體化為配置於第二氮化物磊晶結構層134內且相隔一間隔距離D’’。當然，於其他未繪示的實施例中，不連續性性應力釋放層140d1、140d2亦可配置於第一氮化物磊晶結構層132內且相隔一間隔距離D’’，此仍屬於本發明所欲保護之範圍。較佳地，不連續性應力釋放層140d1、140d2的材質為氮化矽，且不連續性應力釋放層140d1、140d2的厚度小於1微米。
圖5繪示為本發明的另一實施例的一種半導體結構的剖面示意圖。請同時參考圖4與圖5，本實施例的半導體結構100e與圖4中的半導體結構100d相似，惟二者主要差異之處在於：本 實施例的半導體結構100e的不連續性應力釋放層140e1配置於第一氮化物磊晶結構層132內，而不連續性應力釋放層140e2配置於第二氮化物磊晶結構134內，且位於第一氮化物磊晶結構層132內的不連續性應力釋放層140e1與位於第二氮化物磊晶結構層134內的不連續性應力釋放層140e2相隔一間隔距離D’’’。較佳地，不連續性應力釋放層140e1、140e2的材質為氮化矽，且不連續性應力釋放層140e1、140e2的厚度小於1微米。
圖6繪示為本發明的另一實施例的一種半導體結構的剖面示意圖。請同時參考圖5與圖6，本實施例的半導體結構100f與圖5中的半導體結構100e相似，惟二者主要差異之處在於：本實施例的半導體結構100f更包括一不連續性應力釋放層140f，其中不連續性應力釋放層140f配置於緩衝層120內。也就是說，本實施例中的不連續性應力釋放層140e1、140e2、140f分別同時配置於第一氮化物磊晶結構層132、第二氮化物磊晶結構層134及緩衝層120內，而不連續性應力釋放層140e1與不連續性應力釋放層140e2之間相隔一間隔距離D1，且不連續性應力釋放層140e1與不連續性應力釋放層140f之間相隔一間隔距離D2。較佳地，不連續性應力釋放層140f的材質為氮化矽，且不連續性應力釋放層140f的厚度小於1微米。
綜上所述，由於本發明的半導體結構於矽基板與氮化物磊晶結構層之間設置有材質為氮化矽的不連續性應力釋放層，其中不連續性應力釋放層可位於緩衝層、氮化物磊晶結構層或緩衝 層及氮化物磊晶結構層內。因此，本發明可藉著不連續性應力釋放層來降低氮化物磊晶結構層與矽基板的晶格差異所產生的應力，也可阻擋在不連續性應力釋放層成長前已形成之差排，可有效降低晶格差排在厚度方向上的延伸現象及降低缺陷密度，進而提升整體半導體結構的品質。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100a‧‧‧半導體結構
110‧‧‧矽基板
120‧‧‧緩衝層
130‧‧‧氮化物磊晶結構層
140a1、140a2‧‧‧不連續性應力釋放層

Claims (11)

  1. 一種半導體結構，包括：一矽基板；一緩衝層，配置於該矽基板上一氮化物磊晶結構層，配置於該緩衝層上；以及複數個不連續性應力釋放層，配置於該矽基板與該氮化物磊晶結構層之間，其中該複數個不連續性應力釋放層的材質為氮化矽。
  2. 如申請專利範圍第1項所述的半導體結構，其中各該不連續性應力釋放層的厚度小於1微米。
  3. 如申請專利範圍第1項所述的半導體結構，其中該複數個不連續性應力釋放層位於該緩衝層內。
  4. 如申請專利範圍第1項所述的半導體結構，其中該複數個不連續性應力釋放層位於該氮化物磊晶結構層內。
  5. 如申請專利範圍第4項所述的半導體結構，其中該氮化物磊晶結構層包括一第一氮化物磊晶結構層以及一第二氮化物磊晶結構層，而該第一第一氮化物磊晶結構層配置於該第二氮化物磊晶結構層與該緩衝層之間。
  6. 如申請專利範圍第5項所述的半導體結構，其中該第一氮化物磊晶結構層為一氮化鋁鎵層、一氮化鋁/氮化鎵超晶格結構層或一氮化鋁銦鎵層，而該第二氮化物磊晶結構層為一氮化鎵層。
  7. 如申請專利範圍第5項所述的半導體結構，其中該複數個 不連續性應力釋放層配置於該第一氮化物磊晶結構層內，且相鄰兩該複數個不連續性應力釋放層之間相隔一間隔距離。
  8. 如申請專利範圍第5項所述的半導體結構，其中該複數個不連續性應力釋放層配置於該第二氮化物磊晶結構層內，且相鄰兩該複數個不連續性應力釋放層之間相隔一間隔距離。
  9. 如申請專利範圍第5項所述的半導體結構，其中一該不連續性應力釋放層配置於該第一氮化物磊晶結構內，另一該不連續性應力釋放層配置於該第二氮化物磊晶結構內，且位於該第一氮化物磊晶結構內的該不連續性應力釋放層與位於該第二氮化物磊晶結構內的該不連續性應力釋放層相隔一間隔距離。
  10. 如申請專利範圍第5項所述的半導體結構，其中該複數個不連續性應力釋放層同時配置於該緩衝層、該第一氮化物磊晶結構層及該第二氮化物磊晶結構層內，且相鄰兩該複數個不連續性應力釋放層之間相隔一間隔距離。
  11. 如申請專利範圍第1項所述的半導體結構，其中一該不連續性應力釋放層位於該氮化物磊晶結構層內，另一該不連續性應力釋放層位於該緩衝層內，且位於該氮化物磊晶結構層內的該不連續性應力釋放層與位於該緩衝層內的該不連續性應力釋放層相隔一間隔距離。
TW103117502A 2014-05-19 2014-05-19 半導體結構 TWI570911B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103117502A TWI570911B (zh) 2014-05-19 2014-05-19 半導體結構
CN201510224653.2A CN105098009A (zh) 2014-05-19 2015-05-06 半导体结构
US14/707,009 US9263635B2 (en) 2014-05-19 2015-05-08 Semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103117502A TWI570911B (zh) 2014-05-19 2014-05-19 半導體結構

Publications (2)

Publication Number Publication Date
TW201545337A TW201545337A (zh) 2015-12-01
TWI570911B true TWI570911B (zh) 2017-02-11

Family

ID=54539216

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103117502A TWI570911B (zh) 2014-05-19 2014-05-19 半導體結構

Country Status (3)

Country Link
US (1) US9263635B2 (zh)
CN (1) CN105098009A (zh)
TW (1) TWI570911B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115036366A (zh) * 2021-03-05 2022-09-09 联华电子股份有限公司 半导体装置及其制作方法
CN113410351B (zh) * 2021-06-17 2022-11-08 錼创显示科技股份有限公司 磊晶半导体结构与磊晶基板
TWI777621B (zh) 2021-06-17 2022-09-11 錼創顯示科技股份有限公司 磊晶半導體結構與磊晶基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040192016A1 (en) * 2003-02-14 2004-09-30 Osram Opto Semiconductors Gmbh Method for fabricating a plurality of semiconductor bodies, and electronic semiconductor body
US20050106849A1 (en) * 2003-11-18 2005-05-19 Shangir Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
US20080102610A1 (en) * 2000-08-04 2008-05-01 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
US20090042344A1 (en) * 2007-06-15 2009-02-12 Amberwave Systems Corporation InP-Based Transistor Fabrication
JP2012218952A (ja) * 2011-04-05 2012-11-12 Nippon Hoso Kyokai <Nhk> 窒化物半導体用基板および窒化物半導体用基板の製造方法
US20130134436A1 (en) * 2011-11-29 2013-05-30 Imec Method for bonding semiconductor substrates

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6963078B2 (en) * 2003-03-15 2005-11-08 International Business Machines Corporation Dual strain-state SiGe layers for microelectronics
FR2860248B1 (fr) * 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
CN101621094B (zh) * 2008-06-30 2012-10-17 展晶科技(深圳)有限公司 半导体元件的制造方法及其结构
US8395165B2 (en) * 2011-07-08 2013-03-12 Bridelux, Inc. Laterally contacted blue LED with superlattice current spreading layer
US9035318B2 (en) * 2013-05-03 2015-05-19 Texas Instruments Incorporated Avalanche energy handling capable III-nitride transistors
CN103388178B (zh) * 2013-08-07 2016-12-28 厦门市三安光电科技有限公司 Iii族氮化物外延结构及其生长方法
EP2869331A1 (en) * 2013-10-29 2015-05-06 IMEC vzw Episubstrates for selective area growth of group iii-v material and a method for fabricating a group iii-v material on a silicon substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080102610A1 (en) * 2000-08-04 2008-05-01 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
US20040192016A1 (en) * 2003-02-14 2004-09-30 Osram Opto Semiconductors Gmbh Method for fabricating a plurality of semiconductor bodies, and electronic semiconductor body
US20050106849A1 (en) * 2003-11-18 2005-05-19 Shangir Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
US20090042344A1 (en) * 2007-06-15 2009-02-12 Amberwave Systems Corporation InP-Based Transistor Fabrication
JP2012218952A (ja) * 2011-04-05 2012-11-12 Nippon Hoso Kyokai <Nhk> 窒化物半導体用基板および窒化物半導体用基板の製造方法
US20130134436A1 (en) * 2011-11-29 2013-05-30 Imec Method for bonding semiconductor substrates

Also Published As

Publication number Publication date
CN105098009A (zh) 2015-11-25
US9263635B2 (en) 2016-02-16
US20150333220A1 (en) 2015-11-19
TW201545337A (zh) 2015-12-01

Similar Documents

Publication Publication Date Title
KR100931483B1 (ko) 발광소자
JP5881222B2 (ja) 窒化物半導体紫外線発光素子及び窒化物半導体紫外線発光素子の製造方法
US8664638B2 (en) Light-emitting diode having an interlayer with high voltage density and method for manufacturing the same
KR102045727B1 (ko) 에피택셜 기판, 반도체 장치 및 반도체 장치의 제조방법
EP1976031A2 (en) Light emitting diode having well and/or barrier layers with superlattice structure
US8946773B2 (en) Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure
JP2009242130A (ja) エピタキシャル成長用基板およびその製造方法ならびにｉｉｉ族窒化物半導体素子
JP2014053611A (ja) 半導体バッファ構造体及びそれを含む半導体素子と、その製造方法
JP2010010675A (ja) 半導体装置の製造方法およびその構造
US9859462B2 (en) Semiconductor structure
KR20110120019A (ko) 반도체 소자
JP2017092442A (ja) 紫外線発光ダイオード
TWI570911B (zh) 半導體結構
JP2010045338A (ja) 発光ダイオード
CN1996625A (zh) GaN基光电子器件及其制法
US20100019256A1 (en) Light emitting device with electron blocking combination layer
US20160093765A1 (en) Method for Producing a Nitride Compound Semiconductor Device
KR20080088221A (ko) 초격자 구조의 웰층을 갖는 발광 다이오드
US9548417B2 (en) Epitaxial structure with pattern mask layers for multi-layer epitaxial buffer layer growth
KR102002898B1 (ko) 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자
US20150380605A1 (en) Semiconductor structure
TWI475726B (zh) 發光二極體及其製造方法
TW201532306A (zh) 半導體結構
KR20120084561A (ko) 반도체 소자
KR20080010138A (ko) 질화물계 발광 소자

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees