KR101983412B1 - 반도체 기판 및 그 형성 방법 - Google Patents

반도체 기판 및 그 형성 방법 Download PDF

Info

Publication number
KR101983412B1
KR101983412B1 KR1020147002080A KR20147002080A KR101983412B1 KR 101983412 B1 KR101983412 B1 KR 101983412B1 KR 1020147002080 A KR1020147002080 A KR 1020147002080A KR 20147002080 A KR20147002080 A KR 20147002080A KR 101983412 B1 KR101983412 B1 KR 101983412B1
Authority
KR
South Korea
Prior art keywords
layer
release layer
growth
radiation
epitaxial
Prior art date
Application number
KR1020147002080A
Other languages
English (en)
Other versions
KR20140057249A (ko
Inventor
장-피에르 포리
베르나르 보몽
Original Assignee
쌩-고벵 크리스톡스 에 드테끄퇴르
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쌩-고벵 크리스톡스 에 드테끄퇴르 filed Critical 쌩-고벵 크리스톡스 에 드테끄퇴르
Publication of KR20140057249A publication Critical patent/KR20140057249A/ko
Application granted granted Critical
Publication of KR101983412B1 publication Critical patent/KR101983412B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은, 전자 기기를 위한 반도체 기판 물질을 형성하는 방법에 관한 것이고, 상기 방법은 반응실에서의 연속 성장 공정 동안 복수의 반도체 층을 기판상에 형성하는 단계를 포함하고, 상기 연속 성장 공정 동안, 상기 연속 성장 공정 동안 적어도 하나의 성장 공정 파라미터를 변경함으로써 릴리스(release)층이 베이스층과 에피택셜층 사이에 형성된다. 또한, 상기 방법은 상기 기판으로부터 상기 복수의 반도체 층을 분리하는 단계를 포함한다.

Description

반도체 기판 및 그 형성 방법{SEMICONDUCTOR SUBSTRATE AND METHOD OF FORMING}
본 발명은 반도체 기판을 형성하는 방법에 관한 것이며, 구체적으로, LED 또는 LD 장치의 형성에 있어서 사용하기 위한 릴리스(release)층을 포함하는 기판에 관한 것이다.
질화 갈륨(GaN)과 같은 Ⅲ-Ⅴ족 물질을 포함하는 반도체 원료 화합물, 질화 인듐 갈륨(InGaN) 및 질화 갈륨 알루미늄(GaA1N)과 같은 3원 화합물 및 심지어 4원 화합물(AlGaInN)은 직접 밴드갭 반도체(direct band gap semiconductor)이다. 이러한 물질이 단파장 방출에 대한 상당한 가능성을 가지기 때문에, 발광 다이오드(LED), 레이저 다이오드(LD), UV 감지기 및 고온 전자 기기를 제조하는데 사용하기 적절한 것으로 인식되어 왔다.
그러나, 이러한 물질의 처리, 특히, 짧은 단파장 방출 전자 기기의 제조에 요구되는 물질의 고품질 단결정형의 형성을 둘러싼 어려움으로 인하여 이러한 반도체 물질의 개발이 방해되어 왔다. GaN는 자연발생 화합물로서 발견된 것이 아니므로, 용융되고 실리콘, 갈륨 비소 또는 사파이어와 같은 부울(boule)로부터 인출될 수 없는데, 이는, 보통 압력에서 그 이론적 용융 온도가 그 해리 온도를 초과하기 때문이다. 대안으로, 해당 업계는 에피택셜(epitaxial) 성장 공정을 사용하여 대형 GaN 결정의 형성으로 전환했다. 그러나, 적절한 저 결함 밀도의 대형 GaN 물질의 형성을 포함하는 에피택셜 접근에 의한 문제가 여전히 존재한다.
확장된 결함(스레딩 전위(threading dislocation), 적층 결함 및 역위상 경계)의 존재가 상당히 악화된 성능을 야기하고 장치의 단축된 동작 수명을 초래한다. 보다 구체적으로, 전위는 비방사성 중심으로서 행동(behave)하므로, 이러한 물질로부터 만들어진 발광 다이오드 및 레이저 다이오드의 발광 효율을 감소시킨다. 이러한 전위는 또한 암전류를 증가시킨다. 스레딩 전위가 고휘도 발광 다이오드의 개발을 저해해왔을지라도, 전위는 고전자 이동도 트랜지스터, 전계 효과 트랜지스터 및 기타 전자 기기와 같은 p-n 접합형 기기(p-n jucntion device)의 과도한 역바이어스 누설 전류를 초래한다. 또한, 전위는 캐리어를 위한 강한 산란 중심(scattering center)의 역할을 하여, 다수의 반도체 장치의 성능을 제한하는 전자 및 홀의 이동도를 감소시킬 수 있다.
일 측면에 있어서, 전자 기기를 위한 반도체 기판 물질을 형성하는 방법은 반응실에서의 연속 성장 공정 동안 복수의 반도체 층을 기판상에 형성하는 단계 - 연속 성장 공정 동안, 릴리스(release)층이 연속 성장 공정 동안 적어도 하나의 성장 공정 파라미터를 변경함으로써 베이스층과 에피택셜층 사이에 형성됨 - ; 및 기판으로부터 복수의 반도체 층을 분리하는 단계를 포함한다.
일 측면에 있어서, Ⅲ-Ⅴ족 물질을 형성하는 방법은 기판 위에 놓인 Ⅲ-Ⅴ족 물질을 포함하는 베이스층을 형성하는 단계, 베이스층 위에 놓인 Ⅲ-Ⅴ족 물질을 포함하는 릴리스층을 형성하는 단계 - 이 릴리스층은 베이스층에서의 불순물의 농도와 상이한 불순물 농도를 포함함 - 및 베이스층 위에 놓인 Ⅲ-Ⅴ족 물질을 포함하는 에피택셜층을 형성하는 단계를 포함한다. 특히, 공정은 연속 성장 공정에서 단일 챔버에서 수행된다.
일 측면에 있어서, 전자 기기를 위한 반도체 기판 물질을 형성하는 방법은 복수의 반도체층을 기판상에 형성하기 위해 연속 성장 공정을 수행하는 단계를 포함하고, 연속 성장 공정은 기판 위에 놓인 Ⅲ-Ⅴ족 물질을 포함하는 베이스층을 형성하는 단계; 및 베이스층 위에 놓인 릴리스층을 형성하기 위해 적어도 하나의 성장 공정 파라미터를 변경하면서 Ⅲ-Ⅴ족 물질을 연속하여 성장시키는 단계 - 릴리스층은 베이스층의 조성과는 상이한 조성을 가짐 - 를 포함한다. 이 방법은 릴리스층 위에 놓인 에피택셜층을 형성하기 위하여 Ⅲ-Ⅴ족 물질을 연속적으로 성장시키고 적어도 하나의 프로세스 파라미터를 변경시키는 단계를 더 포함하고, 에피택셜층은 릴리스층의 조성과 상이한 조성을 갖는다.
또 다른 측면에 있어서, 전자 기기를 위한 반도체 기판 물질을 형성하는 방법은 반응실에 기판 위에 놓인 Ⅲ-Ⅴ족 물질을 포함하는 베이스층을 형성하는 단계 - 베이스층을 퇴적하는 단계는 수산화물 기상 에피택시(HVPE; Hydride Vapor Phase Epitaxy) 공정을 포함 - ; 베이스층 위에 놓인 제 1 릴리스층을 형성하기 위해 Ⅲ-Ⅴ족 물질을 성장시키는 것을 지속하고 반응실에 제 1 불순물 물질을 도입하는 단계를 포함한다. 이 방법은 릴리스층 위에 놓인 제 1 에피택셜층 부분을 형성하기 위해 Ⅲ-Ⅴ족 물질을 성장시키는 것을 지속하고, 반응실로부터 불순물을 제거하는 단계; 제 1 에피택셜층 부분 위에 놓인 제 2 릴리스층을 형성하기 위해 Ⅲ-Ⅴ족 물질을 성장시키는 것을 지속하고, 반응실 내에 제 2 불순물 물질을 도입하는 단계; 및 제 1 릴리스층 상에 충돌하는 제 1 파장의 방사선을 사용하여 제 1 릴리스층에서 베이스층으로부터 제 1 에피택셜층을 분리하는 단계를 포함한다.
또 다른 측면에서, 반도체 장치는, Ⅲ-Ⅴ족 물질을 포함하는 베이스층; 베이스층 위에 놓인 Ⅲ-Ⅴ족 물질을 포함하는 제 1 릴리스층; 및 제 1 릴리스층 위에 놓인 Ⅲ-Ⅴ족 물질을 포함하는 제 1 에피택셜층 부분을 포함하되, 제 1 에피택셜층 부분은 제 1 에피택셜층 부분의 상부 표면에서 측정되는 바와 같이, 약 1×105 전위(dislocation)/cm2 와 약 1×108 전위/cm2 사이의 범위 내의 전위 밀도를 포함한다.
또 다른 측면에 있어서, 반도체 장치는 Ⅲ-Ⅴ족 물질을 포함하는 베이스층, 베이스층 위에 놓인 Ⅲ-Ⅴ족 물질을 포함하는 제 1 릴리스층, 제 1 릴리스층 위에 놓인 Ⅲ-Ⅴ족 물질을 포함하는 제 1 에피택셜층 부분, 제 1 에피택셜층 부분 위에 놓인 Ⅲ-Ⅴ족 물질을 포함하는 제 2 릴리스층 및 제 2 릴리스층 위에 놓인 Ⅲ-Ⅴ족 물질을 포함하는 제 2 에피택셜층 부분을 포함한다.
반도체 장치는 Ⅲ-Ⅴ족 물질을 포함하는 베이스층, 베이스층 위에 놓인 Ⅲ-Ⅴ족 물질을 포함하는 제 1 릴리스층, 제 1 릴리스층 위에 놓인 Ⅲ-Ⅴ족 물질을 포함하는 제 1 에피택셜층 부분, 제 1 에피택셜층 부분 위에 놓인 Ⅲ-Ⅴ족 물질을 포함하는 제 2 릴리스층 및 제 2 릴리스층 위에 놓인 Ⅲ-Ⅴ족 물질을 포함하는 제 2 에피택셜층 부분을 포함한다.
본 개시는 동반하는 도면을 참조하면 보다 잘 이해될 수 있으며 본 발명의 다수의 특징 및 장점이 명백해진다.
도 1은 실시예에 따라 전자 기기를 위하여 반도체 기판 물질을 형성하는 방법을 제공하는 흐름도를 포함한다.
도 2a 내지 도 2d는 실시예에 따른 반도체 기판 형성 공정의 도시를 포함한다.
도 3은 실시예에 따라 반도체 장치의 도시를 포함한다.
상이한 도면에서의 동일한 참조 부호의 사용은 유사하거나 동일한 대상을 나타낸다.
하기의 내용은 일반적으로 기판 물질에 관한 것이며, 특히, 복수의 반도체 층(즉, 반도체 기판)을 갖는 기판 및 이러한 물품을 형성하는 방법에 관한 것이다. 반도체 기판은 예컨대 질화 갈륨(GaN)을 포함하는 Ⅲ-Ⅴ족 물질을 포함할 수 있다. Ⅲ-Ⅴ족 물질에 대한 참조는 원소주기율표의 Ⅲ족으로부터의 적어도 하나의 원소 및 원소주기율표의 Ⅴ족으로부터의 적어도 하나의 원소를 갖는 화합물을 포함한다는 점을 이해해야 할 것이다.
도 1은 실시예에 따라 반도체 기판 물질을 형성하는 방법을 도시하는 흐름도를 포함한다. 도시된 바와 같이, 공정은 기판을 제공함으로써 단계(101)에서 시작된다. 기판은 그 위에 복수의 층을 지지하기에 적합한 구조가 될 수 있다. 기판은 그 위에서 반도체 층의 헤테로에피택셜 성장(heteroepitaxial growth)을 수행하기 적절한 구조 및 표면을 더 제공할 수 있다. 일 실시예에 따르면, 기판은 무기 물질이 될 수 있다. 일부 적절한 무기 물질은 산화물, 탄화물, 질화물, 붕소화물, 산화탄화물, 산화붕화물, 산화질화물 및 그 조합을 포함할 수 있다. 특정한 경우에, 기판은 알루미나를 포함할 수 있고, 더욱 구체적으로, 단결정 알루미나(즉, 사파이어)를 포함할 수 있다. 하나의 실시예는 필수적으로 사파이어로 구성되는 기판을 활용한다.
이 공정은 기판 위에 놓인 버퍼층을 형성함으로써 단계(103)에서 계속될 수 있다. 도 2a를 간략히 참조하면, 반도체 기판(200)은 실시예에 따라 도시된다. 특히, 반도체 기판(200)은 기판(201) 및 기판(201) 위에 놓인 버퍼층(203)을 포함한다. 특히, 버퍼층(203)은 기판(201)의 상부 주표면 위에 놓이고, 보다 구체적으로, 버퍼층(203)은 기판(201)의 상부 주표면과 직접 접촉할 수 있다.
버퍼층(203)을 형성하는 단계는 퇴적 공정(deposition process)을 포함할 수 있다. 예컨대, 버퍼층(203)은 반응실 내의 기판(201)의 상부 주표면 상에 퇴적될 수 있고, 하나의 공정에 따르면, 기판은 반응실내에 탑재될 수 있고, 반응실 내에서의 적절한 환경을 제공한 이후에, 버퍼층은 기판상에 퇴적될 수 있다. 일 실시예에 따르면, 적절한 퇴적 기법은 화학 기상 퇴적(chemical vapor deposition)을 포함할 수 있다. 일 특정한 경우에, 퇴적 공정은 금속 유기 화학 기상 퇴적(MOCVD)을 포함할 수 있다.
버퍼층(203)은 다수의 필름으로부터 형성될 수 있다. 예컨대, 도 2a에 도시된 바와 같이, 버퍼층(203)은 필름(204) 및 필름(206)을 포함할 수 있다. 일 실시예에 따르면, 필름들 중 적어도 하나는 결정 물질을 포함할 수 있다. 보다 특정한 경우에, 기판(201)의 표면과 직접 접촉할 수 있는 필름(204)은 실리콘을 포함할 수 있고 필수적으로 실리콘으로 구성될 수 있다. 필름(204)은 본 명세서에 기재된 바와 같이 기판(201)과 필름(204) 위에 놓인 반도체 층 사이의 분리를 촉진할 수 있다.
도 2a에 도시된 바와 같이, 필름(206)은 필름(204) 위에 놓일 수 있고, 보다 구체적으로, 필름(204)과 직접적으로 접촉할 수 있다. 필름(206)은 그 위에 형성된 층의 에피택셜 형성에 적합한 결정학적(crystallographic) 특징을 가질 수 있다. 특히, 일 실시예에서, 필름(204)은 반도체 물질을 포함할 수 있다. 적절한 반도체 물질은 Ⅲ-Ⅴ족 물질을 포함할 수 있다. 일 특정한 경우에, 필름(206)은 질화물 물질을 포함할 수 있다. 다른 예시에서, 필름(206)은 갈륨, 알루미늄, 인듐 및 그 조합을 포함할 수 있다. 또한, 하나의 특정 실시예에서, 필름(206)은 질화 알루미늄을 포함할 수 있으며, 보다 구체적으로, 필름(206)은 필수적으로 질화 알루미늄으로 구성될 수 있다.
따라서, 예시적인 구조에서, 버퍼층(203)은, 필름(204)이 실리콘을 포함하고 기판(201)의 주표면에 바로 접촉하도록 형성될 수 있다. 또한, 필름(206)은 필름(204)의 표면에 바로 접촉할 수 있으며 Ⅲ-Ⅴ족 물질을 포함할 수 있다.
단계(103)에서 버퍼층을 형성한 뒤, 공정은 버퍼층(203) 위에 놓인 베이스층을 형성함으로써 단계(105)에서 계속될 수 있다. 도 2a를 간략하게 참조하면, 반도체 기판(200)은 버퍼층(203) 위에 놓인 베이스층(205)을 포함할 수 있다. 특히, 베이스층(205)은, 이것이 버퍼층(203)의 표면 위에 놓이도록 형성될 수 있고, 보다 구체적으로, 베이스층은 버퍼층(203)의 필름(206)과 바로 접촉할 수 있다.
일 실시예에 따르면, 버퍼층(203)을 적절히 형성함에 따라, 기판(201)과 버퍼층(203)은 연속 성장 공정을 수행하기 위하여 반응실 내에 위치될 수 있다. 연속 성장 공정은, 반응실에서 워크피스(예컨대, 반도체 기판)를 제거하지 않고, 단일 반응실 내에서 수행되는 공정을 포함할 수 있다. 연속 성장 공정은 또한 에피택셜 성장 공정과 같은 성장 공정을 포함할 수 있고, 일련의 반도체 층은 성장 온도로부터 워크 피스의 상당한 냉각 없이 형성될 수 있으므로, 모든 층은 서로 제자리에서 형성될 수 있다. 연속 성장 공정은 성장 공정을 더 포함할 수 있고, 여기서, 모든 반도체 층은 동일한 공정(예컨대, 수소화물 기상 에피택시)을 사용하여 동일한 온도 내에서 형성되지만, 실질적으로 동일한 성장 온도에서, 반도체 층은 상이한 특성을 가질 수 있다. 예컨대, 반도체층의 화학적 조성은 서로 상이할 수 있으므로, 연속 성장 공정 동안, 일련의 반도체 층이 형성될 수 있고, 인접층의 화학적 조성은 성장 파라미터의 변형을 통해 상이해질 수 있다.
일 실시예에 따르면, 연속 성장 공정은 에피택셜 성장 공정을 활용할 수 있다. 보다 구체적으로, 연속 성장 공정은 수소화물 기상 에피택시(HVPE)를 포함할 수 있다. 따라서, 베이스층(205)은 수소화물 기상 에피택시(HVPE)와 같은 에피택셜 성장 공정을 통해 형성될 수 있다.
일 특정한 경우에, 베이스층(205)은 Ⅲ-Ⅴ족 물질로 만들어질 수 있다. 일부 적절한 Ⅲ-Ⅴ족 물질은 질화물 물질을 포함할 수 있다. 또한, 베이스층(205)은 갈륨을 포함할 수 있다. 특정한 경우에, 베이스층(205)은 질화 갈륨(GaN)을 포함할 수 있고, 보다 구체적으로, 질화 갈륨으로 필수적으로 구성될 수 있다.
베이스층(205)을 형성하는 특정 방법이 착수될 수 있다. 예컨대, 베이스층의 에피택셜 성장이 다양한 성장 모드에서 수행될 수 있다. 예컨대, 일 실시예에서, 베이스층은 3차원 성장 모드에서 성장된 에피택셜 층으로서 먼저 형성될 수 있다. 3D 성장 모드는 다수의 결정학적 방향을 따르는 베이스층(205) 물질의 동시 성장을 포함할 수 있다. 이러한 경우에, 3D 성장 공정의 베이스층(205)의 형성은 버퍼층(203) 상에서의 아일랜드 특징의 동시 형성을 포함할 수 있다. 동시에 형성된 아일랜드 특징은 자신들, 사이에 다수의 패싯(facet)과 밸리(valley)를 갖는 다양한 메사를 한정하여 버퍼층(203) 상에 무작위로 배치될 수 있다.
대안으로, 또는 추가적으로, 베이스층(205)은 2차원(2D) 성장 모드의 에피택셜 성장을 포함할 수 있다. 2D 성장 모드는 하나의 결정학적 방향에서의 물질의 우선 성장 및 다른 결정학적 방향을 따르는 결정 물질의 한정된 성장을 특징으로 한다. 예컨대, 일 실시예에서, 2D 성장 모드에서 GaN을 포함하는 베이스층(205)의 형성은 c-평면(0001)에서의 GaN 우선 성장을 포함하므로, 베이스층 물질의 수직 성장이 측방향 성장보다 안정화될 수 있다.
또한, 베이스층의 형성 단계는 3D 및 2D 성장 모드를 결합할 수 있다. 예컨대, 베이스층(205)은 3D 성장 모드에서 먼저 형성될 수 있고, 여기서, 아일랜드 특징은, 물질의 비연속적 층으로서 버퍼층(203) 상에 동시에 형성된다. 3D 성장 모드에 뒤이어, 성장 파라미터는 2D 성장 모드로 변경되기 위해 바뀔 수 있고, 여기서, 수직 성장이 측방향 성장보다 가속화된다. 3D 성장 모드로부터 2D 성장 모드로의 스위칭에 따라, 동시에 형성된 아일랜드는 균일한 두께의 연속하는 층으로 합체(coalesce)할 수 있다. 3D 및 2D 성장 모드를 결합시키는 것은 특정 전위 밀도와 같이 바람직한 특성을 갖는 베이스층의 형성을 촉진할 수 있다.
특정 성장 파라미터는 성장 온도, 성장 속도, 기상 반응물 및 비반응물의 압력, 반응 대기에서의 반응물질 및 비반응물의 비율, 성장실 압력 및 그 조합을 포함한다. 여기서, 반응물에 대한 참조는 암모니아와 같은 질소 함유물질과 같은 반응물을 포함한다. 기타 반응물은 예컨대, 갈륨 클로라이드(gallium chloride)와 같은 금속 할로겐화물(metal-halide) 구성요소를 포함하는, 할라이드상(halide phase) 구성요소를 포함할 수 있다. 비반응물은 예컨대 노블 가스(noble gas), 불활성 가스 등을 포함하는 특정 종류의 가스를 포함할 수 있다. 특정한 경우에, 비반응물은 질소 및 또는 수소와 같은 가스를 포함할 수 있다.
3D 성장 모드에서의 베이스층(205)의 생성을 포함하는 베이스층(205)의 형성 동안, 성장 온도는 적어도 약 750℃가 될 수 있다. 다른 실시예에서, 성장 온도는 적어도 약 800℃, 적어도 약 850℃, 적어도 약 875℃, 적어도 약 900℃ 또는 심지어 적어도 약 925℃와 같이, 더 높을 수 있다. 하나의 형성 방법에 따르면, 베이스층(205)의 형성 동안의 성장 온도는 약 1150℃ 이하인, 약 1125℃ 이하인, 약 1050℃ 이하인 심지어 또는 약 1000℃ 이하와 같이, 약 1200℃ 이하가 될 수 있다. 성장 온도는 상기 표시된 임의의 최소값과 최대값 사이의 범위 내 값이 될 수 있음이 이해될 것이다.
특정 공정에 있어서, 성장 온도는 3D 성장 모드와 2D 성장 모드 사이의 변화를 촉진하기 위해 변화될 수 있다. 예컨대, 3D 성장 모드에서 2D 성장모드로의 변화에 있어서, 온도는 적어도 약 10℃, 적어도 약 15℃, 적어도 약 20℃, 적어도 약 30℃, 적어도 약 35℃ 또는 심지어 적어도 약 40℃와 같이 적어도 약 5℃ 만큼 변경될 수 있다. 또 다른 실시예에서, 3D 성장 모드에서 2D 성장모드로의 변화에 있어서, 성장 온도는 약 90℃ 이하로, 약 80℃ 이하로, 약 70℃ 이하로 또는 심지어 약 60℃ 이하와 같이 약 100℃ 이하로, 변경될 수 있다. 성장 온도의 변화는 3D 성장 모드로부터 2D 성장모드로의 변화에 있어서의 성장 온도의 증가를 포함할 수 있다. 성장 온도의 변화는 상기 표시된 바와 같이 임의의 최소값과 최대값 사이의 범위 내의 값이 될 수 있음이 이해될 것이다.
실시예에 따라, 베이스층(205)을 형성하는 공정은 시간당 적어도 50 미크론의 성장속도로 수행될 수 있다. 다른 실시예에서, 베이스층(205)을 형성하는 속도는 적어도 약 75 미크론/hr, 적어도 약 100 미크론/hr, 적어도 약 150 미크론/hr, 적어도 약 200 미크론/hr 또는 심지어 적어도 약 250 미크론/hr와 같이, 더 높을 수 있다. 다른 실시예에서, 베이스층(205)을 형성하는 공정은, 750 미크론/hr 이하, 500 미크론/hr 이하, 또는 심지어 300 미크론/hr 이하와 같이, 1mm/hr 이하의 속도로 수행될 수 있다. 베이스층을 형성하는 공정은 상기 표시된 임의의 최소/최대값 범위 내의 속도로 구성될 수 있음이 이해될 것이다.
특정 공정에 있어서, 성장 속도는 3D 성장 모드와 2D 성장 모드 사이에서의 변화를 촉진하도록 변경될 수 있다. 예컨대, 특히, 3D로부터 2D 성장으로의 변화에 있어서, 성장 속도는 적어도 약 10 미크론/hr, 적어도 약 15 미크론/hr, 적어도 약 20 미크론/hr, 적어도 약 40 미크론/hr, 적어도 약 50 미크론/hr 또는 심지어 적어도 약 75 미크론/hr와 같이, 적어도 약 5 미크론/hr씩 성장 속도를 변경시키는 것을 포함할 수 있다. 또 다른 실시예에서, 3D 성장 모드로부터 2D 성장 모드로의 변경에 있어서, 성장 속도는 약 175 미크론/hr 이하, 약 150 미크론/hr 이하, 약 125 미크론/hr 이하 또는 약 100 미크론/hr 이하와 같이 약 200 미크론/hr 이하로 변경될 수 있다. 성장 속도의 변화는 3D 성장 모드로부터 2D 성장 모드로 변화하는 경우 성장 속도의 감소가 될 수 있음이 이해될 것이다. 성장 속도의 변화는 상기 표시된 바와 같이 임의의 최대값과 최소값 사이의 범위 내에 있을 수 있음이 이해될 것이다.
다른 실시예에 있어서, 3D 성장 모드에서 2D 성장모드로의 변경 공정은 성장 속도가 적어도 2의 인수만큼 변화함으로써 유도될 수 있다. 예컨대, 성장 속도는 3D 성장 모드로부터 2D 성장 모드로의 변화에 있어서 적어도 2의 인수에 의해 감소될 수 있다. 다른 실시예에서, 성장 속도는 적어도 약 3의 인수, 적어도 약 4의 인수 또는 심지어 적어도 약 5의 인수로 감소될 수 있다. 특정 경우에서, 성장 속도의 감소는 약 8의 인수 이하, 약 7의 인수 이하 또는 약 6의 인수 이하가 된다.
성장 모드의 변화에 있어서, 하나 이상의 상기 식별된 인수가 변경될 수 있는 것이 이해될 것이다. 예컨대, 성장 온도가 변경될 수 있지만, 성장 속도는 일정하게 유지된다. 대안으로, 성장 속도가 변할 수 있지만, 성장 온도는 유지된다. 그리고, 또한, 다른 실시예에서, 성장 속도와 성장 온도는 성장 모드에서의 변화를 유발하기 위해 변경될 수 있다.
베이스층(205)을 적절하게 형성한 후에, 베이스층(205)의 평균 두께는 약 5mm 이하가 될 수 있다. 다른 실시예에서, 베이스층(205)의 평균 두께는 약 4mm 이하, 약 3mm 이하, 약 2mm 이하 또는 심지어 약 1.5mm 이하와 같이 감소할 수 있다. 또한, 베이스층(205)은, 적어도 약 0.2mm, 적어도 약 0.5mm, 적어도 약 0.8mm 또는 적어도 약 1mm와 같이 적어도 약 0.1mm의 평균 두께를 갖도록 형성될 수 있음이 이해될 것이다. 베이스층(205)은 예컨대 0.1mm 내지 약 5mm의 범위 내에서 상기 기재된 최대값 중 임의의 최소값의 범위 내에서 평균 두께를 가질 수 있음이 이해될 것이다.
베이스층(205)은 특정 전위 밀도를 갖도록 형성될 수 있다. 베이스층(205)의 전위 밀도는 형성되면 베이스층의 상부 표면에서 측정될 수 있다. 전위 밀도를 측정하는 적절한 방법은 10 keVe-빔, 스폿(spot) 크기 70 하에서 모노크로미터를 갖지 않는 다색 광 감지 및 실온에서 동작하는 음극선 발광 현미경의 사용을 포함하고, 여기서, 상기 기계는 JEOL 코포레이션으로부터 상업적으로 이용가능한 SEM JSM-5510이다. 대략 108cm-2의 전위 밀도 측정에 있어서, 배율은 4000X이고 그 영역은 통상적으로 700㎛2이다. 대략 106cm-2의 전위 밀도 측정에 있어서, 배율은 통상적으로 500X 내지 1000X이고 그 영역은 통상적으로 0.1mm2이다.
예컨대, 베이스층(205)은 베이스층(205)의 상부 표면에서 측정된 바와 같이 약 1×108 전위/cm2 이하의 전위 밀도를 가질 수 있다. 다른 실시예에서, 베이스층(205)의 전위 밀도는, 1×107 전위/cm2 이하, 6×106 전위/cm2 이하 또는 심지어 1×106 전위/cm2 이하와 같이 더 낮아질 수 있다. 또한, 베이스층(205)은, 적어도 2×105 전위/cm2, 적어도 3×105 전위/cm2 또는 심지어 적어도 5×105 전위/cm2 와 같이 적어도 심지어 약 1×105 전위/cm2인 전위 밀도를 가질 수 있다. 베이스층이 상기 표시된 임의의 최소/최대값 내의 범위 내의 전위 밀도를 가질 수 있음이 이해될 것이다.
베이스층(205)은 방사선의 특정 파장에 관한 특정 흡수 계수를 갖도록 형성될 수 있다. 예컨대, 방사선은 약 350nm 내지 약 800nm의 파장을 갖는 방사선을 포함하는 가시 스펙트럼 내에 있다. 특정 경우에서, 베이스층(205)은 약 50cm-1 이하의 흡수 계수를 가질 수 있다. 다른 실시예에서, 베이스층(205)은 약 15cm-1 이하, 약 10cm-1 이하 또는 심지어 약 5cm-1 이하와 같이 약 25cm-1 이하의 흡수 계수를 갖도록 형성될 수 있다. 다른 실시예에서, 베이스층(205)은 가시 스펙트럼 내의 방사선에 있어서, 적어도 0.2cm-1 , 적어도 0.5cm-1 , 적어도 약 1cm-1 또는 심지어 적어도 약 2cm-1 와 같이 적어도 약 0.1cm-1인 흡수 계수를 가질 수 있다. 베이스층(205)은 상기 표시된 바와 같이 임의의 최소값과 최대값 사이의 범위 내의 흡수 계수를 가질 수 있다.
단계(105)에서 베이스층을 형성한 후, 공정은 베이스층 위에 놓인 릴리스층을 형성함으로써 단계(107)에서 계속될 수 있다. 도 2a를 간략하게 참조하면, 반도체 기판(200)은 베이스층(205) 위에 놓인 릴리스층(207)을 포함한다. 특히, 릴리스층(207)은 연속 성장 공정에서 베이스층(205)과 정위치에 형성될 수 있다. 특정 실시예에 따라, 릴리스층(207)은 연속 성장 공정 동안 베이스층 위에 놓이도록 형성될 수 있다. 특히, 릴리스층(207)의 형성은 베이스층(205)의 형성 동안 사용된 에피택셜 조건에 있어서의 변화를 활용하는 특정 성장 공정 파라미터에서 릴리스층(207)의 형성 동안 사용된 성장 공정 파라미터로의 변화에 의해 촉진될 수 있다. 성장 온도, 성장 속도, 기상 반응물 및 비반응물의 압력, 반응 대기에서의 반응물질 및 비반응물의 비율, 성장실 압력과 같은 성장 공정 파라미터 중 하나 또는 이들의 조합은 릴리스층(207)의 형성을 촉진하기 위해서 변경될 수 있다.
특정 실시예에 따르면, 릴리스층(207)의 형성은 베이스층(205)을 형성하는 단계로부터 릴리스층(207)을 형성하는 단계로의 반응실 내의 기상 반응물의 농도상 변화에 의해 촉진될 수 있다. 예컨대, 불순물 물질과 같은 특정 기상 반응물은 릴리스층(207)의 형성을 촉진하기 위해 반응실 내에 도입될 수 있다. 실시예에 따르면, 적절한 불순물은 C, Mg, Zn, Si, Sn, O, Fe, Ge 및 그 조성물과 같은 요소를 포함할 수 있다.
일 특정 실시예에서, 릴리스층(207)의 형성 동안, 2D 성장 모드가 활용될 수 있다. 이러한 경우에, Fe, Ge 또는 그 조합과 같은 불순물 물질은 릴리스층의 형성을 촉진하기 위해 성장실 내에 도입될 수 있다.
다른 실시예에서, 릴리스층은 3D 성장 모드를 사용하여 형성될 수 있다. 3D 성장 모드에서의 사용에 적절한 불순물 물질은 O, Ge 및 그 조합을 포함할 수 있다.
불순물 물질은 예컨대 흡수 계수를 포함하는 바람직한 특성을 갖는 릴리스층(207)의 적절한 형성을 촉진하는 특정 방식으로 반응실 내에 도입될 수 있다. 불순물 물질은 적어도 약 0.001 그리고 약 0.01 이하의 불순물/Ga 기상 비율로 주입될 수 있다.
불순물 물질은 특정 기간 동안 반응실내에 도입될 수 있다. 예컨대, 불순물은 적어도 약 1초와 약 5분 이하의 기간 동안 반응실 내에 존재할 수 있다.
실시예에 따르면, 릴리스층(207)은 불순물 물질의 특정 농도를 갖도록 형성될 수 있다. 예컨대, 릴리스층(207) 내의 불순물 농도는 적어도 약 4×1018cm-3, 적어도 약 8×1018cm-3 또는 적어도 약 1×1019cm-3과 같이 적어도 약 2×1018cm-3이 될 수 있다. 또한, 릴리스층(207)은 불순물 농도가 1×1020cm- 3이하 또는 심지어 5×1019cm-3이하와 같이 약 1×1021cm- 3이하가 되도록 형성될 수 있다. 릴리스층(207) 내의 불순물 농도는 상기 표시된 바와 같이 임의의 최소값과 최대값 사이의 범위 내의 값이 될 수 있다.
릴리스층은 불순물 물질을 포함하는 Ⅲ-Ⅴ족 물질을 포함할 수 있다. 예컨대, 릴리스층은 질화물 재료를 포함할 수 있다. 일 경우에서, 릴리스층은 갈륨 및 더욱 구체적으로 질화 갈륨을 포함할 수 있다. 특정한 경우에, 릴리스층은 필수적으로 질화 갈륨으로 구성될 수 있도록 형성된다. 질화갈륨으로 필수적으로 구성되는 단계는 본 명세서에 기재된 불순물 물질의 특정 농도를 허용함이 이해될 것이다.
릴리스층은 가시 스펙트럼 내의 파장을 갖는 방사선을 포함하는 특정 파장의 방사선에 관한 특정 흡수 계수를 갖도록 형성될 수 있다. 릴리스층(207)은 이 층이 베이스층(205)보다 상당히 많은 양의 방사선을 흡수하도록 형성될 수 있으며, 이처럼, 릴리스층(207)의 흡수 계수는 베이스층(205)의 흡수 계수보다 실질적으로 더 많을 수 있다.
릴리스층은 가시 스펙트럼 내의 방사선에 대한 적어도 800cm-1의 흡수 계수를 갖도록 형성될 수 있다. 다른 실시예에서, 릴리스층(207)의 흡수 계수는 적어도 약 1000cm-1, 적어도 약 2000cm-1, 적어도 약 3000cm-1 또는 적어도 약 5000cm- 1와 같이 더 클 수 있다. 또한, 릴리스층(207)의 흡수 계수는 가시 스펙트럼 내의 방사선에 대해 약 9,000cm- 1이하, 약 8,000cm- 1이하 또는 심지어 약 7,000cm- 1이하와 같이, 약 10,000cm- 1이하가 될 수 있는 것이 이해될 것이다. 릴리스층(207)은 상기 표시된 바와 같이 임의의 최소값과 최대값 사이의 범위 내의 흡수 계수를 갖도록 형성될 수 있다.
릴리스층(207)은 특정 평균 두께를 갖도록 형성될 수 있다. 특히, 릴리스층(207)의 두께는 베이스층(205)의 평균 두께보다 상당히 작을 수 있다. 예컨대, 릴리스층은 약 80 미크론 이하, 약 50 미크론 이하, 또는 심지어 약 30 미크론 이하와 같이 100미크론 이하의 평균 두께를 가질 수 있다. 다른 실시예에서, 릴리스층은 적어도 약 2 미크론, 적어도 약 3 미크론, 적어도 약 5 미크론 또는 적어도 약 10 미크론과 같이 적어도 약 1 미크론의 평균 두께를 갖는 것으로 형성될 수 있다. 릴리스층(207)은 상기 표시된 최소값 또는 최대값 사이의 범위 내의 평균 두께를 갖는 것이 이해될 것이다.
실시예에 따르면, 릴리스층(207)은 층의 상부 표면에서의 측정으로서 특정 전위 밀도를 가질 수 있다. 예컨대, 릴리스층(207)의 상부 표면에서의 전위 밀도는 베이스층(205)의 상부 표면에서의 전위 밀도와 실질적으로 동일할 수 있다. 예컨대, 릴리스층은 약 1×107 전위/cm2 이하 또는 심지어 약 1×106 전위/cm2 이하와 같이 약 1×108 전위/cm2 이하인 전위 밀도를 가질 수 있다. 다른 실시예에서, 릴리스층은 적어도 2×105 전위/cm2 이하 또는 심지어 적어도 5×105 전위/cm2 이하와 같이 적어도 1×105 전위/cm2 인 전위 밀도를 가질 수 있다. 릴리스층은 상기 표시된 임의의 최소값과 최대값 사이의 범위 내의 전위 밀도를 가질 수 있음이 이해 될 것이다.
성장 공정에 따라 릴리스층(207)은 베이스층(205)과 실질적으로 동일한 속도로 성장될 수 있다. 특히, 성장 속도는 베이스층(205)의 형성으로부터 릴리스층(207)의 형성으로의 전이(transitioning)에 있어서 변경되지 않는 것이 바람직할 수 있다. 예컨대, 릴리스층(207)은 적어도 50미크론/hr의 성장 속도에서 형성될 수 있다. 다른 실시예에서, 릴리스층(207)을 형성하는 속도는 적어도 약 75 미크론/hr, 적어도 약 100 미크론/hr, 적어도 약 150 미크론/hr, 적어도 약 200 미크론/hr 또는 심지어 적어도 약 250 미크론/hr과 같이 더 커질 수 있다. 다른 실시예에서, 릴리스층(207)은 750 미크론/hr 이하, 500 미크론/hr 이하 또는 심지어 300 미크론/hr 이하와 같이 약 1mm/hr 이하의 성장 속도로 형성될 수 있다. 릴리스층을 형성하는 공정이 상기 표시된 임의의 최소값과 최대값 이내의 범위의 속도로 구성될 수 있음이 이해될 것이다.
릴리스층 형성 단계(107) 후, 공정은 릴리스층 위에 놓인 에피택셜층을 형성함으로써 단계(109)에서 계속될 수 있다. 도 2a를 간략하게 참조하면, 에피택셜층(209)은 릴리스층(207)위에 형성되는 것으로 도시된다. 특정한 경우에, 에피택셜층(209)은 이것이 릴리스층(207)의 상부 표면을 바로 접촉하는 것으로 형성될 수 있다. 특히, 릴리스층(207)은 에피택셜층(209)과 베이스층(205) 사이에 배치될 수 있다.
에피택셜층(209)을 형성하는 공정은 상기 표시된 바와 같이 하나 이상의 성장 모드를 활용하는 에피택셜 성장 공정을 포함할 수 있다. 예컨대, 에피택셜층(209)의 형성은 3D 성장 모드, 2D 성장 모드 또는 3D 및 2D 성장 모드의 결합을 통한 형성을 포함할 수 있다. 일 실시예에서, 에피택셜층(209)의 형성은 2D 성장 모드에서 완전히 완료될 수 있다.
에피택셜층(209)의 형성은 연속 성장 공정을 통해 수행될 수 있으므로, 에피택셜층(209)은 다른 반도체 층(예컨대, 베이스층(205) 및 릴리스층(207))과 정위치에 형성된다. 특히, 성장 공정은 릴리스층(207)의 형성으로부터 에피택셜층(209)의 형성으로 변경될 때 연속하고 방해받지 않을 수 있다.
일 실시예에 따르면, 연속 성장 공정에서 에피택셜층(209)을 형성하는 단계는 릴리스층의 형성 동안 사용된 조건으로부터 적어도 하나의 성장 공정 파라미터를 변경하는 단계를 포함할 수 있다. 즉, 예컨대, 에피택셜층(209)의 성장 동안 활용된 적어도 하나의 성장 공정 파라미터는 릴리스층(207)의 형성 동안 사용된 하나 이상의 성장 공정 파라미터와 상이할 수 있다.
특정 경우에서, 에피택셜층(209)의 형성 동안, 적어도 하나의 기상 반응물의 농도는 릴리스층(207)의 성장 동안의 상기 기상 반응물의 농도에 비해 변경될 수 있다. 특히, 이러한 변경은 릴리스층(207)의 형성 동안 반응실에서 존재하는 불순물 물질의 농도에 비해 에피택셜층(209)의 형성 동안 반응실 내에 존재하는 불순물 물질의 농도의 감소를 포함할 수 있다. 따라서, 에피택셜층(209)은 릴리스층(207)의 조성과 상이한 조성을 가질 수 있다. 특히, 조성의 차이는 릴리스층(207)과 에피택셜층(209) 사이의 불순물 물질과 같은 하나의 요소의 양의 차이를 적어도 특징으로 할 수 있다.
실시예에 따르면, 에피택셜층(209)은 약 5×1019cm-3 미만인 불순물 농도를 가질 수 있다. 다른 실시예에서, 에피택셜층(209) 내의 불순물 농도는 약 2×1019cm-3 이하, 약 1×1019cm-3 이하, 약 1×1018cm-3 이하, 약 8×1017cm-3 이하 또한 심지어 약 5×1017cm-3 이하와 같이 낮아질 수 있다. 베이스층(205)과 에피택셜층(209)의 불순물 농도는 릴리스층(207)내의 불순물 농도와 실질적으로 동일할 수 있고, 보다 구체적으로 이것보다 상당히 작을 수 있음이 이해될 것이다.
실시예에 따르면, 에피택셜층(209)은 Ⅲ-Ⅴ족 물질을 포함할 수 있다. 특정 경우에, 에피택셜층은 질화물을 포함할 수 있다. 또 다른 실시예에서, 에피택셜층은 갈륨 및 보다 구체적으로 질화 갈륨을 포함할 수 있다. 특정 에피택셜층은 필수적으로 질화 갈륨으로 구성될 수 있다.
실시예에 따르면, 에피택셜층(209)은 릴리스층(207)과 실질적으로 동일한 속도로 성장된다. 또한, 특정 실시예에서, 에피택셜층(209)은 베이스층(205)과 동일한 성장 속도로 형성될 수 있다.
실시예에 따르면, 에피택셜층(209)은 릴리스층(207)의 성장의 속도보다 더 느린 속도로 성장될 수 있다.
에피택셜층(209)은 릴리스층(207)의 평균 두께보다 상당히 더 큰 평균 두께를 갖도록 형성될 수 있다. 예컨대, 에피택셜층(209)은 적어도 약 5 미크론의 평균 두께를 갖도록 형성될 수 있다. 다른 실시예에서, 평균 두께는 적어도 약 10 미크론, 적어도 약 15 미크론, 적어도 약 20 미크론, 적어도 약 25 미크론, 적어도 약 40 미크론, 적어도 약 50 미크론 또는 심지어 적어도 약 100 미크론과 같이 더 커질 수 있다. 또한, 에피택셜층(209)은 약 400 미크론 이하 또는 심지어 약 300 미크론 이하와 같이 약 500 미크론 이하인 평균 두께를 갖도록 형성될 수 있다. 에피택셜층(209)은 상기 표시된 바와 같이 임의의 최소값과 최대값 사이의 평균 두께를 가질 수 있음이 이해될 것이다.
에피택셜층(209)은 상부 표면에서 측정된 바와 같이 특정 전위 밀도를 갖도록 형성될 수 있다. 특정 실시예에서, 에피택셜층(209)은 릴리스층(207)의 전위 밀도 미만의 전위 밀도를 갖도록 형성될 수 있다. 또한, 일 실시예에서, 에피택셜층(209)은 약 1×107 전위/cm2 이하 또는 심지어 약 1×106 전위/cm2 이하와 같은 약 1×108 전위/cm2 이하인 전위 밀도를 가질 수 있다. 다른 실시예에서, 에피택셜층(209)은 적어도 2×105 전위/cm2 또는 심지어 적어도 약 5×105 전위/cm2 와 같이 적어도 약 1×105 전위/cm2 인 전위 밀도를 가질 수 있다. 에피택셜층(209)은 상기 표시된 임의의 최소값과 최대값 사이의 범위 내의 전위 밀도를 가질 수 있음이 이해될 것이다.
에피택셜층(209)은 특정 흡수 계수를 갖도록 형성될 수 있다. 특히, 에피택셜층(209)은 가시 스펙트럼내의 방사선에 관하여 릴리스층(207)의 흡수 계수보다 상당히 작은 흡수 계수를 가질 수 있다. 에피택셜층(209)은 가시 스펙트럼내의 방사선에 관하여 베이스층(205)의 흡수 계수와 실질적으로 유사한 흡수 계수를 더 가질 수 있다. 실시예에 따르면, 에피택셜층은 약 50cm-1 이하의 흡수를 가질 수 있다. 다른 실시예에서, 에피택셜층(209)은 약 15cm-1 이하, 약 10cm-1 이하 또는 심지어 약 5cm-1 이하와 같이 약 25cm-1 이하의 흡수 계수를 가질 수 있다. 다른 실시예에서, 에피택셜층(209)은 가시 스펙트럼 내의 방사선에 대하여 적어도 0.2cm-1, 적어도 0.5cm-1 적어도 1cm-1 또는 심지어 적어도 약 2cm- 1와 같이 적어도 약 0.1cm-1인 흡수 계수를 가질 수 있다. 에피택셜층(209)은 상기 표시된 바와 같이 임의의 최소값과 최대값 사이의 범위 내의 흡수 계수를 가질 수 있음이 이해될 것이다.
예컨대 베이스층(205), 릴리스층(207) 및 에피택셜층(209)을 포함하는 반도체 층의 형성의 공정 동안, 기판(201)은 복수의 반도체 층으로부터 분리될 수 있다. 분리는 버퍼층(203)의 일부, 보다 구체적으로 버퍼층(203) 내의 필름의 분해에 의해 촉진될 수 있다. 일 실시예에 따르면, 버퍼층(203)은 실리콘과 같은 필름을 포함할 수 있으며, 연속 성장 공정 동안 활용된 상승된 온도로, 필름이 열적으로 해리된다. 열적 해리는 기판(201)과 복수의 반도체 층 사이의 분리를 촉진한다. 따라서, 연속 성장 공정의 완료에 따라, 베이스층(205), 릴리스층(207) 및 에피택셜층(209)은 기판(201)으로부터 완전히 제거될 수 있다.
도 2b로 참조하여, 반도체 기판(250)은 베이스층(205), 릴리스층(207) 및 에피택셜층(209)을 포함하는 복수의 반도체 층을 갖는 것으로 도시된다. 반도체 기판의 형성과 연속 성장 공정을 통해 형성된 복수의 반도체 층(225)으로부터의 기판(201)의 릴리스 이후, 반도체 기판(250)은 추가로 처리될 수 있다. 이러한 하나의 공정은 반도체 층(225)의 전체 두께를 감소시키고 전자 기기의 형성을 위해 표면의 품질을 개선하기 위해 반도체 기판(250)의 그라인딩을 포함할 수 있다.
도 2c를 참조하면, 그 위에 형성된 전자 기기를 포함하는 반도체 기판의 단면도가 도시된다. 반도체 기판(275)은 베이스층(205), 릴리스층(207) 및 에피택셜층(209)을 포함하는 복수의 반도체층을 가질 수 있다. 또한, 반도체 기판(275)은 에피택셜층(209)의 상부 표면상에 형성된 전자 기기층(211)을 포함할 수 있다. 전자 기기층(211)은 알려진 기법을 통해 형성될 수 있는 광전자 기기(예컨대, 발광 다이오드(LED) 또는 레이저 다이오드(LD))와 같은 기기를 포함할 수 있다.
전자 기기층(211)을 적절하게 형성하는 단계 이후, 분리 공정이 수행될 수 있다. 분리는 전자 기기층(211)으로부터 반도체 기판의 층들 중 적어도 하나의 층의 릴리스를 포함할 수 있다. 도 2d는 전자 기기층을 가지며 실시에 따라 분리 공정이 일어나는 반도체 기판의 단면도를 포함한다.
분리 공정은 복수의 반도체층 사이의 분리와 특히 릴리스층에서의 베이스층(205)과 에피택셜층(209) 사이의 분리를 포함할 수 있다. 분리 공정 동안, 스펙트럼의 가시 부분 내의 파장과 같이 특정 파장의 방사선(220)은 릴리스층(207)에 충돌한다. 도 2d는 베이스층(205)을 통과하여 방사선을 보내는 단계를 도시하는 반면에, 방사선은 대안적으로 에피택셜층(209)을 통과하여 보내질 수 있음이 이해될 것이다. 릴리스층(207)은 베이스층(205)과 에피택셜층(209)의 흡수 계수보다 상당히 큰 흡수 계수를 가지기 때문에, 충돌하는 방사선은 릴리스층(207)에서 우선적으로 흡수되고, 릴리스층(207)의 화학반응의 변화를 유도하고, 베이스층(205)과 에피택셜층(209) 사이의 분리를 촉진한다. 일 실시예에서, 방사선은 릴리스층(207)의 분해를 유도할 수 있다.
릴리스층(207)에서의 복수의 반도체 층의 분리 이후, 에피택셜층(209), 전자 기기층(211) 및 지지층(213)을 포함하는 반도체 기기(295)는 상용 기기 내로의 추가 처리에 적합하다. 반도체 기기(295)로부터 분리된 베이스층(205)은 벌크(bulk) 반도체 기판 또는 씨드 물질로서 적합한 제조업자에 의해 리클레임되고(reclaimed) 재사용될 수 있다.
도 3은 일 실시예에 따라 반도체 기판의 단면을 도시한다. 반도체 기판(300)은 기판(201), 기판 위에 놓인 필름(204, 206)을 갖는 버퍼층(203) 및 버퍼층(203) 위에 놓인 복수의 반도체 층(325)을 포함한다. 기판(201) 및 버퍼층(203)은 본 명세서의 실시예에 기재된 특징과 동일한 특징을 가질 수 있다.
반도체층(325)은 연속 성장 공정에 따라 형성될 수 있고, 각각의 층은 퇴적이나 에피택시 공정을 방해하지 않고 서로 위에서 연속하여 성장할 수 있다. 특히, 복수의 반도체층(325)의 각각의 층은 HVPE를 사용하여 형성될 수 있다.
반도체 기판(300)은 버퍼층(203) 상에 먼저 형성된 베이스층(305)을 포함할 수 있고, 본 명세서의 실시예에 기재된 베이스층의 동일한 특징을 가질 수 있다.
반도체 기판(300)을 형성하는 공정은 베이스층(305) 위에 제 1 릴리스층(307)을 형성하기 위해 반도체 물질을 연속하여 성장시키는 단계를 포함한다. 제 1 릴리스층(307)은 Ⅲ-Ⅴ족 물질과 같이 반도체 물질을 포함할 수 있다. 제 1 릴리스층(307)은 본 명세서의 실시예에 개시된 임의의 릴리스층의 동일한 특징을 가질 수 있다.
특히, 연속 성장 공정 동안 제 1 릴리스층(307)의 형성은 베이스층(305)을 형성하기 위해 사용되는 성장 파라미터들 중 적어도 하나를 변경하는 단계를 포함할 수 있다. 일 특정 경우에, 제 1 릴리스층(307)의 형성은 반응실로의 제 1 불순물 물질의 도입을 포함할 수 있으므로, 제 1 릴리스층(307)은 반도체 기판(300)에서의 베이스층(305) 또는 다른 둘러싸는 층에 비해 독특한 조성을 가진다. 제 1 릴리스층(307)은 특정 파장의 방사선에 있어서 특정 흡수 계수를 가질 수 있다.
반도체 기판(300)을 형성하는 공정은 제 1 릴리스층(307) 위에 제 1 에피택셜층(309)을 형성하기 위해 반도체 물질을 연속하여 성장시키는 단계를 포함한다. 제 1 에피택셜층(309)은 Ⅲ-Ⅴ족 물질과 같이 반도체 물질을 포함할 수 있다. 제 1 에피택셜층(309)은 본 명세서의 실시예에 기재된 임의의 에피택셜층의 동일한 특징을 가질 수 있다.
특히, 연속 성장 공정 동안 제 1 에피택셜층(309)의 형성은 제 1 릴리스층(307)을 형성하기 위해 사용되는 적어도 하나의 성장 파라미터를 변경하는 단계를 포함할 수 있다. 일 특정 경우에, 제 1 에피택셜층(309)의 형성은 반응실로부터 불순물 물질을 제거하는 단계를 포함한다. 따라서, 제 1 에피택셜층(309)과 제 1 릴리스층(307)은 특히 불순물 물질의 농도의 적어도 차이를 포함하는 상이한 조성을 가질 수 있다. 또한, 특정 경우에, 제 1 에피택셜층(309)은 제 1 릴리스층(307)의 평균 두께보다 상당히 두꺼운 평균 두께를 가질 수 있다.
반도체 기판(300)을 형성하는 공정은 제 1 에피택셜층(309) 위에 제 2 릴리스층(311)을 형성하기 위해 반도체 물질을 연속하여 성장시키는 단계를 포함하고, 제 1 에피택셜층은 제 1 릴리스층(307)과 제 2 릴리스층(311) 사이에 배치된다. 제 2 릴리스층(311)은 Ⅲ-Ⅴ족 물질과 같은 반도체 물질을 포함할 수 있다. 제 2 릴리스층(311)은 본 명세서의 실시예에 기재된 임의의 릴리스층의 동일한 특징을 가질 수 있다.
특히, 연속 성장 공정 동안 제 2 릴리스층(311)의 형성이 제 1 에피택셜층을 형성하기 위해 사용되는 성장 파라미터들 중 적어도 하나를 변경하는 단계를 포함할 수 있다. 일 특정 경우, 제 2 릴리스층(311)의 형성은 반응실내에 제 2 불순물 물질의 도입을 포함할 수 있으므로, 제 2 릴리스층(311)은 베이스층(305), 제 1 릴리스층(307) 및/또는 제 1 에피택셜층(309)에 비해 독특한 조성을 가질 수 있다.
반도체 기판(300)을 형성하는 공정은 제 2 릴리스층(311) 상에 제 2 에피택셜층(313)을 형성하기 위해 반도체 물질을 연속하여 성장시키는 단계를 포함한다. 따라서, 제 2 릴리스층(311)은 제 1 에피택셜층(309)과 제 2 에피택셜층(313) 사이에 배치될 수 있다. 제 2 에피택셜층(313)은 Ⅲ-Ⅴ족 물질과 같이 반도체 물질을 포함할 수 있다. 제 2 에피택셜층(313)은 본 명세서의 실시예에 기재된 임의의 에피택셜층의 동일한 특징을 가질 수 있다.
특히, 연속 성장 공정 동안의 제 2 에피택셜층(313)의 형성은 제 2 릴리스층(311)을 형성하기 위해 사용되는 성장 파라미터 중 적어도 하나를 변경하는 단계를 포함한다. 일 특정 경우에서, 제 2 에피택셜층(313)의 형성은 반응실로부터 불순물 물질을 제거하는 단계를 포함한다. 따라서, 제 2 에피택셜층(313) 및 제 2 릴리스층(311)은 불순물 물질의 농도의 차이를 적어도 특히 포함하는 상이한 조성물을 가질 수 있다.
제 1 및 제 2 릴리스층(307 및 311)을 참조하면, 제 2 불순물 물질은 제 1 릴리스층 내에 존재하는 제 1 불순물 물질과 동일한 요소 또는 조성이 될 수 있다. 대안으로, 특정 경우에, 제 2 불순물 물질은 제 1 불순물 물질과는 상이할 수 있으므로, 제 1 릴리스층(307)과 제 2 릴리스층(311)은 상이한 조성을 가질 수 있다. 예컨대, 제 1 불순물 물질은 제 1 요소를 포함할 수 있고 제 2 불순물 물질은 제 1 불순물 물질의 제 1 요소와는 상이한 제 2 요소를 포함할 수 있다.
더욱이, 제 1 릴리스층(307)과 제 2 릴리스층(311)은 서로에 관하여 불순물 물질의 상이한 농도를 가질 수 있고, 이는 특정 파장의 방사선에 대한 제 1 릴리스층(307)과 제 2 릴리스층(311) 사이의 상이한 흡수 특성을 촉진할 수 있다. 예컨대, 제 1 릴리스층(307)은 제 1 불순물 농도를 가질 수 있고 제 2 릴리스층(311)은 제 2 불순물 농도를 가질 수 있으며, 제 1 불순물 농도는 제 2 불순물 농도와 상이하다.
또한, 제 1 릴리스층(307)과 제 2 릴리스층(311)이 서로에 대해 상이한 두께를 가질 수 있고, 특정 파장의 방사선에 대한 제 1 릴리스층(307)과 제 2 릴리스층(311) 사이의 상이한 흡수 특성을 활용할 수 있다. 예컨대, 하나의 경우에서, 제 1 릴리스층(307)은 제 2 릴리스층(311)의 두께보다 두꺼운 두께를 가질 수 있다. 대안적으로, 제 1 릴리스층(307)은 제 2 릴리스층(311)의 두께보다 작은 두께를 가질 수 있다.
제 1 릴리스층(307)과 제 2 릴리스층(311)은 특정 파장의 방사선에 대하여 서로 비교하여 상이한 흡수 계수를 가질 수 있다. 예컨대, 제 1 릴리스층(307)은 자신이 방사선의 제 1 파장의 50%를 초과하여 흡수하도록 만드는 흡수 계수를 가질 수 있지만, 제 2 릴리스층(311)은 제 1 파장의 방사선 모두를 실질적으로 전달하도록 만드는 흡수 계수를 가질 수 있다. 대안적으로 또는 추가적으로, 제 2 릴리스층(311)은 방사선의 제 2 파장의 50%를 초과하여 흡수하도록 하는 흡수 계수를 가질 수 있지만, 제 1 릴리스층(307)은 제 2 파장의 모든 방사선을 실질적으로 전달하도록 하는 흡수 계수를 가질 수 있다.
제 1 릴리스층(307)과 제 2 릴리스층(311)의 선택적인 흡수 특성은 방사선의 선택된 파장을 기초로 반도체 기판(300)의 선택적인 분리를 활용한다. 예컨대, 제 1 릴리스층(307) 상에서 방사선의 제 1 파장을 선택하고 충돌시키는 단계는 제 1 에피택셜층(309) 및/또는 다른 반도체 층(325)(즉, 제 2 릴리스층(311) 및 제 2 에피택셜층(313))으로부터의 베이스층(305)의 분리를 촉진할 수 있다. 제 2 릴리스층(311) 상에서 방사선의 제 2 파장을 선택하고 충돌시키는 단계는 제 1 에피택셜층(309) 및/또는 다른 반도체 층(325)(즉, 제 2 베이스층(305) 및 제 1 릴리스층)으로부터의 제 2 에피택셜층(313)의 분리를 촉진할 수 있다.
또한, 반도체 기판(300)의 선택적인 흡수 특성은 기기 형성을 위해 준비되는 다수의 기판의 생산을 촉진할 수 있다. 즉, 반도체 기판(300)의 제 1 에피택셜층(311)과 제 2 에피택셜층(313)은 선택적으로 분리되고 기기-준비 기판으로서의 전자 기기의 제조에 제공될 수 있다. 오직 2개의 릴리스층이 도시되고 더 많은 릴리스층이 본 명세서에 개시된 연속하는 성장 방법을 사용하여 효율적인 방식으로 반도체 기판에 형성될 수 있음이 이해될 것이다.
본 명세서의 실시예에 따른 반도체 기판의 형성은 진성 마스크의 필수적인 형성 없이 성취되어서 그루빙 또는 러프닝 또는 에칭 기법의 활용을 통해 기판의 표면을 변형할 수 있음이 이해될 것이다.
[예시]
일 실시예에 따라, MOVPE를 통한 2개의 부분 버퍼층의 제 1 성장에 의해 사파이어 기판상에 하나의 샘플이 형성된다. 버퍼층은 사파이어 기판 바로 위에 실리콘의 제 1 층을 포함하고, A1N의 에피택셜 성장이 이에 뒤따른다. MOVPE 반응기에 사파이어 기판을 적재한 후, 바람직하게는 870℃ 온도에서 사파이어 기판은 실리콘 필름의 성장 이전에 N2 하에 어닐링되어야 한다. 실리콘 성장은 100 torr에서의 N2 대기중 실란의 분해로부터 약 0.4 미크론의 두께로 형성된다.
온도는 약 1140℃까지 증가하고, 성장 증기는 70 torr에서 순수한 N2가 된다. NH3는 먼저 반응실내로 도입되고, 이후에, TMA1 유기금속 물질이 실리콘 상의 A1N 층을 형성하는 단계를 시작하기 위해 도입된다. 약 20분여간의 성장 이후, 0.2㎛ 두께 A1N 층은 Si층의 상면에 퇴적되어 버퍼층을 형성한다.
기초 베이스층의 제조는 HVPE를 통해 A1N층 상의 GaN의 성장에 의해 시작된다. 성장은 대략 150㎛/h의 성장 속도로 950℃에서 수행되는 3D 성장 모드에서 시작된다. 성장실의 압력은 약 200 torr이고 Ⅴ/Ⅲ 비율은 약 10이 된다.
3D 성장 모드에서의 GaN 성장의 충분한 형성 이후에, 3D로부터 2D로의 성장 모드의 전환이 약 950℃의 일정하게 낮은 온도에서 얻어지고, 성장 속도는 성장실의 GaCl 부분 증기 압력이 감소하면서 인수 5-6 만큼 감소한다. 성장실의 총 압력은 일정하게 유지된다.
성장 모드는, 약 1mm 두께의 베이스층이 하기의 시퀀스를 사용하여 형성되도록 교호된다: 350㎛ 3D+50㎛ 2D+350㎛ 3D+50㎛ 2D+200㎛ 3D.
릴리스층은 아래에 놓인 GaN층의 성장에 대한 어떤 방해도 없이 형성될 수 있다. 릴리스층의 성장은 GaN 베이스층을 형성하기 위한 동일한 2D HVPE 성장 파라미터를 사용하여 2D 성장 모드에서 베이스 GaN층을 형성하기 위해 HVPE 공정을 사용하여 연속 성장 공정에서 형성된다. 릴리스층의 형성 동안, 불순물 Ge가 주입된다. 불순물 물질은 약 1초 내지 약 5분의 기간 동안 적어도 약 0.001 내지 약 0.01의 불순물/Ga 기상 비율에서 반응실 내에 주입될 수 있다. 릴리스층(207)내의 불순물의 농도는 약 2×1018cm-3과 1×1021cm-3 사이의 범위 내에 있다. 릴리스층은, 이것이 가시 스펙트럼 내의 방사선에 대해 약 500cm-1 내지 10,000cm-1의 흡수 계수를 가지도록 성장된다. 릴리스층은 약 10㎛의 두께를 갖는다.
릴리스층을 형성한 후, GaN의 에피택셜층은 베이스층과 릴리스층을 형성하기 위해 사용되는 성장 공정을 방해하지 않고 HVPE를 통해 형성될 수 있다. 에피택셜층은 3D 성장 모드와 2D 성장 모드 사이의 적어도 하나의 변경을 포함하는, GaN 베이스층의 성장에 사용되는 동일한 파라미터를 사용하여 형성된다. 에피택셜층은 약 100㎛의 두께를 갖도록 형성된다.
본 명세서의 실시예는 최신 기술의 시작을 나타낸다. 특정 벌크 GaN 기판이 감방사선 층(예컨대, US 2010/0219505 참조)을 통합하기 위해 형성된 반면에, 이러한 참조는 연속 성장 공정 동안 릴리스층을 탑재하는 것과 관련된 문제점을 언급하지 않는다. 본 출원은 복수의 층을 포함하는 화합물 반도체 기판을 형성하기 위한 연속 성장 공정을 개시하고, 각각의 층은 연속 성장 공정 동안 형성되고 독특한 특성을 갖는다. 또한, 본 명세서의 실시예의 연속 성장 공정은, 추가 공정을 촉진하고 또는 반도체 기판의 특정 부분을 재사용하기 위하여 먼저 릴리스층을 형성하고 위치시키는 반도체 기판의 형성을 촉진한다. 반도체 기판을 형성하는 선행 기술의 방법은 연속 성장 공정 동안 층을 적절하게 형성하고 위치시키는 문제를 조금도 언급하지 않는다. 본 명세서의 실시예의 연속 성장 공정은 성장 속도, 반응물의 비율, 비반응물의 비율, 성장 모드, 성장 온도, 성장 압력 및 물질 구성요소를 포함하는 성장 파라미터의 특정 조합을 활용한다. 실시예에 개시된 특정 연속 성장 공정은 특정 층 조합, 층의 평균 두께, 전위 밀도, 흡수 계수 및 불순물 농도를 포함하되 이에 한정되지 않는 특징의 조합을 갖는 반도체 기판의 형성을 촉진한다.
선행하는 내용에서, 특정 실시예와 특정 구성요소의 연결에 대한 참조는 설명적인 것이다. 본 명세서에서 논의된 방법이 수행될 것이 이해되므로, 결합되거나 연결되는 구성요소에 대한 참조는 상기 구성요소 간의 직접 연결 또는 하나 이상의 중간 구성요소를 통한 간접 연결을 개시하도록 의도됨이 이해될 것이다. 이처럼, 상기 개시된 대상물은 설명을 위한 것이고 한정적인 것이 아님이 이해되어야 하고, 첨부된 청구항은 본 발명의 실제 청구범위에 해당하는 이러한 변형, 개선 및 기타 실시예를 모두 포함하는 것이 의도된다. 그러므로, 법에 의해 허용되는 최대 범위까지, 본 발명의 권리 범위는 이어지는 청구항 및 그 등가물의 최대 허용가능한 해석으로 결정되어야 하며 상기 상세한 설명에 의해 제한되거나 한정될 수 없다.
본 개시의 요약은 특허법을 준수하기 위해 제공되며, 청구항의 권리범위 또는 의미를 해석 또는 한정한 것이 아님을 이해하며 제출된다. 게다가, 상기 상세한 설명에서, 다양한 특징이 함께 그룹화되거나 개시의 간소화의 목적으로 단일 실시예에서 기재될 수 있다. 본 개시는, 청구된 실시예가 각각의 청구항에 명확하게 언급된 더 많은 특징을 요구하고자 하는 의도를 반영한 것으로 해석되어서는 안된다. 그보다는, 이하의 청구항이 반영하는 바와 같이, 발명의 대상물은 개시된 실시예 중 어느 하나의 모든 특징보다 적을 수 있다. 그러므로, 이하의 청구항은 상세한 설명으로 통합되고, 각각의 청구항은 별도로 청구된 대상물을 한정하는 것으로 독립한다.

Claims (51)

  1. 전자 기기를 위한 반도체 기판 물질을 형성하는 방법으로서,
    반응실에서의 연속 성장 공정 동안 복수의 반도체 층을 기판 상에 형성하는 단계; 및
    상기 기판으로부터 상기 복수의 반도체 층을 분리하는 단계를 포함하고,
    상기 연속 성장 공정 동안, 제 1 릴리스(release)층이 상기 연속 성장 공정 동안 적어도 하나의 성장 공정 파라미터를 변경함으로써 베이스층과 제 1 에피택셜층 사이에 형성되고,
    상기 반응실에서 상기 연속 성장 공정은,
    상기 베이스층 위에 놓인 상기 제 1 릴리스층을 형성하기 위해 상기 반응실에 제 1 불순물을 도입하는 단계,
    상기 제 1 릴리스층 위에 놓인 제 1 에피택셜(epitaxial)층 부분을 형성하기 위해 상기 반응실에서 상기 제 1 불순물을 제거하는 단계,
    상기 제 1 에피택셜층 부분 위에 놓인 제 2 릴리스층을 형성하기 위해 상기 반응실에 제 2 불순물을 도입하는 단계를 포함하고,
    상기 제 2 릴리스층은 소정의 방사선 파장에 대해 상기 제 1 릴리스층에 대비해 상이한 흡수 계수를 갖고,
    상기 제 1 릴리스층은 제 1 파장의 방사선의 50%를 초과하여 흡수하도록 구성되고 상기 제 2 릴리스층은 상기 제 1 파장의 방사선 모두를 전달하도록 구성되며,
    상기 기판으로부터 상기 복수의 반도체 층을 분리하는 단계는 상기 제 1 에피택셜층 부분을 상기 베이스층으로부터 상기 제 1 릴리스층에서 상기 제 1 릴리스층 상에 충돌하는 상기 제 1 파장의 방사선을 사용하여 분리하는 단계를 포함하는, 반도체 기판 물질 형성 방법.
  2. 청구항 1에 있어서, 상기 연속 성장 공정은 수소화물 기상 에피택시(HVPE; Hydride Vapor Phase Epitaxy) 공정을 포함하는, 반도체 기판 물질 형성 방법.
  3. 청구항 1에 있어서, 상기 기판은 무기 물질을 포함하는, 반도체 기판 물질 형성 방법.
  4. 청구항 1에 있어서, 상기 베이스층은 질화 갈륨을 포함하는, 반도체 기판 물질 형성 방법.
  5. 청구항 1에 있어서, 상기 베이스층은 5mm 이하의 평균 두께를 포함하는, 반도체 기판 물질 형성 방법.
  6. 청구항 1에 있어서, 상기 베이스층은 가시 스펙트럼 내의 방사선에 대하여 50cm-1 이하의 흡수 계수를 포함하는, 반도체 기판 물질 형성 방법.
  7. 청구항 1에 있어서, 상기 베이스층은 가시 스펙트럼 내의 방사선에 대해 적어도 0.1cm-1의 흡수 계수를 포함하는, 반도체 기판 물질 형성 방법.
  8. 청구항 1에 있어서, 상기 형성하는 단계는 적어도 50 미크론/hr의 속도로 상기 베이스층을 형성하는 단계를 포함하는, 반도체 기판 물질 형성 방법.
  9. 청구항 1에 있어서, 상기 형성하는 단계는 3차원 성장 모드에서 상기 베이스층을 형성하는 단계를 포함하는, 반도체 기판 물질 형성 방법.
  10. 청구항 1에 있어서, 상기 성장 공정 파라미터는, 성장 온도, 성장 속도, 기상 반응물 및 비반응물의 압력, 기상 반응물 및 비반응물의 온도, 반응 대기에서의 반응물 및 비반응물의 비율, 성장실 압력 및 그 조합을 포함하는 파라미터의 그룹으로부터 선택되는, 반도체 기판 물질 형성 방법.
  11. 청구항 1에 있어서, 상기 적어도 하나의 성장 공정 파라미터를 변경하는 단계는 기상 반응물의 농도를 변경하는 단계를 포함하는, 반도체 기판 물질 형성 방법.
  12. 청구항 11에 있어서, 상기 기상 반응물의 농도를 변경하는 단계는 상기 베이스층의 형성 동안 원소의 농도에 비해 상기 제 1 릴리스층의 형성 동안 반응실에서의 원소의 농도를 증가시키는 단계를 포함하는, 반도체 기판 물질 형성 방법.
  13. 청구항 12에 있어서, 상기 원소는 Fe, O, Ge 및 그 조합으로 구성된 그룹으로부터 선택된 불순물인, 반도체 기판 물질 형성 방법.
  14. 청구항 1에 있어서, 상기 제 1 릴리스층은 적어도 2×1018cm-3의 불순물 농도를 포함하는, 반도체 기판 물질 형성 방법.
  15. 청구항 1에 있어서, 상기 제 1 릴리스층은 1×1021cm-3 이하의 불순물 농도를 포함하는, 반도체 기판 물질 형성 방법.
  16. 청구항 1에 있어서, 상기 제 1 릴리스층은 가시 스팩트럼내의 방사선에 대하여 적어도 500cm-1의 흡수 계수를 포함하는, 반도체 기판 물질 형성 방법.
  17. 청구항 1에 있어서, 상기 제 1 릴리스층은 가시 스팩트럼내의 방사선에 대하여 10000cm-1이하의 흡수 계수를 포함하는, 반도체 기판 물질 형성 방법.
  18. 청구항 1에 있어서, 상기 제 1 릴리스층은 100 미크론 이하의 평균 두께를 포함하는, 반도체 기판 물질 형성 방법.
  19. 청구항 1에 있어서, 상기 제 1 릴리스층은 적어도 1 미크론의 평균 두께를 포함하는, 반도체 기판 물질 형성 방법.
  20. 청구항 1에 있어서, 상기 제 1 릴리스층은 상기 베이스층을 성장시키는 속도와 동일한 속도로 성장되는, 반도체 기판 물질 형성 방법.
  21. 청구항 1에 있어서, 상기 제 1 릴리스층은 질화 갈륨을 포함하는, 반도체 기판 물질 형성 방법.
  22. 청구항 1에 있어서, 상기 제 1 에피택셜층은 질화 갈륨을 포함하는 반도체 기판 물질 형성 방법.
  23. 청구항 1에 있어서, 상기 제 1 에피택셜층은 상기 제 1 릴리스층과 동일한 속도로 성장되는, 반도체 기판 물질 형성 방법.
  24. 청구항 1에 있어서, 상기 제 1 에피택셜층은 상기 제 1 릴리스층의 성장의 속도보다 더 느린 속도로 성장되는, 반도체 기판 물질 형성 방법.
  25. 청구항 1에 있어서, 상기 제 1 에피택셜층은 상기 제 1 릴리스층의 평균 두께보다 큰 평균 두께를 포함하는, 반도체 기판 물질 형성 방법.
  26. 청구항 1에 있어서, 상기 제 1 에피택셜층은 가시 스펙트럼 내의 방사선에 대하여 상기 제 1 릴리스층의 흡수 계수보다 작은 흡수 계수를 포함하는, 반도체 기판 물질 형성 방법.
  27. 청구항 1에 있어서, 상기 형성하는 단계는, 상기 제 1 릴리스층의 성장을 위한 공정 파라미터와 비교하여 상기 제 1 에피택셜층의 성장 동안 성장 공정 파라미터 중 적어도 하나를 변경하는 단계를 포함하는, 반도체 기판 물질 형성 방법.
  28. 청구항 1에 있어서, 상기 분리하는 단계는 상기 연속 성장 공정 동안 수행되는, 반도체 기판 물질 형성 방법.
  29. 청구항 28에 있어서, 상기 기판으로부터 상기 복수의 반도체 층을 분리하는 단계는 성장 온도에서 완료되는, 반도체 기판 물질 형성 방법.
  30. 청구항 28에 있어서, 상기 기판으로부터 상기 복수의 반도체층을 분리하는 단계는 상기 연속 성장 공정 동안 상기 기판과 상기 복수의 반도체 층 사이의 버퍼층의 적어도 일부의 열분해를 포함하는, 반도체 기판 물질 형성 방법.
  31. 청구항 1에 있어서, 상기 제 1 릴리스층에서 상기 반도체 층을 분리하는 단계를 더 포함하는, 반도체 기판 물질 형성 방법.
  32. 청구항 31에 있어서, 상기 분리하는 단계는 방사선을 통해 상기 제 1 릴리스층의 일부를 분해하는 단계를 포함하는, 반도체 기판 물질 형성 방법.
  33. 청구항 31에 있어서, 상기 분리하는 단계는 상기 제 1 에피택셜층 또는 베이스층 중 적어도 하나를 통과하여 방사선을 보내고(directing) 상기 제 1 릴리스층 상에 방사선을 충돌시키는 단계를 포함하는, 반도체 기판 물질 형성 방법.
  34. 삭제
  35. 청구항 1에 있어서, 상기 제 1 에피택셜층의 일부가 상기 제 1 릴리스층과 상기 제 2 릴리스층 사이에 배치되는 반도체 기판 물질 형성 방법.
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 청구항 1에 있어서, 상기 제 1 불순물과 상기 제 2 불순물은 상이한 원소를 포함하는, 반도체 기판 물질 형성 방법.
  43. 청구항 1에 있어서, 상기 제 1 불순물은 제 1 농도로 존재하고, 상기 제 2 불순물은 제 2 농도로 존재하며, 상기 제 1 농도와 상기 제 2 농도는 상이한, 반도체 기판 물질 형성 방법.
  44. 삭제
  45. 삭제
  46. 삭제
  47. 반도체 장치로서,
    Ⅲ-Ⅴ족 물질을 포함하는 베이스층;
    상기 베이스층 위에 놓인 Ⅲ-Ⅴ족 물질을 포함하는 제 1 릴리스층―상기 제 1 릴리스층은 제 1 불순물을 포함함―;
    상기 제 1 릴리스층 위에 놓인 Ⅲ-Ⅴ족 물질을 포함하는 제 1 에피택셜층 부분;
    상기 제 1 에피택셜층 부분 위에 놓인 Ⅲ-Ⅴ족 물질을 포함하는 제 2 릴리스층―상기 제 2 릴리스층은 제 2 불순물을 포함하고 상기 제 1 릴리스층과 대비하여 상이한 흡수 계수를 가짐―; 및
    상기 제 2 릴리스층 위에 놓인 Ⅲ-Ⅴ족 물질을 포함하는 제 2 에피택셜층 부분을 포함하고,
    상기 제 1 릴리스층은 제 1 파장의 방사선의 50%를 초과하여 흡수하도록 구성되고 상기 제 2 릴리스층은 상기 제 1 파장의 방사선 모두를 전달하도록 구성되는, 반도체 장치.
  48. 삭제
  49. 청구항 1에 있어서, 상기 제 2 릴리스층은 상기 제 1 파장과 상이한 제 2 파장의 방사선의 50%를 초과하여 흡수하도록 구성되고 상기 제 1 릴리스층은 상기 제 2 파장의 방사선을 모두 전달하도록 구성되는, 반도체 기판 물질 형성 방법.
  50. 청구항 1에 있어서, 상기 연속 성장 공정을 지속하고 상기 제 2 릴리스층 위에 놓인 제 2 에피택셜층 부분을 형성하기 위해 상기 제 1 에피택셜층 부분을 상기 베이스층에서 분리하기 전에 상기 제 2 불순물을 반응실에서 제거하는 단계를 더 포함하는, 반도체 기판 물질 형성 방법.
  51. 청구항 50에 있어서, 상기 제 2 릴리스층에 방사선을 충돌시킴으로써 상기 제 1 에피택셜층 부분으로부터 상기 제 2 에피택셜층 부분을 분리하는 단계를 더 포함하는, 반도체 기판 물질 형성 방법.
KR1020147002080A 2011-06-28 2012-06-28 반도체 기판 및 그 형성 방법 KR101983412B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161501983P 2011-06-28 2011-06-28
US61/501,983 2011-06-28
PCT/US2012/044508 WO2013003522A2 (en) 2011-06-28 2012-06-28 Semiconductor substrate and method of forming

Publications (2)

Publication Number Publication Date
KR20140057249A KR20140057249A (ko) 2014-05-12
KR101983412B1 true KR101983412B1 (ko) 2019-05-28

Family

ID=47389748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147002080A KR101983412B1 (ko) 2011-06-28 2012-06-28 반도체 기판 및 그 형성 방법

Country Status (6)

Country Link
US (2) US8921210B2 (ko)
EP (1) EP2727134A4 (ko)
JP (1) JP6117199B2 (ko)
KR (1) KR101983412B1 (ko)
CN (1) CN103748662B (ko)
WO (1) WO2013003522A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312129B2 (en) * 2012-09-05 2016-04-12 Saint-Gobain Cristaux Et Detecteurs Group III-V substrate material with particular crystallographic features and methods of making
CN104465897B (zh) * 2013-09-25 2017-08-15 展晶科技(深圳)有限公司 发光二极管晶粒的制造方法
DE102014105303A1 (de) * 2014-04-14 2015-10-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements
CN104576847B (zh) * 2014-12-17 2017-10-03 华灿光电股份有限公司 一种发光二极管外延片的生长方法及发光二极管外延片
WO2018156877A1 (en) * 2017-02-24 2018-08-30 Massachusetts Institute Of Technology Apparatus and methods for curved focal plane array
CN109543228B (zh) * 2018-10-23 2023-05-23 中晟光电设备（上海）股份有限公司 用于指导外延工艺的方法及其系统
US11295949B2 (en) 2019-04-01 2022-04-05 Vishay SIliconix, LLC Virtual wafer techniques for fabricating semiconductor devices
KR20190126261A (ko) * 2019-10-22 2019-11-11 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0647730A2 (en) 1993-10-08 1995-04-12 Mitsubishi Cable Industries, Ltd. GaN single crystal
US20020013042A1 (en) 2000-04-17 2002-01-31 Hadis Morkoc Defect reduction in GaN and related materials
JP2005502193A (ja) 2001-09-05 2005-01-20 クリー　インコーポレイテッド 独立（Ａｌ、Ｇａ、Ｉｎ）Ｎおよびそれを形成するための分割方法
US20060108573A1 (en) 2004-11-23 2006-05-25 Changho Lee Single crystalline gallium nitride thick film having reduced bending deformation
WO2007023911A1 (ja) 2005-08-25 2007-03-01 Tohoku Techno Arch Co., Ltd. 半導体基板製造方法
US20070141823A1 (en) 2005-12-12 2007-06-21 Kyma Technologies, Inc. Inclusion-free uniform semi-insulating group III nitride substrates and methods for making same
WO2008036837A2 (en) 2006-09-20 2008-03-27 The Board Of Trustees Of The University Of Illinois Release strategies for making transferable semiconductor structures, devices and device components
WO2010025153A1 (en) 2008-08-25 2010-03-04 Soraa, Inc. Nitride crystal with removable surface layer and methods of manufacture
US20100147370A1 (en) 2008-12-08 2010-06-17 Alta Devices, Inc. Multiple stack deposition for epitaxial lift off
EP2243867A1 (en) 2008-01-18 2010-10-27 Sumitomo Electric Industries, Ltd. Method for growing gallium nitride crystal and method for producing gallium nitride substrate
JP2012012233A (ja) 2010-06-29 2012-01-19 Hitachi Cable Ltd 窒化物半導体結晶構造及び窒化物半導体自立基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US6498113B1 (en) 2001-06-04 2002-12-24 Cbl Technologies, Inc. Free standing substrates by laser-induced decoherency and regrowth
KR100531178B1 (ko) * 2003-07-08 2005-11-28 재단법인서울대학교산학협력재단 중간 질화물 반도체 에피층의 금속상 전환을 이용한질화물 반도체 에피층 성장 방법
FR2860248B1 (fr) 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
JP4612403B2 (ja) * 2004-12-10 2011-01-12 古河機械金属株式会社 Ｉｉｉ族窒化物半導体自立基板の製造方法
KR100753152B1 (ko) * 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
KR100695118B1 (ko) * 2005-12-27 2007-03-14 삼성코닝 주식회사 다중-프리스탠딩 ＧａＮ 웨이퍼의 제조방법
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5026946B2 (ja) * 2007-12-19 2012-09-19 古河電気工業株式会社 窒化物半導体単結晶基板製造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0647730A2 (en) 1993-10-08 1995-04-12 Mitsubishi Cable Industries, Ltd. GaN single crystal
US20020013042A1 (en) 2000-04-17 2002-01-31 Hadis Morkoc Defect reduction in GaN and related materials
JP2005502193A (ja) 2001-09-05 2005-01-20 クリー　インコーポレイテッド 独立（Ａｌ、Ｇａ、Ｉｎ）Ｎおよびそれを形成するための分割方法
US20060108573A1 (en) 2004-11-23 2006-05-25 Changho Lee Single crystalline gallium nitride thick film having reduced bending deformation
EP1930486A1 (en) 2005-08-25 2008-06-11 Tohoku Techno Arch Co., Ltd. Process for producing semiconductor substrate
WO2007023911A1 (ja) 2005-08-25 2007-03-01 Tohoku Techno Arch Co., Ltd. 半導体基板製造方法
JP2009519202A (ja) * 2005-12-12 2009-05-14 キーマ テクノロジーズ， インク． Ｉｉｉ族窒化物製品及び同製品の作製方法
US20070141823A1 (en) 2005-12-12 2007-06-21 Kyma Technologies, Inc. Inclusion-free uniform semi-insulating group III nitride substrates and methods for making same
US20080108171A1 (en) 2006-09-20 2008-05-08 Rogers John A Release strategies for making transferable semiconductor structures, devices and device components
WO2008036837A2 (en) 2006-09-20 2008-03-27 The Board Of Trustees Of The University Of Illinois Release strategies for making transferable semiconductor structures, devices and device components
EP2243867A1 (en) 2008-01-18 2010-10-27 Sumitomo Electric Industries, Ltd. Method for growing gallium nitride crystal and method for producing gallium nitride substrate
WO2010025153A1 (en) 2008-08-25 2010-03-04 Soraa, Inc. Nitride crystal with removable surface layer and methods of manufacture
US20100219505A1 (en) * 2008-08-25 2010-09-02 Soraa, Inc. Nitride crystal with removable surface layer and methods of manufacture
US20100147370A1 (en) 2008-12-08 2010-06-17 Alta Devices, Inc. Multiple stack deposition for epitaxial lift off
JP2012012233A (ja) 2010-06-29 2012-01-19 Hitachi Cable Ltd 窒化物半導体結晶構造及び窒化物半導体自立基板の製造方法

Also Published As

Publication number Publication date
CN103748662A (zh) 2014-04-23
WO2013003522A3 (en) 2013-02-28
JP6117199B2 (ja) 2017-04-19
KR20140057249A (ko) 2014-05-12
JP2014521212A (ja) 2014-08-25
US8921210B2 (en) 2014-12-30
US20130001748A1 (en) 2013-01-03
EP2727134A4 (en) 2015-04-01
WO2013003522A2 (en) 2013-01-03
EP2727134A2 (en) 2014-05-07
US9064685B2 (en) 2015-06-23
CN103748662B (zh) 2016-11-09
US20150076512A1 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
KR101983412B1 (ko) 반도체 기판 및 그 형성 방법
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
EP2896725B1 (en) Aluminum nitride substrate and group-iii nitride laminate
KR20150052275A (ko) 특정한 결정학적 특징을 갖는 iii-v족 기판 물질 및 제조 방법
US20120021549A1 (en) Method for growing crystals of nitride semiconductor, and process for manufacture of semiconductor device
KR20140056224A (ko) 반도체 기판 및 그 제조 방법
US10043662B2 (en) Method of forming semiconductor substrate
US20110179993A1 (en) Crystal growth process for nitride semiconductor, and method for manufacturing semiconductor device
US20170279003A1 (en) Group iii nitride semiconductor and method for producing same
US7928447B2 (en) GaN crystal substrate, fabricating method of GaN crystal substrate, and light-emitting device
EP1869717B1 (en) Production method of group iii nitride semioconductor element
US5856208A (en) Epitaxial wafer and its fabrication method
JP3625686B2 (ja) 化合物半導体エピタキシャルウエハとその製造方法及び、これを用いて製造される発光ダイオード
JP3221359B2 (ja) ｐ形ＩＩＩ族窒化物半導体層及びその形成方法
JP2009212112A (ja) エピタキシャルウェーハ
CN101147267A (zh) 制造ⅲ族氮化物半导体元件的方法
JP5862472B2 (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2001036133A (ja) エピタキシャルウエハおよび発光ダイオード
JP2010206220A (ja) エピタキシャルウェーハ
JP2000072599A (ja) エピタキシャルウエハの製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant