JP2009536606A - 非極性および半極性（Ａｌ、Ｇａ、Ｉｎ）Ｎの原位置欠陥低減技術 - Google Patents

非極性および半極性（Ａｌ、Ｇａ、Ｉｎ）Ｎの原位置欠陥低減技術 Download PDF

Info

Publication number
JP2009536606A
JP2009536606A JP2009509844A JP2009509844A JP2009536606A JP 2009536606 A JP2009536606 A JP 2009536606A JP 2009509844 A JP2009509844 A JP 2009509844A JP 2009509844 A JP2009509844 A JP 2009509844A JP 2009536606 A JP2009536606 A JP 2009536606A
Authority
JP
Japan
Prior art keywords
sin
layer
nitride
nanomask
nonpolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009509844A
Other languages
English (en)
Inventor
アルパン チャクラボーティー，
クワンク−チョン キム，
スティーブン ピー． デンバース，
ジェームス エス． スペック，
ウメシュ ケー． ミシュラ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of JP2009536606A publication Critical patent/JP2009536606A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

欠陥密度低減型の平面窒化ガリウム（ＧａＮ）膜を成長させるための方法が開示される。本方法は、（ａ）少なくとも１つの窒化ケイ素（ＳｉＮｘ）ナノマスク層をＧａＮテンプレート上に成長させるステップと、（ｂ）ＳｉＮｘナノマスク層の上にＧａＮ膜の厚さを成長させるステップと、を含む。ナノマスクは、ナノメートルスケールの開口部を含むマスクである。ＧａＮテンプレートは、低温または高温窒化物核形成層の基板上での成長を含んでもよく、その後、融合を達成するために約０．５μｍ厚さのＧａＮの成長を含む。

Description

（関連出願の相互参照）
本願は、次の同時係属で同一人に譲渡された米国特許出願の米国特許法１１９条（ｅ）項の利益を主張するものであり、この出願は、参考として本明細書に援用される：
米国仮特許出願第６０／７９８，９３３号（２００６年５月９日出願、出願人（Ａｒｐａｎ Ｃｈａｋｒａｂｏｒｔｙ、Ｋｗａｎｇ−Ｃｈｏｏｎｇ Ｋｉｍ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ、およびＵｍｅｓｈ Ｋ．Ｍｉｓｈｘａ）、名称「ＴＥＣＨＮＩＱＵＥ ＦＯＲ ＤＥＦＥＣＴ ＲＥＤＵＣＴＩＯＮ ＩＮ ＮＯＮＰＯＬＡＲ ＡＮＤ ＳＥＭＩＰＯＬＡＲ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＦＩＬＭＳ ＵＳＩＮＧ ＩＮ−ＳＩＴＵ ＳＩＬＩＣＯＮ ＮＩＴＲＩＤＥ ＮＡＮＯＭＡＳＫＩＮＧ」、代理人整理番号３０７９４．１８０−ＵＳ−Ｐ１（２００６−５３０））。
本願は、次の同時係属で同一人に譲渡された出願に関連する：
米国実用特許出願第１０／５３７，６４４号（２００５年６月６日、出願人（Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ、Ｍｉｃｈａｅｌ Ｄ．Ｃｒａｖｅｎ、Ｐａｕｌ Ｔ．Ｆｉｎｉ、ＳｔｅｖｅｎＰ．Ｄｅｎｂａａｒｓ、Ｊａｍｅｓ Ｓ．ＳｐｅｃｋおよびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、名称「ＧＲＯＷＴＨ ＯＦ ＲＥＤＵＣＥＤ ＤＩＳＬＯＣＡＴＩＯＮ ＤＥＮＳＩＴＹ ＮＯＮＰＯＬＡＲ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＢＹ ＨＹＤＲＩＤＥ ＶＡＰＯＲ ＰＨＡＳＥ ＥＰＩＴＡＸＹ」、代理人整理番号３０７９４．００９３−ＵＳ−ＷＯ（２００３−２２４−１））であって、この出願は、国際出願ＵＳ０３／２１９１８号（２００３年７月１５日出願、代理人整理番号３０７９４．００９３−ＷＯ−Ｕ１（２００３−２２４−１）の米国特許法３６５条（ａ）項の優先権を主張し、後者の出願は、米国仮特許出願第６０／４３３，８４３号（２００２年１２月１６日出願、代理人整理番号３０７９４．００９３−ＵＳ−Ｐ１ （２００３−２２４−１））の米国特許法１１９条（ｅ）項の利益を主張するものである；
米国実用特許出願第１０／５３７，３８５号（２００５年６月３日、出願人（Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ、Ｐａｕｌ Ｔ．Ｆｉｎｉ、Ｓｈｉｇｅｍａｓａ Ｍａｔｓｕｄａ、Ｍｉｃｈａｅｌ Ｄ．Ｃｒａｖｅｎ、Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、およびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、名称「ＧＲＯＷＴＨ ＯＦ ＰＬＡＮＡＲ，ＮＯＮＰＯＬＡＲ Ａ−ＰＬＡＮＥ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＢＹ ＨＹＤＲＩＤＥ ＶＡＰＯＲ ＰＨＡＳＥ ＥＰＩＴＡＸＹ」、代理人整理番号３０７９４．００９４−ＵＳ−ＷＯ（２００３−２２５−１））であって、この出願は、国際出願ＵＳ０３／２１９１６号（２００３年７月１５日出願、代理人整理番号３０７９４．００９４−ＷＯ−Ｕ１（２００３−２２５−１）の米国特許法３６５条（ａ）項の優先権を主張し、後者の出願は、米国仮特許出願第６０／４３３，８４４号（２００２年１２月１６日出願、代理人整理番号３０７９４．００９４−ＵＳ−Ｐ１（２００３−２２５−１））の米国特許法１１９条（ｅ）項の利益を主張するものである；
米国実用特許出願第１０／４１３，６９１号（２００３年４月１５日、出願人（Ｍｉｃｈａｅｌ Ｄ．Ｃｒａｖｅｎ、Ｓｔａｃｉａ Ｋｅｌｌｅｒ、Ｓｔｅｖｅｎ Ｐ．Ｄｅｎｂａａｒｓ、ＴａＩ Ｍａｒｇａｌｉｔｈ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、Ｓｈｕｊｉ Ｎａｋａｍｕｒａ、およびＵｍｅｓｈ Ｋ．Ｍｉｓｈｒａ）、名称「ＮＯＮＰＯＬＡＲ Ａ−ＰＬＡＮＥ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＴＨＩＮ ＦＩＬＭＳ ＧＲＯＷＮ ＢＹ ＭＥＴＡＬＯＲＧＡＮＩＣ ＣＨＥＭＩＣＡＬ ＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮ」、代理人整理番号３０７９４．０１００−ＵＳ−Ｕｌ（２００２−２９４−１））であって、この出願は、米国仮特許出願第６０／３７２，９０９号（２００２年４月１５日出願、代理人整理番号３０７９４．９５−ＵＳ−Ｐ１）の米国特許法１１９条（ｅ）項の利益を主張するものである；
米国分割特許出願第１１／４７２，０３３号（２００６年６月２１日出願、出願人（Ｍｉｃｈａｅｌ Ｄ．Ｃｒａｖｅｎ、Ｓｔａｃｉａ Ｋｅｌｌｅｒ、Ｓｔｅｖｅｎ Ｐ．Ｄｅｎｂａａｒｓ、ＴａＩ Ｍａｒｇａｌｉｔｈ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、Ｓｈｕｊｉ Ｎａｋａｍｕｒａ、およびＵｍｅｓｈ Ｋ．Ｍｉｓｈｒａ）、名称「ＮＯＮＰＯＬＡＲ（ＡＬ，Ｂ，ＩＮ，ＧＡ）Ｎ ＱＵＡＮＴＵＭ ＷＥＬＬ ＡＮＤ ＨＥＴＥＲＯＳＴＲＵＣＴＵＲＥ ＭＡＴＥＲＩＡＬＳ ＡＮＤ ＤＥＶＩＣＥＳ」、代理人整理番号３０７９４．０１０１−ＵＳ−Ｄ１（２００２−３０））であって、この出願は、米国特許出願第１０／４１３，６９０号、現在の米国特許第７，０９１，５１４号（２００３年４月１５日、出願人（Ｍｉｃｈａｅｌ Ｄ．Ｃｒａｖｅｎら）、名称「ＮＯＮＰＯＬＡＲ（Ａｌ，Ｂ，Ｉｎ，Ｇａ）Ｎ ＱＵＡＮＴＵＭ ＷＥＬＬ ＡＮＤ ＨＥＴＥＲＯＳＴＲＵＣＴＵＲＥ ＭＡＴＥＲＩＡＬＳ ＡＮＤ ＤＥＶＩＣＥＳ」、代理人整理番号３０７９４．１０１−ＵＳ−Ｕ１）の米国特許法１２０条および１２１条の利益を主張し、後者の出願は、米国仮特許出願第６０／３７２，９０９号（２００２年４月１５日出願、出願人（Ｍｉｃｈａｅｌ Ｄ．Ｃｒａｖｅｎ、Ｓｔａｃｉａ Ｋｅｌｌｅｒ、Ｓｔｅｖｅｎ Ｐ．Ｄｅｎｂａａｒｓ、ＴａＩ Ｍａｒｇａｌｉｔｈ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、Ｓｈｕｊｉ Ｎａｋａｍｕｒａ、およびＵｍｅｓｈ Ｋ．Ｍｉｓｈｒａ）、名称「ＮＯＮＰＯＬＡＲ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＢＡＳＥＤ ＴＨＩＮ ＦＩＬＭＳ ＡＮＤ ＨＥＴＥＲＯＳＴＲＵＣＴＵＲＥ ＭＡＴＥＲＩＡＬＳ」、代理人整理番号３０７９４．９５−ＵＳ−Ｐ１）の米国特許法１１９条（ｅ）項の利益を主張する；
米国実用特許出願第１１／４８６，２２４号（２００６年７月１３日出願、出願人（Ｔｒｏｙ Ｊ．Ｂａｋｅｒ、Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、およびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、名称「ＬＡＴＥＲＡＬ ＧＲＯＷＴＨ ＭＥＴＨＯＤ ＦＯＲ ＤＥＦＥＣＴ ＲＥＤＵＣＴＩＯＮ ＯＦ ＳＥＭＩＰＯＬＡＲ ＮＩＴＲＩＤＥ ＦＩＬＭＳ」、代理人整理番号３０７９４．１４１−ＵＳ−Ｕ１（２００５−６７２））であって、この出願は、米国仮特許出願第６０／６９８，７４９号（２００５年７月１３日出願、出願人（Ｔｒｏｙ Ｊ．Ｂａｋｅｒ、Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、およびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、名称「ＬＡＴＥＲＡＬ ＧＲＯＷＴＨ ＭＥＴＨＯＤ ＦＯＲ ＤＥＦＥＣＴ ＲＥＤＵＣＴＩＯＮ ＯＦ ＳＥＭＪＰＯＬＡＲ ＮＩＴＲＩＤＥ ＦＩＬＭＳ」、代理人整理番号３０７９４．１４１−ＵＳ−Ｐ１（２００５−６７２−１））の米国特許法１１９条（ｅ）項の利益を主張するものである；
米国実用特許出願第１１／６５５，５７３号（２００７年１月１９日出願、出願人（Ｊｏｈｎ Ｆ．Ｋａｅｄｉｎｇ、Ｄｏｎｇ−Ｓｅｏｎ Ｌｅｅ、Ｍｉｃｈａｅｌ Ｉｚａ、Ｔｒｏｙ Ｊ．Ｂａｋｅｒ、Ｈｉｔｏｓｈｉ Ｓａｔｏ、Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ、およびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、名称「ＭＥＴＨＯＤ ＦＯＲ ＩＭＰＲＯＶＥＤ ＧＲＯＷＴＨ ＯＦ ＳＥＭＩＰＯＬＡＲ（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ」、代理人整理番号３０７９４．１５０−ＵＳ−Ｕ１（２００６−１２６））であって、この出願は、米国仮特許出願第６０／７６０，７３９号（２００６年１月２０日出願、出願人（Ｊｏｈｎ Ｆ． Ｋａｅｄｉｎｇ、Ｄｏｎｇ−Ｓｅｏｎ Ｌｅｅ、Ｍｉｃｈａｅｌ Ｉｚａ、Ｔｒｏｙ Ｊ．Ｂａｋｅｒ、Ｈｉｔｏｓｈｉ Ｓａｔｏ、Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ、およびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、名称「ＭＥＴＨＯＤ ＦＯＲ ＩＭＰＲＯＶＥＤ ＧＲＯＷＴＨ ＯＦ ＳＥＭＩＰＯＬＡＲ（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ」、代理人整理番号３０７９４．１５０−ＵＳ−Ｐ１（２００６−１２６））の米国特許法１１９条（ｅ）項の利益を主張するものである；
これら全ての出願および特許は参考として本明細書に援用される。
（発明の分野）
本発明は、非極性および半極性の平面ＩＩＩ族窒化物膜における欠陥密度を低減するための方法に関する。
（関連技術の説明）
（注記：本出願は、例えば［ｘ］のように角括弧内の１つ以上の参照番号によって明細書に示されるような多数の異なる刊行物を参照する。これらの参照番号に従い順序付けられるこのような異なる刊行物のリストは、タイトルが（参考文献）である節において以下に示されることが可能である。これらの刊行物の各々は、参照することによって本明細書に組み込まれる。）
本発明に先立って、窒化ガリウム（ＧａＮ）膜等の非極性および半極性のＩＩＩ族窒化物膜における欠陥低減の達成に使用された技術は、横方向エピタキシャル過成長方法、側壁横方向エピタキシャル過成長方法、および選択領域横方向エピタキシャルである。これらの技術の全ては、原位置外の処理ステップおよび再成長を伴う。
原位置窒化ケイ素（ＳｉＮｘ）中間層の使用は、従来のｃ面ＧａＮの欠陥低減において効果的な技術であることが証明されている［１〜３］（非特許文献１〜３）。しかしながら、原位置ＳｉＮｘは、非極性および半極性の平面ＧａＮ膜における欠陥低減にこれまで使用されていない。
したがって、当技術分野において、非極性および半極性の平面ＩＩＩ族窒化物膜における欠陥密度を低減する方法を改善するニーズが存在する。本発明はこのニーズを満たす。
Ｓ．Ｓａｋａｉ、Ｔ．Ｗａｎｇ、Ｙ．Ｍｏｒｉｓｈｉｍａ、およびＹ．Ｎａｏｉ、Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ、２２１、３３４（２０００） Ｓ．Ｔａｎａｋａ、Ｍ．Ｔａｋｅｕｃｈｉ、およびＹ．Ａｏｙａｇｉ、Ｊａｐ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、３８、Ｌ８３１（２０００） Ｆ． Ｙｕｎ、Ｙ．−Ｔ．Ｍｏｏｎ、Ｙ．Ｆｕ、Ｋ．Ｚｈｕ、Ｕ．Ｏｚｇｕｒ、Ｈ．Ｍｏｒｋｏｃ、ＣＫ．Ｉｎｏｋｉ、Ｔ．Ｓ Ｋｕａｎ、Ａ．Ｓａｇａｒ、およびＲ．Ｍ．Ｆｅｅｎｓｔｒａ、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、９８、１２３５０２（２００５）
上述の従来技術における限界を克服するために、また、本明細書を熟読および理解することによって明白となるその他の限界を克服するために、本発明は、欠陥密度が低減された非極性または半極性のＩＩＩ族窒化物層を成長させるための方法を開示する。本方法は、少なくとも１つの窒化ケイ素（ＳｉＮｘ）ナノマスク層を、ＩＩＩ族窒化物テンプレート（例えば、ＧａＮテンプレート）の上に成長させるステップと、非極性または半極性のＩＩＩ族窒化物層（例えば、ＧａＮ膜）を、ＳｉＮｘナノマスク層の上に成長させるステップとを含み、ＳｉＮｘナノマスク層を含まずに成長させられた非極性または半極性のＩＩＩ族窒化物層に比べて欠陥密度が低減された非極性または半極性のＩＩＩ族窒化物層がもたらされる。
次に、同一の参照番号が図面において対応する部分を表す図面を参照する。
好適な実施形態に関する以下の説明において添付の図面を参照する。これらの図面は、好適な実施形態の一部を形成し、また、本発明が実践され得る特定の実施形態を例証として示す。その他の実施形態を利用し、本発明の範囲を逸脱することなく構造変化を加えてもよいことを理解されたい。
（概要）
本発明のナノマスク技術は、低欠陥密度の非極性および半極性のＧａＮ膜の成長に関するいくつかの重要な特徴を含む。これらの好適な要素は以下を含む。
１．ｒ面サファイア、ａ面ＳｉＣ、ｍ面ＳｉＣ、スピネル、アルミン酸リチウムを含むがそれだけに限定されない基板を使用する。
２．低温または高温のＧａＮまたはＡｌＮまたはＡｌｘＧａ１−ｘＮ核形成層を成長させ、その後、〜０．５μｍ（より厚くても薄くてもよい）のＧａＮを成長させて融合を達成する。
３．ＳｉＮの高成長速度を達成するように、窒素雰囲気中において、かつ高成長温度でＧａＮテンプレートの上において最適厚さのＳｉＮｘ層を成長させる。
４．ＳｉＮｘ層の上に厚いＧａＮ膜を成長させる。
ステップ３および４は、転位密度をさらに低減するために、何度も繰り返すことが可能であることに留意されたい。また、ＳｉＮｘ層の真上のＧａＮ融合層は、中間の温度（約８００〜１０００℃）で成長可能であり、アイランドをより大きく成長させることによってさらなる欠陥低減を支援し、また、最終の厚い層は、不純物混入を低減するために高温（約１０００〜１２００℃）で成長させられる。
（技術的説明）
（欠陥低減のための原位置ＳｉＮｘナノマスクの実装）
これまでに実行されたＳｉＮｘ成長の最適化および較正に基づき、転位を低減するために、ＳｉＮｘナノマスクの中間層がａ面ＧａＮテンプレートの成長中に原位置に挿入される。本節は、欠陥低減型のａ面テンプレートの成長と、そのテンプレートに関して実行する評価について説明する。
（ＳｉＮｘ中間層を使用するＧａＮの成長）
ＳｉＮｘ中間層を使用するａ面ＧａＮにおける欠陥低減工程を理解するために、多くの成長研究が実行されている。
図１は、一実施形態に従って成長させられた欠陥低減型のａ面テンプレートを示す概略図である。原位置アニールされたｒ面サファイア基板（４）の上に低温（ＬＴ）ＧａＮ核形成層（２）を成膜することによって、欠陥低減型ａ面テンプレートの成長を開始させた。その後、約０．５〜０．７μｍ厚さの高温（ＨＴ）の非意図的にドープされた（ＵＩＤ）ＧａＮ（６）を成長させた。次に、窒素雰囲気においてジシランおよびアンモニアを流動させることによって、ＳｉＮｘナノマスク（８）の薄い層を挿入した。ＳｉＮｘ層の成長時間を０秒から１５０秒で変化させて、ＳｉＮｘの厚さを制御した。ＳｉＮｘ層の後に、約０．１μｍ厚さのＵＩＤ ＧａＮを成長させ、最後に、２μｍ厚さのＳｉドープされたＧａＮ（１０）を成長させた。過成長層の電気特性を調整するために、最終層はＳｉドープされた。
トリメチルガリウムおよびアンモニアをＧａＮの成長源として使用し、水素をキャリアガスとして使用した。本実験におけるＳｉＮｘ成長に関し、Ｓｉドーピング用にジシランを流入する追加の線が無いことから、希釈ジシランタンク（４０ｐｐｍ）を使用した。ゆえに、ＳｉＮｘ成長およびＳｉドーピング用に同一の供給源を使用した。「中断」成長の分析により、ＳｉＮｘナノマスク（８）上におけるアイランド（１２）の形態学的進化が認められた。一連の試料を成長させ、ＳｉＮｘ中間層の上のＨＴ ＧａＮ層（１０）の厚さを０μｍから２μｍに変化させた。使用される特定のリアクタの原位置評価能力は、レーザ反射率モニタリングに限定されることから、本原位置外手法が用いられた。遷移試料の成長に引用される膜厚は、２次元（２Ｄ）平面ＧａＮ膜（１０）の成長時間と成長速度の積に相当する。
成長後、ノマルスキー顕微鏡法、高解像度Ｘ線回折（ＨＲＸＲＤ）、走査電子顕微鏡法（ＳＥＭ）、原子間力顕微鏡法（ＡＦＭ）、透過電子顕微鏡法（ＴＥＭ）、および室温フォトルミネッセンス法（ＰＬ）の測定によって試料を評価した。
（ノマルスキーおよび原子間力顕微鏡法（ＡＦＭ））
ノマルスキーモードの光学顕微鏡法およびＡＦＭによって、成長時の試料の表面形態を研究した。デジタル計器Ｄ３０００ＡＦＭをタッピングモードで使用して、試料の表面を撮像した。
図２は、１２０秒のＳｉＮｘ中間層成長を含む完全に融合したａ面ＧａＮ膜の表面のノマルスキー画像を示し、また、融合端から形成されるいくつかのピットを時に伴う平滑かつ均一の表面が明示される。
図３（ａ）は、ＳｉＮｘナノマスクを含むＧａＮテンプレートの表面のＡＦＭ画像を示し、図３（ｂ）は、ＳｉＮｘナノマスクを含まないＧａＮテンプレートのＡＦＭ画像を示す。従って、図３（ａ）および３（ｂ）によって、ＳｉＮｘ中間層の挿入後に発生するＧａＮ膜の表面形態における有意な改善が示される。例えば、ＧａＮ膜の改善された表面形態は、サブミクロンのピットの密度の低減と、２乗平均平方根（ＲＭＳ）粗度の２．６ｎｍから０．６ｎｍへの減少とを含む。
（Ｘ線測定）
成長時の膜の結晶品質および結晶モザイクを、４つのバウンスＧｅ（２２０）−単色Ｃｕ Ｋα放射および検出器における１．２ｍｍのスリットを含む受光スリットモードで動作し、フィリップス社の４軸ＭＲＤ（材料研究回折計）Ｘ線回折計を使用して判定した。ＧａＮの軸上（１１０）と、軸外（１００）、（１０１）、（２０１）、および（１０２）反射の両方について、オメガＸ線ロッキングカーブ（ＸＲＣ）を測定した。軸上に関し、ｃモザイク（φ＝０°）およびｍモザイク（φ＝９０°）ＸＲＣを測定した。不整合の大きいヘテロエピタキシャル薄膜／基板システムのモデル化は、これらの膜のＸＲＣの半値全幅（ＦＷＨＭ）が、膜のモザイク構造に直接関連し得ることを示している［４］。Ｈｅｙｉｎｇらが提示したｃ−ＧａＮ膜に関する分析によると、軸上および軸外ＦＷＨＭは、結晶の転位密度に直接相関可能である［５］。軸上ピーク幅がらせん転位および混合特性転位によって拡張され、軸外幅が端成分貫通転位（ＴＤ）によって拡張される（ＴＤ線方向が膜垂線に平行であることが前提である）ことが認められた。計器の分解能および短コヒーレンス長によるピーク拡張は、ごくわずかであると仮定された。
異なるＳｉＮｘ成長時間で成長した試料の軸上および軸外ＸＲＣを測定した。図４（ａ）および図４（ｂ）は、ＳｉＮｘ成長時間の関数として測定のＦＷＨＭを描く。図４（ａ）は、ＳｉＮｘ中間層を含まないＧａＮテンプレートの軸上φ＝０°およびφ＝９０°のＦＷＨＭが、それぞれ０．６９°（１２９０”）および０．３６°（２４７１”）であったことを示す。図４（ｂ）は、「ツイスト」モザイクを測定する（１０１）軸外ピークのＦＷＨＭが０．６４°（２２９２”）であったことを示す。このような大きなＦＷＨＭ値は、平面ａ面ＧａＮに典型的に認められる高転位密度に一致する。全反射に関する軸上および軸外ＦＷＨＭが、ＳｉＮｘ成膜時間が増加するにつれて減少したことが図４（ａ）および４（ｂ）において示されることが可能である。この減少は、ＳｉＮｘナノマスクを含むＧａＮ膜における転位低減を示した。また、軸上走査（図４（ａ））に関し、ｍモザイク対ｃモザイクの比率が、ＳｉＮｘ成長時間の増加に一致したことも留意されたい。最小ＸＲＣのＦＷＨＭは、１５０秒のＳｉＮｘ成膜で入手され、軸上値は、φ＝０°およびφ＝９０°についてそれぞれ０．２９°（１０４０”）および０．２５°（９２４”）であった。軸外値は、（１０１）、（２０１）、および（１０２）反射についてそれぞれ０．４２°（１５０８”）、０．３８°（１３７５”）、および０．３３°（１２０８”）であった。しかしながら、１５０秒のＳｉＮｘ成長で成長した試料は、２μｍ厚さのＧａＮの過成長後に完全に融合できなかった。
（透過電子顕微鏡法（ＴＥＭ））
ＳｉＮｘ中間層を含んで成長したａ面ＧａＮおよびＳｉＮｘ中間層を含まずに成長したａ面ＧａＮの微細構造にＸＲＣ測定を相関させるためにＴＥＭが使用されている。
Figure 2009536606
 断面図および平面図の試料が、ＦＥＩ集束イオンビーム器（モデルＤＢ２３５デュアルビーム）を使用して調製された。２つのビーム回折コントラストの明視野および暗視野画像が、２００ｋＶで動作するＦＥＩ Ｔｅｃｎａｉ Ｇ２ Ｓｐｈｅｒａ顕微鏡を使用して撮像された。０秒、１２０秒、および１５０秒のＳｉＮｘ成長時間で、試料についてＴＥＭを実行した。
図５は、１５０秒のＳｉＮｘ中間層成長を含むＧａＮテンプレートの断面画像を示す。図６（ａ）および６（ｂ）は、１５０秒のＳｉＮｘ中間層成長を含むａ面ＧａＮテンプレートの平面図ＴＥＭ画像を示し、ここで、図６（ａ）および図６（ｂ）の回折条件は、それぞれｇ＝
Figure 2009536606
 および０００２である。断面画像において、全試料に関し
Figure 2009536606
 成長方向に平行する共通線方向をＴＤが有することが認められた。ＧａＮ−ＳｉＮｘ−ＧａＮ界面においてＴＤの大幅な消滅が認められ、過成長領域のＴＤ密度はかなり低かった。従って、ＧａＮテンプレートにおける転位低減が、ＳｉＮｘ中間層の挿入によって確かに達成されたことが明らかになった。
ＴＤの他に、試料における平面図ＴＥＭによって、ｃ軸に垂直に整合される積層欠陥（ＳＦ）が明らかになった。試料のＴＤおよびＳＦ密度を平面図画像から決定し、その値を表１に要約する。ＧａＮ膜におけるＴＤおよびＳＦ密度の両方が、ＳｉＮｘナノマスキングの結果減少したことが表より明らかであり、これは、ＨＲＸＲＤの結果に一致する。
Figure 2009536606
 （フォトルミネッセンス（ＰＬ）測定）
図７は、ＧａＮバンド端のＰＬ強度がＳｉＮｘナノマスキングによっていかに改善されたかを示す。ＳｉＮｘ中間層を含まないａ−ＧａＮ試料は、バンド端発光を示さなかった。しかしながら、図７に示されるように、ＳｉＮｘの厚さが増加するにつれてＰＬ発光強度が増加した。発光強度の増加は、恐らく、ＴＤ密度が低減した結果による。１５０秒のＳｉＮｘの試料からの大幅に増加した発光強度は、恐らく、試料の非融合面からの光抽出の増加による。
（工程ステップ）
図８は、欠陥密度低減型の半極性および非極性のＩＩＩ族窒化物層を成長させるための方法を示すフローチャートである。
ブロック１６は、少なくとも１つのＳｉＮｘナノマスク層をＩＩＩ族窒化物（例えば、ＧａＮ）テンプレート上に成長させるステップを示し、ここで、ナノマスクは、ナノメートルスケールの開口部を含むマスクである。
ＧａＮテンプレートは、低温または高温の窒化物核形成層の基板上での成長を含んでもよく、その後、融合を達成するように約０．５μｍ厚さのＧａＮの成長を含む。あるいは、ＧａＮテンプレートは、自立ＧａＮウエハであってもよい。ＧａＮテンプレートは、非極性（例えば、ａ面またはｍ面）あるいは半極性（例えば、（１０−１−１）、（１０−１−３）、（１０−２−２））等の結晶方位を有する。
ＳｉＮｘナノマスク層の成長は、ＳｉＮｘナノマスクの高成長速度を達成するために、窒素雰囲気にあってもよく、また高成長温度であってもよい。成長温度を７００℃〜１２００℃で変化させると、成長速度が線形的に増加した。一実施形態において、ＳｉＮｘ成長に約１１５０℃を使用した。
ナノマスク層の厚さは、ジシランおよびアンモニアを窒素雰囲気において０秒〜１５０秒の範囲の時間流動させることによって達成されてもよい（但し、これは、成長速度に応じて大きくてもよい）。ナノマスクは、ＳｉＮｘアイランドの成長を含んでもよい。ナノマスクは、少なくとも１つの開孔を含んでもよい。
ブロック１８は、ＳｉＮｘナノマスク層の上に少なくとも１つの非極性または半極性のＩＩＩ族窒化物（例えば、ＧａＮ）層の厚さを成長させるステップを示す。非極性または半極性のＩＩＩ族窒化物膜は、ＵＩＤ ＧａＮ層上に成膜されたドープＧａＮ層等の構造を含んでもよい。ＳｉＮｘナノマスク層の上の非極性または半極性のＩＩＩ族窒化物層の成長は、ＳｉＮｘナノマスクにおける少なくとも１つの開孔においてナノ横方向エピタキシャル過成長方法を含んでもよく、非極性または半極性のＩＩＩ族窒化物層は、開孔を通ってＳｉＮｘナノマスク層上に横方向に成長し、融合膜または非融合膜を形成するようにする。一実施形態において、開孔はナノスケールの開孔である。
ナノマスキングによって、膜の表面形態が改善されてもよく、例えば、５μｍ×５μｍの面積における表面粗度は最大０．６ｎｍである。
さらに、ナノマスキング方法により、膜の転位密度（ＴＤまたは積層欠陥）が低減される。例えば、ＳｉＮｘナノマスク層の上のＧａＮの貫通転位密度は９×１０９ｃｍ−２未満であってもよく、また、積層欠陥密度は３×ｌ０５ｃｍ−１未満であってもよい。転位密度の低減は、Ｘ線ロッキングカーブＦＷＨＭの低減によって証明されてもよい。例えば、ＳｉＮｘナノマスク層の上のＧａＮは、φ＝０°およびφ＝９０°についてそれぞれ０．２９°（１０４０”）および０．２５°（９２４”）未満の軸上ＸＲＣのＦＷＨＭによって評価されてもよく、また、（１０１）、（２０１）、および（１０２）反射についてそれぞれ０．４２°（１５０８”）、０．３８°（１３７５”）、および０．３３°（１２０８”）未満の軸外ＸＲＣのＦＷＨＭによって評価されてもよい。ナノマスキングにより、膜のフォトルミネッセンス発光が増加してもよい。また、膜は、ｎ型ドープ層において電子移動度の増加も提示する（例えば、中間層を含まない試料の〜３０ｃｍ２／Ｖ−ｓに比べ、ＳｉＮ中間層を含む試料では〜１６７ｃｍ２／Ｖ−ｓである）。
ブロック２０は、例えば、非極性または半極性のＩＩＩ族窒化物層の上に欠陥密度の低減されたさらなる層を成長させる任意のステップを示す。さらなる層は、ＧａＮベースのデバイス形成のために別のＳｉＮｘナノマスクまたは窒化物層を含んでもよい。これらの層は、原位置または原位置外で成膜されてもよい。
ＳｉＮｘ成長は、ＧａＮ膜成長と共に原位置であってもよい。追加のステップを必要に応じて加えてもよい。最適なＳｉＮｘナノマスク厚さは１．５単分子層であり、融合膜は、１．５ｎｍを超える厚さを有するＳｉＮｘに対して形成しなくてもよい。ＧａＮ膜の最適な厚さは、膜が薄くなると融合しない場合があるため１μｍを上回る。
さらに、デバイス（電子デバイスまたは光電子デバイス等、例えば、発光ダイオード、レーザダイオード、またはトランジスタ）あるいはテンプレートを、本方法を使用して作製してもよい。デバイスは、窒化物デバイス、非極性または半極性の成長から作製されるデバイス、あるいは本方法によって作製されるテンプレートにおいて成長するデバイスを含んでもよい。
代替実施形態において、ＳｉＮ層の成膜は、第１のステップでなくてもよい。代わりに、（Ａｌ、Ｉｎ、Ｇａ）Ｎ層の成長が先行可能である。さらに、ＳｉＮ層上下の層の成長条件は異なってもよい。
例えば、代替実施形態は、以下を含んでもよい。
１．基板（サファイアまたはＳｉＣまたはＬｉＡｌＯ３または自立ＧａＮ基板等）。
２．核形成層（基板に応じて任意）。
３．（Ａｌ、Ｇａ、Ｉｎ）Ｎ層（任意であり、厚くても薄くてもよい）。
４．ＳｉＮｘ中間層。
５．（Ａｌ、Ｇａ、Ｉｎ）Ｎ層（任意であり、厚くても薄くてもよく、中間温度または高温でもよい）。
４．ＳｉＮｘ中間層。
５．（Ａｌ、Ｇａ、Ｉｎ）Ｎ層（任意であり、厚くても薄くてもよく、中間温度または高温でもよい）。
６．上記ステップ４および５は、何度も繰り返し可能である。
７．（Ａｌ、Ｇａ、Ｉｎ）Ｎ層（好ましくは、高温において厚い層）。
（可能な修正および変更）
好適な実施形態は、欠陥低減のためのＳｉＮｘナノマスキング技術を使用して、非極性および半極性の方向を含む結晶方位に沿って低欠陥密度のＧａＮ膜が成長し得る工程について説明した。「技術的説明」の節に記載される特定の例は、ａ面ＧａＮ膜に関する（つまり、成長方向または結晶方位はＧａＮ
Figure 2009536606
 方向）。しかしながら、我々の研究によって、ａ面窒化物の成長手順が、典型的にはｍ面を含む結晶方位および半極性窒化物成長に一致するまたは容易に適応可能であることが立証された。ゆえに、本工程は、ウルツ鉱
Figure 2009536606
 または
Figure 2009536606
 あるいはその他の半極性方向に沿って成長する膜および構造に適用可能である。
上述のＧａＮ膜の基層は、ｒ面Ａｌ２Ｏ３上に成長するＭＯＣＶＤ成長ａ面ＧａＮテンプレートであった。代替の基板は、その本質を実質的に変更せずに、本発明の実践において使用可能である。例えば、いずれの好適な基層であっても、ＭＢＥ、ＭＯＣＶＤ、またはＨＶＰＥによってａ面ＳｉＣ基板上に成長したａ面ＧａＮ膜を含み得る。その他の可能な基板選択には、ａ面６Ｈ−ＳｉＣ、ｍ面６Ｈ−ＳｉＣ、ａ面４Ｈ−ＳｉＣ、ｍ面４Ｈ−ＳｉＣ、非極性ＧａＮ、ａ面ＺｎＯ、ｍ面ＺｎＯ、（１００）ＬｉＡｌＯ２、（１００）ＭｇＡｌ２Ｏ４、自立ａ面ＧａＮ、自立ＡｌＧａＮ、自立ＡｌＮ、またはこれらの基板のいずれかのミスカット変形をもたらすその他のＳｉＣ多形および配向が含まれるがそれだけに限定されない。これらの基板はＳｉＮナノマスキングの前に、ＧａＮテンプレート層が基板上に成長することを必ずしも必要としない
上述の構造におけるＧａＮ層の厚さは、本発明の好適な実施形態から基本的に逸脱することなく実質的に変更してもよい。また、ドーピングプロファイルも変更してもよい。追加の層を構造に挿入してもよく、または層を除去してもよい。ＳｉＮｘ層の数を増加することが可能である。技術的説明に記載の精密な成長条件も拡大してもよい。許容可能な成長条件は、リアクタの構成の形状に応じてリアクタ毎に変化する。異なる温度、圧力範囲、前駆体／反応物選択、Ｖ／ＩＩＩ比、キャリアガス、および流動条件を本発明の実践において使用してもよいことの理解の下に、代替のリアクタ設計の使用は本発明に一致する。
本発明により、欠陥が低減することにより移動性が増加するにつれて、キャリア輸送が改善され得る。ここで、１２０秒のＳｉＮ成膜で〜１６７ｃｍ２／Ｖ−ｓの電子移動度が達成され、これは、さらに改善または最適化可能である。
本発明は、波長が３６０ｎｍから６００ｎｍの間の非極性および半極性の窒化物ベースの光電子工学デバイスや、同様の波長領域で動作する非極性および半極性の窒化物ベースのレーザダイオードを含むがそれだけに限定されない様々なデバイスの設計および作製において有意な利益を提供する。また、電子デバイスも本発明から恩恵を受ける。非極性ｐ−ＧａＮにおける高移動性の利点は、へテロ構造バイポーラトランジスタ等のバイポーラ電子デバイスの作製に用いられることが可能である。
より一般的には、ＧａＮの代わりに任意のＩＩＩ族窒化物を使用して、またはＩＩＩ族窒化物をＧａＮ上に成長させることによって、本方法は実行可能である。テンプレートは、ＩＩＩ族窒化物テンプレートであってもよい。
最後に、別の原位置技術は、ＳｉＮｘ中間層技術との組み合わせにおいて使用可能である。本技術は、低過ぎず高過ぎない中間の成長温度において各形成することを含み、これは、ｃ面ＧａＮ［７］において試行されている。
（既存の実践に対する利点および改善）
基板における欠陥低減により、基板の上で成長するデバイスの性能の改善が促進される。従って、欠陥低減技術により、欠陥低減型テンプレート上に成長した非極性および半極性のＧｒ−ＩＩＩ族窒化物ベースのデバイスの性能が改善される。
より一般的に使用される横方向エピタキシャル過成長方法（ＬＥＯ）技術に比べ、原位置調製の非晶質かつナノ多孔性のＳｉＮｘ層は、マスクレスの１ステップ処理という利点を有し、また、従来のエピタキシャル横方向過成長（ＥＬＯ）方法において、原位置外リソグラフィ工程に関連して起こり得る汚染が排除可能である。また、ＳｉＮｘ網の加工寸法が縮小することによって、ナノメートルスケールの横方向エピタキシャル過成長方法（ナノＬＥＯ）が，図１の１４で示される開孔において促進され、従来のＬＥＯ成長において一般的に見られる、デバイスに悪影響を及ぼす翼領域および窓領域間の不均等性が大幅に減少する。
また、ＳｉＮ中間層によって、ヘテロエピタキシーによりひずみ緩和が促進される。これにより、ひずみによる亀裂に起因して不可能になり得るエピ層をより厚く成長させることが可能になる。
（参考文献）
以下の刊行物は、参照することによって本明細書に組み込まれる。
Figure 2009536606
Figure 2009536606
 （結論）
本発明の好適な実施形態の説明をここで終結させる。本発明の１つ以上の実施形態に関する前述の説明は、図示および説明の目的のために提示されている。包括的であるように、あるいは開示される正確な形式に本発明を限定するようには意図されていない。上記の教示の観点から、多くの修正および変更が可能である。本発明の範囲は、詳細な説明により限定されるのではなく、添付の請求項によって限定されることが意図されている。
図１は、ＳｉＮｘ中間層を含む欠陥低減型のａ面ＧａＮテンプレートの概略断面図である。 図２は、１２０秒のＳｉＮｘ成長を含むａ面ＧａＮテンプレートのノマルスキー画像である。 図３（ａ）および３（ｂ）は、２μｍ厚さのａ面ＧａＮテンプレートの５μｍ×５μｍＡＦＭ顕微鏡写真を示し、図３（ａ）は、ＳｉＮｘ中間層を含まないテンプレートの顕微鏡写真であり、図３（ｂ）は、１２０秒のＳｉＮｘ中間層成長を含むテンプレートの顕微鏡写真であり、図３（ａ）および３（ｂ）における棒は、表面粗度を示すように、それぞれ２０ｎｍおよび３ｎｍの高さのスケールを表す。 図４（ａ）および４（ｂ）は、ａ面ＧａＮテンプレートの軸上（図４（ａ））および軸外（図４（ｂ））ＸＲＣのＦＷＨＭを、ＳｉＮｘ成膜時間の関数として示し、ここで、網掛け領域は、２μｍのＧａＮ過成長後の融合しないままの試料を示す。 図５は、１５０秒のＳｉＮｘ中間層成長を含むａ面ＧａＮテンプレートの断面ＴＥＭ画像を示し、ここで、回折条件はｇ＝０００２である。 図６（ａ）および６（ｂ）は、１５０秒のＳｉＮｘ中間層成長を含むａ面ＧａＮテンプレートの平面図のＴＥＭ画像を示し、ここで、図６（ａ）および図６（ｂ）の回折条件は、それぞれｇ＝
Figure 2009536606
 および０００２である。
図７は、ＳｉＮｘ成長時間の関数としてフォトルミネッセンス（ＰＬ）強度を描き、ＳｉＮｘ成長時間が増加するにつれてＧａＮバンド端ＰＬ発光の改善が示される。 図８は、欠陥密度低減型の平面窒化物膜を成長させるためのナノマスキング方法を示すフローチャートである。

Claims (26)

  1. 欠陥密度が低減された非極性または半極性のＩＩＩ族窒化物層を成長させる方法であって、
    （ａ）少なくとも１つの非極性または半極性のＩＩＩ族窒化物層を、少なくとも１つのＳｉＮｘナノマスク層上部の上に成長させることであって、その結果、該ＳｉＮｘナノマスク層を含まずに成長させられた非極性または半極性のＩＩＩ族窒化物層に比べて欠陥密度が低減された該非極性または半極性のＩＩＩ族窒化物層をもたらす、ことを含む、方法。
  2. 前記非極性または半極性のＩＩＩ族窒化物層は、平面の融合膜である、請求項１に記載の方法。
  3. 前記非極性または半極性のＩＩＩ族窒化物層はＧａＮである、請求項１に記載の方法。
  4. 前記ＳｉＮｘナノマスク層上部の上の前記非極性または半極性のＩＩＩ族窒化物層の前記成長は、該ＳｉＮｘナノマスク層における少なくとも１つの開孔上のナノ横方向エピタキシャル過成長であり、該非極性または半極性のＩＩＩ族窒化物層は、該開孔を通って該ＳｉＮｘナノマスク層上で横方向に成長する、請求項１に記載の方法。
  5. 前記開孔は、ナノスケールの開孔である、請求項４に記載の方法。
  6. 前記非極性または半極性のＩＩＩ族窒化物層を成長させる前に、前記ＳｉＮｘナノマスク層をＩＩＩ族窒化物テンプレート上で成長させることをさらに含む、請求項１に記載の方法。
  7. 前記ＳｉＮｘナノマスク層の前記成長は、前記非極性または半極性のＩＩＩ族窒化物層の前記成長と共に原位置で行われる、請求項６に記載の方法。
  8. 前記ＩＩＩ族窒化物テンプレートは、窒化物核形成層の基板上での成長を含み、その後、前記ＳｉＮｘ層の下の融合を達成するための約０．５μｍ厚さのＩＩＩ族窒化物層の成長を含む、請求項６に記載の方法。
  9. 前記ＩＩＩ族窒化物テンプレートは、非極性または半極性のテンプレートである、請求項６に記載の方法。
  10. 前記ＩＩＩ族窒化物テンプレートは、自立ウエハである、請求項６に記載の方法。
  11. 前記ＳｉＮｘナノマスク層の前記成長は、該ＳｉＮｘナノマスク層の高成長速度を達成するために、窒素雰囲気下にあり、かつ１０００℃〜１２００℃の高成長温度にある、請求項６に記載の方法。
  12. 前記ＳｉＮｘナノマスク層は、窒素雰囲気下において、ジシランおよびアンモニアを規定の時間流動させることによって成長させられて規定の厚さにまで達する、請求項６に記載の方法。
  13. 前記ＳｉＮｘナノマスク層の前記成長は、該ＳｉＮｘナノマスク層の高成長速度を達成するために、窒素雰囲気下にあり、かつ約５００〜７６０トールの高圧にある、請求項６に記載の方法。
  14. 前記ＳｉＮｘナノマスク層の前記成長は、該ＳｉＮｘナノマスク層の高成長速度を達成するために、窒素雰囲気下にあり、かつ約１０ｓｌｐｍの全混合物における約１ｓｌｐｍのアンモニアの低アンモニア分圧下にある、請求項６に記載の方法。
  15. ＳｉＮｘナノマスク層が厚くなる程、前記非極性または半極性のＩＩＩ族窒化物層の欠陥密度が低くなる、請求項１に記載の方法。
  16. 最適なＳｉＮｘナノマスク層の厚さは、約０．４ｎｍ〜１ｎｍである、請求項１に記載の方法。
  17. 前記非極性または半極性のＩＩＩ族窒化物層は、厚さが１．５ｎｍを上回る前記ＳｉＮｘナノマスク層に対し融合膜を形成しない、請求項１に記載の方法。
  18. 前記ＳｉＮｘナノマスク層は、ＳｉＮｘアイランドの成長を含む、請求項１に記載の方法。
  19. 前記非極性または半極性のＩＩＩ族窒化物層は、約８００℃〜１０００℃の中間成長温度で前記ＳｉＮｘナノマスク層の上で成長させられ、該非極性または半極性のＩＩＩ族窒化物層における３次元アイランドの寸法を増加させることによって欠陥密度をさらに低減することを促進する、請求項１に記載の方法。
  20. 請求項１に記載の方法を使用して作製されるデバイス。
  21. （ａ）ＩＩＩ族窒化物テンプレートの上で成長させられる少なくとも１つのＳｉＮｘナノマスクと、
    （ｂ）該ＳｉＮｘナノマスクの上で成長させられ、かつ該ＳｉＮｘナノマスク層を含まずに成長させられる非極性または半極性のＩＩＩ族窒化物層に比べて欠陥密度が低減している非極性または半極性のＩＩＩ族窒化物層と
    を含む、デバイス。
  22. 前記非極性または半極性のＩＩＩ族窒化物はＧａＮである、請求項２１に記載のデバイス。
  23. 前記非極性または半極性のＩＩＩ族窒化物の貫通転位密度は、９×１０９ｃｍ−２未満であり、積層欠陥密度は３×１０５ｃｍ−１未満である、請求項２１に記載のデバイス。
  24. 前記非極性または半極性のＩＩＩ族窒化物は、
    φ＝０°およびφ＝９０°に対しそれぞれ０．２９°（１０４０”）および０．２５°（９２４”）未満である軸上Ｘ線ロッキングカーブ（ＸＲＣ）の半値全幅（ＦＷＨＭ）と、
    （１０１）、（２０１）、および（１０２）反射に対しそれぞれ０．４２°（１５０８”）、０．３８°（１３７５”）、および０．３３°（１２０８”）未満である軸外ＸＲＣのＦＷＨＭと
    によって評価される、請求項２１に記載のデバイス。
  25. 前記非極性または半極性のＩＩＩ族窒化物の５μｍ×５μｍの面積における表面粗度は、最大０．６ｎｍである、請求項２１に記載のデバイス。
  26. 前記非極性または半極性のＩＩＩ族窒化物は、約１μｍ以上の最適な厚さを有する膜である、請求項２１に記載のデバイス。
JP2009509844A 2006-05-09 2007-05-09 非極性および半極性（Ａｌ、Ｇａ、Ｉｎ）Ｎの原位置欠陥低減技術 Pending JP2009536606A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US79893306P 2006-05-09 2006-05-09
PCT/US2007/011244 WO2007133603A2 (en) 2006-05-09 2007-05-09 In-situ defect reduction techniques for nonpolar and semipolar (ai, ga, in)n

Publications (1)

Publication Number Publication Date
JP2009536606A true JP2009536606A (ja) 2009-10-15

Family

ID=38694460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009509844A Pending JP2009536606A (ja) 2006-05-09 2007-05-09 非極性および半極性（Ａｌ、Ｇａ、Ｉｎ）Ｎの原位置欠陥低減技術

Country Status (4)

Country Link
US (3) US7723216B2 (ja)
JP (1) JP2009536606A (ja)
KR (1) KR20090018106A (ja)
WO (1) WO2007133603A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014506727A (ja) * 2011-01-25 2014-03-17 エルジー イノテック カンパニー リミテッド 半導体素子及び半導体結晶成長法
JP2017522721A (ja) * 2014-05-20 2017-08-10 サントル、ナショナール、ド、ラ、ルシェルシュ、シアンティフィク、（セーエヌエルエス） 半極性ｉｉｉ族窒化物層を含む半導体材料の製造方法
JP2022165964A (ja) * 2017-01-18 2022-11-01 クロミス，インコーポレイテッド パワーデバイス用の窒化ガリウムエピタキシャル構造

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4396816B2 (ja) * 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
TWI455181B (zh) 2005-06-01 2014-10-01 Univ California 半極性（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ薄膜、異質結構及裝置之生長及製造技術
JP2010512661A (ja) 2006-12-11 2010-04-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 高特性無極性ｉｉｉ族窒化物光デバイスの有機金属化学気相成長法（ｍｏｃｖｄ）による成長
TWI492411B (zh) * 2006-12-11 2015-07-11 Univ California 非極性與半極性發光裝置
TW200839851A (en) * 2007-03-22 2008-10-01 Univ Nat Sun Yat Sen Method to grow gallium nitride using CVD and HVPE
TWI452726B (zh) * 2007-11-30 2014-09-11 Univ California 利用表面粗糙之高度光取出效率之氮化物基發光二極體
KR101064082B1 (ko) * 2009-01-21 2011-09-08 엘지이노텍 주식회사 발광 소자
WO2010101946A1 (en) * 2009-03-02 2010-09-10 The Regents Of The University Of California DEVICES GROWN ON NONPOLAR OR SEMIPOLAR (Ga,Al,In,B)N SUBSTRATES
JP2010222192A (ja) * 2009-03-24 2010-10-07 Sumitomo Electric Ind Ltd 窒化物単結晶の製造方法、テンプレート基板、および窒化物単結晶基板
CN102460739A (zh) * 2009-06-05 2012-05-16 加利福尼亚大学董事会 长波长非极性及半极性(Al,Ga,In)N基激光二极管
JP4978667B2 (ja) 2009-07-15 2012-07-18 住友電気工業株式会社 窒化ガリウム系半導体レーザダイオード
US8218595B2 (en) * 2010-05-28 2012-07-10 Corning Incorporated Enhanced planarity in GaN edge emitting lasers
GB2485418B (en) * 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
FR2968830B1 (fr) * 2010-12-08 2014-03-21 Soitec Silicon On Insulator Couches matricielles ameliorees pour le depot heteroepitaxial de materiaux semiconducteurs de nitrure iii en utilisant des procedes hvpe
US8482103B2 (en) 2010-12-09 2013-07-09 Industrial Technology Research Institute Nitride semiconductor template and fabricating method thereof
JP5813448B2 (ja) * 2011-10-07 2015-11-17 シャープ株式会社 窒化物半導体素子の製造方法
CN104285001A (zh) 2012-02-29 2015-01-14 六号元素技术美国公司 金刚石载氮化镓晶片以及制造设备和制造方法
TWI491068B (zh) * 2012-11-08 2015-07-01 Ind Tech Res Inst 氮化物半導體結構
RU2540446C1 (ru) * 2013-08-09 2015-02-10 Общество с ограниченной ответственностью "Новые Кремневые Технологии" Способ формирования темплейта нитрида галлия полуполярной (20-23) ориентации на кремниевой подложке и полупроводниковое светоизлучающее устройство, изготовление с использованием способа
US11118471B2 (en) 2013-11-18 2021-09-14 Raytheon Technologies Corporation Variable area vane endwall treatments
JP2015133354A (ja) * 2014-01-09 2015-07-23 日立金属株式会社 窒化物半導体エピタキシャルウェハ及び窒化物半導体デバイス
KR102164796B1 (ko) 2014-08-28 2020-10-14 삼성전자주식회사 나노구조 반도체 발광소자
FR3031834B1 (fr) 2015-01-21 2018-10-05 Centre National De La Recherche Scientifique (Cnrs) Fabrication d'un support semi-conducteur a base de nitrures d'elements iii
FR3031833B1 (fr) 2015-01-21 2018-10-05 Centre National De La Recherche Scientifique (Cnrs) Procede de fabrication d'une structure semi-conductrice a base de nitrures d'elements iii passivee et une telle structure
CN104979377A (zh) * 2015-06-25 2015-10-14 苏州纳维科技有限公司 Ⅲ族氮化物/异质衬底复合模板及其制备方法
CN111164733B (zh) * 2017-07-20 2024-03-19 斯维甘公司 用于高电子迁移率晶体管的异质结构及其生产方法
CN111948235B (zh) * 2020-08-07 2022-09-20 广西大学 测量半极性面ⅲ族氮化物薄膜缺陷密度的方法及其应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349338A (ja) * 1998-09-30 2000-12-15 Nec Corp ＧａＮ結晶膜、ＩＩＩ族元素窒化物半導体ウェーハ及びその製造方法
JP2002029897A (ja) * 2000-07-10 2002-01-29 Sumitomo Electric Ind Ltd 単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
JP2002353152A (ja) * 2001-03-23 2002-12-06 Matsushita Electric Ind Co Ltd 窒化物半導体基板の製造方法
JP2005191286A (ja) * 2003-12-25 2005-07-14 Mitsubishi Chemicals Corp 窒化物半導体結晶成長用基体、窒化物半導体積層体、窒化物半導体自立基板及びそれらの製造方法
WO2005122267A2 (en) * 2004-06-03 2005-12-22 The Regents Of The University Of California Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
US7118929B2 (en) * 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
WO1999066565A1 (en) 1998-06-18 1999-12-23 University Of Florida Method and apparatus for producing group-iii nitrides
US6252261B1 (en) * 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
JP3592553B2 (ja) 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
US20010047751A1 (en) 1998-11-24 2001-12-06 Andrew Y. Kim Method of producing device quality (a1) ingap alloys on lattice-mismatched substrates
JP3809464B2 (ja) 1999-12-14 2006-08-16 独立行政法人理化学研究所 半導体層の形成方法
US6475882B1 (en) * 1999-12-20 2002-11-05 Nitride Semiconductors Co., Ltd. Method for producing GaN-based compound semiconductor and GaN-based compound semiconductor device
US6911819B1 (en) * 2000-08-04 2005-06-28 Kavlico Corporation Rotary to linear LVDT system
US6562701B2 (en) * 2001-03-23 2003-05-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
US7501023B2 (en) 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
US7105865B2 (en) 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
KR101363377B1 (ko) 2002-04-15 2014-02-14 더 리전츠 오브 더 유니버시티 오브 캘리포니아 무극성 질화 갈륨 박막의 전위 감소
AU2003256522A1 (en) 2002-12-16 2004-07-29 The Regents Of University Of California Growth of planar, non-polar a-plane gallium nitride by hydride vapor phase epitaxy
US7427555B2 (en) 2002-12-16 2008-09-23 The Regents Of The University Of California Growth of planar, non-polar gallium nitride by hydride vapor phase epitaxy
JP4823466B2 (ja) * 2002-12-18 2011-11-24 日本碍子株式会社 エピタキシャル成長用基板および半導体素子
FR2860248B1 (fr) * 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
US7808011B2 (en) 2004-03-19 2010-10-05 Koninklijke Philips Electronics N.V. Semiconductor light emitting devices including in-plane light emitting layers
US7445673B2 (en) * 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
US7432142B2 (en) 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
KR20080040709A (ko) 2005-07-13 2008-05-08 더 리전츠 오브 더 유니버시티 오브 캘리포니아 반극성 질화물 박막들의 결함 감소를 위한 측방향 성장방법
JP5025222B2 (ja) * 2005-11-21 2012-09-12 株式会社エンプラス 歯車装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349338A (ja) * 1998-09-30 2000-12-15 Nec Corp ＧａＮ結晶膜、ＩＩＩ族元素窒化物半導体ウェーハ及びその製造方法
JP2002029897A (ja) * 2000-07-10 2002-01-29 Sumitomo Electric Ind Ltd 単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
JP2002353152A (ja) * 2001-03-23 2002-12-06 Matsushita Electric Ind Co Ltd 窒化物半導体基板の製造方法
JP2005191286A (ja) * 2003-12-25 2005-07-14 Mitsubishi Chemicals Corp 窒化物半導体結晶成長用基体、窒化物半導体積層体、窒化物半導体自立基板及びそれらの製造方法
WO2005122267A2 (en) * 2004-06-03 2005-12-22 The Regents Of The University Of California Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014506727A (ja) * 2011-01-25 2014-03-17 エルジー イノテック カンパニー リミテッド 半導体素子及び半導体結晶成長法
US9269776B2 (en) 2011-01-25 2016-02-23 Lg Innotek Co., Ltd. Semiconductor device and method for growing semiconductor crystal
JP2017522721A (ja) * 2014-05-20 2017-08-10 サントル、ナショナール、ド、ラ、ルシェルシュ、シアンティフィク、（セーエヌエルエス） 半極性ｉｉｉ族窒化物層を含む半導体材料の製造方法
JP2022165964A (ja) * 2017-01-18 2022-11-01 クロミス，インコーポレイテッド パワーデバイス用の窒化ガリウムエピタキシャル構造
JP7565318B2 (ja) 2017-01-18 2024-10-10 クロミス，インコーポレイテッド パワーデバイス用の窒化ガリウムエピタキシャル構造

Also Published As

Publication number Publication date
KR20090018106A (ko) 2009-02-19
WO2007133603A2 (en) 2007-11-22
US7723216B2 (en) 2010-05-25
US20070267654A1 (en) 2007-11-22
US20120091467A1 (en) 2012-04-19
US8105919B2 (en) 2012-01-31
WO2007133603A3 (en) 2008-02-28
US8643024B2 (en) 2014-02-04
US20100193911A1 (en) 2010-08-05

Similar Documents

Publication Publication Date Title
US7723216B2 (en) In-situ defect reduction techniques for nonpolar and semipolar (Al, Ga, In)N
EP2313543B1 (en) Growth of planar and semi-polar {1 1-2 2} gallium nitride with hydride vapor phase epitaxy (hvpe)
US8795440B2 (en) Growth of non-polar M-plane III-nitride film using metalorganic chemical vapor deposition (MOCVD)
JP5180189B2 (ja) エピタキシャル横方向異常成長窒化ガリウムテンプレート上での酸化亜鉛膜成長の方法
JP4486506B2 (ja) ハイドライド気相成長方法による転位密度の低い無極性窒化ガリウムの成長
US6649493B2 (en) Method for fabricating a III nitride film, and underlayer for fabricating a III nitride film and a method for fabricating the same underlayer
US8405128B2 (en) Method for enhancing growth of semipolar (Al,In,Ga,B)N via metalorganic chemical vapor deposition
US9978589B2 (en) Nitrogen-polar semipolar and gallium-polar semipolar GaN layers and devices on sapphire substrates
JP2016029008A (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
US20100065854A1 (en) Growth and manufacture of reduced dislocation density and free-standing aluminum nitride films by hydride vapor phase epitaxy
JP2007519591A (ja) 大面積で均一な低転位密度ＧａＮ基板およびその製造プロセス
JP2009132613A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、ｉｉｉ−ｖ族窒化物系半導体デバイス、ｉｉｉ−ｖ族窒化物系半導体基板のロット
JP2004502298A (ja) オプトエレクトロニクスデバイスおよびエレクトロニクスデバイス用窒化アルミニウム、インジウム、ガリウム（（Ａｌ，Ｉｎ，Ｇａ）Ｎ）自立基板のエピタキシー品質（表面凹凸および欠陥密度）の改良を実現する方法
JP2005340747A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、ｉｉｉ−ｖ族窒化物系半導体デバイス、ｉｉｉ−ｖ族窒化物系半導体基板のロット
US20050032345A1 (en) Group III-nitride growth on Si substrate using oxynitride interlayer
Li et al. Metalorganic chemical vapour deposition (MOCVD) growth of GaN on foundry compatible 200 mm Si
Bhattacharyya et al. A Strategic Review of Reduction of Dislocation Density at the Heterogenious Junction of GAN Epilayer on Foreign Substrate
Scholz et al. Large Area Semipolar GaN Grown on Foreign Substrates
Gagnon MOCVD growth of GaN on Si through novel substrate modification techniques

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120920

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140103

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140625