JP2014506727A - 半導体素子及び半導体結晶成長法 - Google Patents

半導体素子及び半導体結晶成長法 Download PDF

Info

Publication number
JP2014506727A
JP2014506727A JP2013551899A JP2013551899A JP2014506727A JP 2014506727 A JP2014506727 A JP 2014506727A JP 2013551899 A JP2013551899 A JP 2013551899A JP 2013551899 A JP2013551899 A JP 2013551899A JP 2014506727 A JP2014506727 A JP 2014506727A
Authority
JP
Japan
Prior art keywords
forming
pattern
silicon carbide
semiconductor
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013551899A
Other languages
English (en)
Other versions
JP6054884B2 (ja
Inventor
ム ソン キム
ヨン ドゥク ジョ
チャン ヒュン ソン
ブン スプ キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020110007518A external-priority patent/KR101125327B1/ko
Priority claimed from KR1020110010962A external-priority patent/KR101189376B1/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2014506727A publication Critical patent/JP2014506727A/ja
Application granted granted Critical
Publication of JP6054884B2 publication Critical patent/JP6054884B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Abstract

半導体素子は、ベース基板と、前記ベース基板上のパターンと、前記ベース基板上のバッファ層と、前記バッファ層上のエピタキシャル層を含み、前記パターンは自己組織化されたパターンである。半導体結晶成長法は、炭化ケイ素基板を洗浄する段階と、前記炭化ケイ素基板に自己組織化によってパターンを形成する段階と、前記炭化ケイ素基板にバッファ層を形成する段階と、前記バッファ層にエピ層を形成する段階と、を含む。半導体素子は、パターン溝を含むベース基板と、前記ベース基板に形成されるエピタキシャル層とを含む。半導体結晶成長法は、炭化ケイ素基板を洗浄する段階と、前記炭化ケイ素基板に自己組織化によって突起を形成する段階と、前記炭化ケイ素基板にパターン溝を形成する段階と、前記パターン溝にエピタキシャル層を形成する段階と、を含む。
【選択図】図６

Description

本発明は、半導体素子及び半導体結晶成長法に関するものである。
半導体素子を支持する半導体素子において、基板上に成長する半導体層の結晶欠陥を減らして半導体層の結晶性を向上することが半導体素子の効率及び特性向上のための最大の研究課題である。
結晶成長過程で転位欠陥を減らすためにバッファ層を形成するが、このバッファ層のためにマスク形成、蝕刻などを利用してパターンを基板表面に形成させる段階または再成長工程などがさらに必要である。
したがって、このような追加的な工程によって工程が複雑で、費用が上昇して基板表面の品質が悪くなるなどの問題点がある。
実施例は、工程費用を節減して基板表面の品質を高めることができる半導体素子及び高効率の半導体結晶成長法を提供しようとする。
第１実施例による半導体素子は、ベース基板と、及び前記ベース基板上に形成されるパターンと、前記ベース基板に形成されるバッファ層と、及び前記バッファ層に形成されるエピタキシャル層を含み、前記パターンは自己組織化(self-assembled)されたパターンである。
第１実施例による半導体結晶成長法は、炭化ケイ素基板を洗浄する段階と、前記炭化ケイ素基板に自己組織化(self-assembled)によってパターンを形成する段階と、前記炭化ケイ素基板にバッファ層を形成する段階と、及び前記バッファ層にエピタキシャル層を形成する段階と、を含む。
第２実施例による半導体素子は、パターン溝を含むベース基板と、及び前記ベース基板に形成されるエピタキシャル層を含む。
第２実施例による半導体結晶成長法は、炭化ケイ素基板を洗浄する段階と、前記炭化ケイ素基板に自己組織化(self-assembled)によって突起を形成する段階と、前記炭化ケイ素基板にパターン溝を形成する段階と、及び前記パターン溝にエピタキシャル層を形成する段階と、を含む。
第１実施例による半導体素子では炭化ケイ素基板上に自己組織化された微細パターンを形成させ、このような微細パターンを利用して転位欠陥を抑制するためのバッファ層を形成する。これによってパターニング工程または再成長工程のような追加的な工程を減らすことで工程費用を節減することができる。
一方、第１実施例による半導体結晶成長法では、バッファ層形成時に追加的な工程によって基板表面に与える損傷を減らすことができ、半導体層の結晶性を向上させることができる。これで信頼性を確保することができる高品質の半導体層を形成することができる。
第２実施例による半導体素子では、炭化ケイ素基板上にパターン溝を形成させて、このようなパターン溝を通じてこの上に形成されるエピタキシャル層の転位欠陥を抑制することができる。
特に、炭化ケイ素基板の基底面転位(Basal Plane Dislocation、ＢＰＤ)は、半導体素子の信頼性に多くの影響を与えるが、パターン溝が形成されることで、これを５０％以上減らすことができる。具体的に、基底面転位の一部は、パターン溝を通じて貫通刃状転位(Threading Edge Dislocation、ＴＥＤ)に変わることができ、また他の一部は拡張されながら、炭化ケイ素基板で終端(termination)されることがある。
したがって、このような転位欠陥を抑制するためのバッファ層を別に形成する必要がなくて、バッファ層形成のためのパターニング工程または再成長工程のような追加的な工程を減らすことができる。これで工程費用及び工程時間を減らすことができる。
一方、第２実施例による半導体結晶成長法では、バッファ層形成のための追加的な工程によって基板表面に与える損傷を減らすことができ、半導体層の結晶性を向上させることができる。このため信頼性を確保することができる高品質の半導体層を形成することができる。
第１実施例による半導体素子の断面図である。 第１実施例による半導体結晶成長法を説明するための断面図である。 第１実施例による半導体結晶成長法を説明するための断面図である。 第１実施例による半導体結晶成長法を説明するための断面図である。 第１実施例による半導体結晶成長法を説明するための断面図である。 第１実施例による半導体結晶成長法を説明するための断面図である。 第１実施例による半導体結晶成長法を説明するための断面図である。 第１実施例による半導体素子の断面図である。 第１実施例による半導体素子の断面図である。 第２実施例による半導体素子の断面図である。 第２実施例による半導体結晶成長法を説明するための断面図である。 第２実施例による半導体結晶成長法を説明するための断面図である。 第２実施例による半導体結晶成長法を説明するための断面図である。 第２実施例による半導体結晶成長法を説明するための断面図である。
実施例の説明において、各層(膜)、領域、パターンまたは構造物が基板、各層(膜)、領域、パッドまたはパターンの「上/うえ」に、または「下/した」に形成されるという記載は、直接(directly)または他の層を介して形成されることをすべて含む。各層の上/うえ、または下/したに対する基準は、図面を基準で説明する。
図面で各層(膜)、領域、パターンまたは構造物の厚さや大きさは、説明の明確性及び便宜のために変形されることがあるので、実際の大きさを全面的に反映するものではない。
以下、添付した図面を参照して本発明の実施例を詳細に説明すれば次のようである。
図１を参照して第１実施例による半導体素子を詳細に説明する。図１は、第１実施例による半導体素子の断面図である。
図１を参照すれば、第１実施例による半導体素子１は、ベース基板１０にパターン２０、バッファ層３０、エピタキシャル層４０が形成されることができる。
ベース基板１０は、炭化ケイ素を含む。炭化ケイ素は、バンドギャップが大きくて熱伝導率はシリコンに比べて大きい一方、キャリアの移動度はシリコンと同じ程度に大きくて、電子の飽和ドリフト(drift)速度及び耐圧も大きい。このために、高効率化、高耐圧化及び大容量化が要求される半導体素子への適用が期待される物質である。
このようなベース基板１０に自己組織化(self-assembled)されたパターン２０が成長する。
自己組織化とは、個々の分子を人為的に操作することなく、分子の構成要素が自発的によく組織化された構造を形成する現象を言う。
炭化ケイ素を含むベース基板１０に炭素化合物気体を露出させた時、炭素の反応でナノスケール(nano scale)の自己組織化されたパターン２０が成長する。
パターン２０は、ベース基板１０から自己組織化されたものであるので、このパターン２０は、ベース基板１０と同じ物質である炭化ケイ素を含む。
パターン２０は、ベース基板１０と垂直に突出した形状でありうる。
一例で、パターン２０は楕円錐形状でありうる。
パターン２０は、楕円錐の直径のうち長軸が１０nm乃至３０nmであり、高さが１００nm以下で形成できる。
パターン２０の長軸が３０ｎｍ以上である場合パターン２０どうしお互いに固まることがあるので、１０ｎｍ乃至３０ｎｍの大きさに形成された時自己組織化雰囲気をとり除いて、その大きさを制限することができる。
続いて、ベース基板１０にバッファ層３０が形成される。バッファ層３０はこの上に形成される半導体層であるエピタキシャル層４０の転位欠陥を抑制する役割をする。
すなわち、バッファ層３０は概してエピタキシャル層４０と同種物質で形成されたベース基板１０とエピタキシャル層４０との格子定数の不一致と熱膨張係数の差による結晶欠陥の発生を防止する。
本実施例でバッファ層３０は、エピタキシャル沿面成長法(epitaxial lateral over growth、ＥＬＯＧ)を通じて形成される。
このようなエピタキシャル沿面成長法（ＥＬＯＧ）は、通常の有機金属気相蒸着法(Metal Organic Chemical Vapor Deposition、ＭＯＣＶＤ)、分子線エピタキシー法(Molecular Beam Epitaxy、ＭＢＥ)などの工程を利用することができる。
有機金属気相蒸着法とは、チャンバ内で加熱された基板表面に蒸気圧が高い金属有機化合物蒸気を送って薄膜を成長させる方法で蒸着速度が早くて、工程時間を短縮することができる長所がある。
分子線エピタキシー法とは、多様な成長材料を分子形態で蒸着させることで物質を基板上に堆積する方法で成長速度は遅いが、品質が優れているという長所がある。
しかし、実施例がこれに限定されるものではないので、多様な成長法によってバッファ層３０が形成できる。
バッファ層３０がパターン２０の間で側面に成長する。
よって、バッファ層３０はパターン２０の間に露出したベース基板１０の一面のみに水平方向で形成されて、パターン２０の間の空間を補いながら形成することができる。
バッファ層３０は、水平方向に沿って成長するので、通常の成長方式と異なり、垂直方向に進行する欠陥を大きく減少することができる。
したがって、このようなバッファ層３０を形成する際に、追加的な蝕刻などのパターニング工程または再成長工程を省略することができ、同時に工程費用節減及び基板表面の品質を高めることができる。
本実施例による半導体素子は、垂直型半導体素子及び水平型半導体素子にすべて適用されて、高品質のエピタキシャル層４０を提供することで高効率の半導体素子を形成することができる。
以下、図２乃至図７を参照して第１実施例による半導体結晶成長法を詳細に説明する。
明確で簡略な説明のために既に説明した内容に対しては詳細な説明を省略する。
図２乃至図７は、第１実施例による半導体結晶成長法を説明するための断面図である。
先ず、図２及び図３を参照すれば、第１チャンバ(chamber)(図示せず、以下同様)内で炭化ケイ素基板１０を洗浄する。
この時、第１チャンバ内にメタン、エタン、プロペン、フルオロメタン及びハイドロフルオロカーボンの炭素化合物気体のうちの一つの気体を含む雰囲気を形成する。
また、第１チャンバ内で３０％以上の湿度を維持する。
湿度がこれより低く乾燥した雰囲気が維持されれば、自己組織化されるパターン２０の模様が崩れるか、またはパターン２０の長軸が１０ｎｍ乃至３０ｎｍとならず、高さが１００ｎｍ以下の模様が形成されないこともある。
このような模様のパターン２０は、自己組織化する段階で２０分乃至３０分の時間を維持することで形成することができる。
続いて、図４及び図５を参照すれば、バッファ層３０が第２チャンバ(図示せず、以下同様)内で側面成長法で形成される。
すなわち、バッファ層３０が矢印方向に側面成長してパターン２０の間を補うことができる。
この時、第２チャンバ内で１６００℃以上の温度とエタン、メタン、プロパン及び水素気体を含む雰囲気でバッファ層３０が形成できる。
続いて、図６及び図７を参照すれば、エピタキシャル層４０が第２チャンバ内でエピタキシャル成長法で形成される。
すなわち、エピタキシャル層４０が矢印方向に垂直成長して結晶性が良好で、欠陥密度が低い高品質のエピタキシャル層４０を形成することができる。
このようにエピタキシャル層４０は、バッファ層３０を形成する時と同じ雰囲気である第２チャンバ内で継続して成長させることができる。
図面に示さないが、このようなエピタキシャル層４０に不純物を注入してでチャンネル領域(図示せず)を形成することができる。
エピタキシャル層４０は、エピタキシャル成長法(epitaxial growth)を通じて形成される。
エピタキシャル成長法とは、単結晶基板上に新しい層を積層して単結晶層を形成する方法であり、この時、基板の物質と積層された物質が同一である場合、ホモエピタキシー(homoepitaxy)と称する。
本実施例では、炭化ケイ素を含むバッファ層３０に同一の物質を含むエピタキシャル層４０が形成されるホモエピタキシーである。
エピタキシャル層４０の成長時、バッファ層３０を形成する時の雰囲気を維持すれば、バッファ層３０の垂直方向で結晶成長が進行して厚い結晶がなされる。
エピタキシャル層４０は、炭化ケイ素を含んで炭化ケイ素基板１０と同種物質で形成されるために、結晶の質を向上させることができる。
また、バッファ層３０を通じて伝搬した転位を減少させることで、結晶欠陥による漏洩電流も大きく減少させることができる。
図７で示さなかったが、このようなエピタキシャル層４０に厚膜半導体成長層をさらに形成することができる。
以下、図８及び図９を参照して、垂直型半導体素子及び水平型半導体素子の構造を説明する。図８及び図９は、第１実施例による半導体素子の断面図である。
図８に示したように、基板１０の下面及びエピタキシャル層４０の上面に電極５０a、６０aを形成することができる。
このような電極５０a、６０aは、銀(Ag)、銅(Cu)、ニッケル(Ni)、アルミニウム(Al)、亜鉛(Zn)などの金属物質またはこれらの合金のうちの少なくとも一つを含むことができ、真空蒸着法などの方法で形成することができる。
続いて、図９に示した半導体素子は、水平型半導体素子である。
図２乃至図７で説明したように、欠陥が最小化された、パターン２０、バッファ層３０及びエピタキシャル層４０が、炭化ケイ素基板１０に形成される。
続いて、図９のように電極５０b、６０bが形成される。
このような電極５０b、６０bはエピタキシャル層４０の上面にほとんど水平に配列される水平構造を取るようになる。
しかし、実施例がこれに限定されるものではないので、半導体結晶成長法を利用して多様な半導体素子に適用することができることは勿論である。
以下、図１０を参照して、第２実施例による半導体素子を説明する。図１０は、第２実施例による半導体素子の断面図である。
図１０を参照すれば、第２実施例による半導体素子２は、パターン溝１２０を含むベース基板１１０にエピタキシャル層１３０を形成することができる。
ベース基板１１０は炭化ケイ素を含む。炭化ケイ素は、バンドギャップが大きくて熱伝導率はシリコンに比べて大きい一方、キャリアの移動度はシリコンと同じ程度で大きくて、電子の飽和ドリフト(drift)速度及び耐圧も大きい。
このために、高効率化、高耐圧化及び大容量化が要求される半導体素子への適用が期待される物質である。
このようなベース基板１１０にパターン溝１２０が形成される。パターン溝１２０を通じてベース基板１１０の直上に形成されるエピタキシャル層１３０の欠陥を大きく減らすことができる。
具体的には、炭化ケイ素を含むベース基板１１０は、基底面転位(Basal Plane Dislocation、ＢＰＤ)１０２を含む。
このような基底面転位１０２は、半導体素子の信頼性に多くの影響を与えるために、これを減少させることが重要である。
従来は、このような基底面転位１０２などを抑制するためにベース基板１１０にバッファ層をさらに形成して、バッファ層上にエピタキシャル層を形成した。
すなわち、バッファ層を通じてベース基板とエピタキシャル層の間に存在する格子定数の不一致及び熱膨張係数差による結晶欠陥発生を防止した。
このようなバッファ層を形成するために追加的な蝕刻などパターニング工程または再成長工程がさらに必要であった。
しかし、本実施例ではパターン溝１２０がベース基板１１０とエピタキシャル層１３０との間の欠陥を抑制するためにバッファ層を省略することができる。
具体的には、図１０を参照すれば、ベース基板１１０に規則的に配列された基底面転位１０２はパターン溝１２０上に形成されたエピタキシャル層１３０で貫通刃状転位(Treading Edge Dislocation、ＴＥＤ)１０４に変わって、一部は拡張されながらベース基板１１０で終端(termination)１０６される。
よって、ベース基板１１０で起因した基底面転位を５０％以上減らす効果を有することができる。
また、バッファ層を形成するための追加的な工程を減らして、工程費用を節減することができ、基板表面の品質を高めることができる。
パターン溝１２０は、５乃至１０nmの深さで形成することができる。パターン溝１２０が５nmより浅い深さを有するか、または１０nmより深い場合、前で説明したようにこの上に形成されるエピタキシャル層１３０の転位欠陥を防止する役割を果たしにくい。
また、パターン溝１２０は、１乃至１０nm幅で形成することができる。
パターン溝１２０が１nmより小さな幅を有するか、または１０nmより広い幅を持てば上で説明した転位欠陥を防止する役割を果たしにくい。
したがって、このようなパターン溝１２０が形成されたベース基板１１０にバッファ層なしにエピタキシャル層１３０を直接形成することができる。
本実施例による半導体素子は、垂直型半導体素子及び水平型半導体素子にすべて適用されて高品質のエピタキシャル層１４０を提供することで、高効率の半導体素子を形成することができる。
以下、図１１乃至図１４を参照して、第２実施例による半導体結晶成長法を詳細に説明する。
明確で簡略な説明のために既に説明した内容に対しては詳細な説明を省略する。
図１１乃至図１４は、第２実施例による半導体結晶成長法を説明するための断面図である。
先ず、図１１及び図１２を参照すれば、第１チャンバ(chamber)(図示せず、以下同様)内で炭化ケイ素基板１１０を洗浄する。
この時、第１チャンバ内で炭素数が１乃至６である炭化水素気体を含むことができる。
一例として、アセチレン、エタン、プロパン、フルオロメタン、エテン及びプロペンのうちの少なくともいずれか一つの気体を含む雰囲気を形成することができる。
このような雰囲気を１０乃至１５分維持すれば、炭化ケイ素基板１１０に自己組織化(self-assembled)された突起１２２が成長する。
自己組織化とは、個々の分子を人為的に操作することなく、分子の構成要素が自発的によく組織化された構造を形成する現象を言う。
炭化ケイ素基板１１０に炭素化合物気体を露出させた時炭素の反応でナノスケール(nano scale)で自己組織化された突起１２２が成長する。
このような突起１２２は炭化ケイ素基板１１０と垂直に突き出た形状でありえる。一例として、突起１２２は楕円錐形状でありえる。
第１チャンバは、３０％以上の湿度を維持できる。
湿度がこれより低く乾燥した雰囲気が維持されると自己組織化された突起１２２の模様が崩れることがある。
そして、第１チャンバは、１００乃至３００℃の温度を維持することができる。
１００℃より低い温度では反応が起きず、突起１２２が形成されないこともあり、３００℃より高い温度では突起１２２の模様が崩れることがある。
続いて、図１３を参照すれば、第２チャンバ(図示せず、以下同様)内でパターン溝１２０を形成する段階を含む。
パターン溝１２０を形成する段階は、キャリア(carier)ガスを通じて蝕刻する段階を含むことができる。
このようなキャリアガスとしては、水素、塩素、シラン(silane)、塩化水素及び炭素数が１乃至６である炭化水素気体のうちの少なくともいずれか一つを含むことができる。
一例として、炭化水素気体としては、アセチレン、エタン、プロパン、フルオロメタン、エテン及びプロペンなどを含むことができる。
また、パターン溝１２０を形成する段階は、１２００乃至１５００℃の温度でなされることができる。
キャリアガスは、１２００℃以上の温度で分解されてエネルギーが生成され、このようなエネルギーが炭化ケイ素基板１１０の表面と反応して蝕刻されうる。
しかし、１５００℃より高い温度では蝕刻が起きず、炭化ケイ素基板１１０の成長が起きることがある。
炭化ケイ素基板１１０の突起１２２は、蝕刻されて平坦になることができる。そして、炭化ケイ素基板１１０の突起１２２が形成されない部分は、さらに早く蝕刻されてパターン溝１２０が形成されうる。
このようなパターン溝１２０を形成する段階は、５乃至１５分の時間を維持して遂行できる。
すなわち、５乃至１５分の時間を通じてパターン溝１２０の深さが５乃至１０nmで、幅が１乃至１０nmに形成できる。
続いて、図１４を参照すると、このようなパターン溝１２０が形成された炭化ケイ素基板１１０にエピタキシャル層１３０が形成される。
上述の第２チャンバ内に水素、塩化水素、シラン、炭素数が１乃至６である炭化水素、メチルトリクロロシラン(methyl trichlorosilane、ＭＴＳ)、トリクロロシラン(trichlorosilane、ＴＣＳ)及びヘキサメチルジシラン(hexamethyldisilane、ＨＭＤＳ)気体のうちの少なくともいずれか一つの気体をさらに含んでエピタキシャル層１３０を形成できる。
また、１５００乃至１７００℃温度で形成できる。
図面に示さなかったが、このようなエピタキシャル層１３０に不純物を注入してチャンネル領域(図示せず)を形成できる。
エピタキシャル層１３０は、エピタキシャル成長法(epitaxial growth)を通じて形成される。
エピタキシャル成長法とは、単結晶基板上に新しい層を積層して単結晶層を形成する方法で、この時、基板の物質と積層された物質が同一の場合ホモエピタキシー(homoepitaxy)と称する。本実施例では、炭化ケイ素を含む炭化ケイ素基板１１０に同一の物質を含むエピタキシャル層１３０が形成されるホモエピタキシーである。
すなわち、エピタキシャル層１３０は、炭化ケイ素を含んで炭化ケイ素基板１１０と同種の物質で形成されるために結晶の質を向上させることができる。
また、このようなエピタキシャル層１３０は、バッファ層を別に形成しなくてもパターン溝１２０を通じて炭化ケイ素基板１１０から伝える転位を減少させることができ、結晶欠陥による漏洩電流も大きく減少させることができる。
図面には示さなかったが、このようなエピタキシャル層１３０に厚膜半導体成長層がさらに形成できる。
前述した実施例に説明された特徴、構造、効果などは、本発明の少なくとも一つの実施例に含まれて、必ずしも一つの実施例のみに限定されるものではない。
ひいては、各実施例で例示された特徴、構造、効果などは実施例が属する分野の通常の知識を有する者によって他の実施例に対しても組合せまたは変形されて実施可能である。
したがって、このような組合せと変形に係る内容は、本発明の範囲に含まれるものとして解釈されなければならないであろう。
また、以上で実施例を中心に説明したが、これは単に例示であるだけで、本発明を限定するものではなくて、本発明が属する分野の通常の知識を有した者なら本実施例の本質的な特性を脱しない範囲で以上に例示されないさまざまの変形と応用が可能であることが分かるであろう。
例えば、実施例に具体的に現われた各構成要素は、変形して実施することができるものである。そして、このような変形と応用に係る差異点は、添付した請求範囲で規定する本発明の範囲に含まれるものとして解釈されなければならないであろう。
半導体素子を支持する半導体基板において、基板上に成長される半導体層の結晶欠陷を減らして半導体層の結晶性を向上させることが半導体素子の効率及び特性向上のための最大の研究課題である。

Claims (30)

  1. ベース基板と、
    前記ベース基板上に形成されるパターンと、
    前記ベース基板に形成されるバッファ層と、
    前記バッファ層に形成されるエピタキシャル層とを含み、
    前記パターンは自己組織化されたパターンである半導体素子。
  2. 前記ベース基板及び前記パターンのそれぞれは、炭化ケイ素で形成された、請求項１に記載の半導体素子。
  3. 前記パターンは、前記ベース基板から垂直に突出する、請求項１に記載の半導体素子。
  4. 前記突出する形状は、楕円錐形状である、請求項３に記載の半導体素子。
  5. 前記楕円錐形状は、直径の長軸が１０nm乃至３０nmであり、高さが１００nm以下である、請求項４に記載の半導体素子。
  6. 前記バッファ層は、前記パターンと前記パターンに隣接するパターンの間に露出した前記基板の表面のみに形成される、請求項１に記載の半導体素子。
  7. 前記バッファ層は、炭化ケイ素で形成された、請求項６に記載の半導体素子。
  8. 炭化ケイ素基板を洗浄する段階と、
    前記炭化ケイ素基板に自己組織化によってパターンを形成する段階と、
    前記炭化ケイ素基板にバッファ層を形成する段階と、
    前記バッファ層にエピタキシャル層を形成する段階と、
    を含む半導体結晶成長法。
  9. 前記炭化ケイ素基板を洗浄する段階及び前記パターンを形成する段階は、メタン、エタン、プロペン、フルオロメタン及びハイドロフルオロカーボンのような炭素化合物気体のうち少なくとも一つを含む気体雰囲気でなされる、請求項８に記載の半導体結晶成長法。
  10. 前記パターンを形成する段階は、湿度３０％以上でなされる、請求項９に記載の半導体結晶成長法。
  11. 前記パターンを形成する段階は、２０分乃至３０分の間維持される、請求項１０に記載の半導体結晶成長法。
  12. 前記バッファ層を形成する段階は、エピタキシャル沿面成長法(Epitaxy Lateral Over Growth、ＥＬＯＧ)によって遂行される、請求項８に記載の半導体結晶成長法。
  13. 前記エピタキシャル層を形成する段階は、エピタキシャル成長法によって遂行される、請求項１２に記載の半導体結晶成長法。
  14. 前記バッファ層及び前記エピタキシャル層を形成する段階は、１６００℃以上の温度で、エタン、メタン、プロパン及び水素気体を含む雰囲気において遂行される、請求項１３に記載の半導体結晶成長法。
  15. パターン溝を含むベース基板と、
    前記ベース基板上のエピタキシャル層とを含む半導体素子。
  16. 前記パターン溝は、深さが５乃至１０nmである、請求項１５に記載の半導体素子。
  17. 前記パターン溝は、幅が１乃至１０nmである、請求項１５に記載の半導体素子。
  18. 前記エピタキシャル層は、前記ベース基板に直接形成される、請求項１５に記載の半導体素子。
  19. 前記ベース基板及び前記エピタキシャル層のそれぞれは、炭化ケイ素により形成される、請求項１５に記載の半導体素子。
  20. 炭化ケイ素基板を洗浄する段階と、
    前記炭化ケイ素基板に自己組織化によって突起を形成する段階と、
    前記炭化ケイ素基板にパターン溝を形成する段階と、
    前記炭化ケイ素基板にエピタキシャル層を形成する段階と、を含む半導体結晶成長法。
  21. 前記炭化ケイ素基板を洗浄する段階及び前記突起を形成する段階は、炭素数が１乃至６である炭化水素気体のうち少なくとも一つを含む気体雰囲気でなされる、請求項２０に記載の半導体結晶成長法。
  22. 前記突起を形成する段階は、チャンバ内で湿度３０％以上でなされる、請求項２０に記載の半導体結晶成長法。
  23. 前記突起を形成する段階は、１０分乃至１５分の時間継続する、請求項２２に記載の半導体結晶成長法。
  24. 前記突起を形成する段階は、１００℃乃至３００℃の温度でなされる、請求項２３に記載の半導体結晶成長法。
  25. 前記パターン溝を形成する段階は、蝕刻する段階を含む、請求項２０に記載の半導体結晶成長法。
  26. 前記パターン溝を形成する段階は、水素、塩素、シラン(silane)、塩化水素、炭素数が１乃至６である炭化水素気体のうち少なくとも一つを含む気体雰囲気でなされる、請求項２５に記載の半導体結晶成長法。
  27. 前記パターン溝を形成する段階は、温度１２００℃乃至１５００℃でなされる、請求項２６に記載の半導体結晶成長法。
  28. 前記パターン溝を形成する段階は、５乃至１５分の時間継続する、請求項１３に記載の半導体結晶成長法。
  29. 前記エピタキシャル層を形成する段階は、水素、塩化水素、シラン、炭素数が１乃至６である炭化水素、メチルトリクロロシラン(methyl trichlorosilane、ＭＴＳ)、トリクロロシラン(trichlorosilane、ＴＣＳ)及びヘキサメチルジシラン(hexamethyldisilane、ＨＭＤＳ)気体のうち少なくとも一つを含む気体雰囲気でなされる、請求項２０に記載の半導体結晶成長法。
  30. 前記エピタキシャル層形成する段階は、温度１５００℃乃至１７００℃でなされる、請求項２９に記載の半導体結晶成長法。
JP2013551899A 2011-01-25 2012-01-20 半導体素子及び半導体結晶成長法 Active JP6054884B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020110007518A KR101125327B1 (ko) 2011-01-25 2011-01-25 반도체 소자 및 반도체 결정 성장 방법
KR10-2011-0007518 2011-01-25
KR1020110010962A KR101189376B1 (ko) 2011-02-08 2011-02-08 반도체 소자 및 반도체 결정 성장 방법
KR10-2011-0010962 2011-02-08
PCT/KR2012/000571 WO2012102539A2 (en) 2011-01-25 2012-01-20 Semiconductor device and method for growing semiconductor crystal

Publications (2)

Publication Number Publication Date
JP2014506727A true JP2014506727A (ja) 2014-03-17
JP6054884B2 JP6054884B2 (ja) 2016-12-27

Family

ID=46581278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013551899A Active JP6054884B2 (ja) 2011-01-25 2012-01-20 半導体素子及び半導体結晶成長法

Country Status (5)

Country Link
US (1) US9269776B2 (ja)
EP (1) EP2668662B1 (ja)
JP (1) JP6054884B2 (ja)
CN (1) CN103443902B (ja)
WO (1) WO2012102539A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9525030B2 (en) 2011-06-23 2016-12-20 Lg Innotek Co., Ltd. Semiconductor device and method for growing semiconductor crystal
US10249757B2 (en) 2016-12-21 2019-04-02 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN110620039A (zh) * 2019-09-25 2019-12-27 福建北电新材料科技有限公司 图案化的碳化硅籽晶及其加工方法和应用、碳化硅晶体、外延层、半导体器件

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06183892A (ja) * 1992-06-08 1994-07-05 Air Prod And Chem Inc 大サイズ単結晶の製造方法
JP2000012509A (ja) * 1998-06-22 2000-01-14 Mitsubishi Electric Corp 半導体装置とその半導体基板の製造方法
JP2001148544A (ja) * 1999-09-10 2001-05-29 Sharp Corp 半導体発光素子
JP2001261500A (ja) * 2000-03-22 2001-09-26 Ngk Insulators Ltd エピタキシャル成長用基板およびその製造方法
JP2004235170A (ja) * 2002-12-05 2004-08-19 Ngk Insulators Ltd 半導体積層構造及びｉｉｉ族窒化物層群の転位低減方法
JP2005129629A (ja) * 2003-10-22 2005-05-19 Toyota Motor Corp 炭化珪素半導体基板及びその製造方法
WO2005074048A1 (en) * 2004-01-31 2005-08-11 Itswell Co. Ltd. Free-standing semiconductor substrate and the manufacturing method and manufacturing apparatus thereof
JP2008094700A (ja) * 2006-09-13 2008-04-24 Nippon Steel Corp 炭化珪素単結晶エピタキシャルウェハ及びその製造方法
WO2009002073A1 (en) * 2007-06-26 2008-12-31 Wooreelst Co., Ltd. Method for fabricating semiconductor device
JP2009147246A (ja) * 2007-12-18 2009-07-02 Mitsubishi Electric Corp 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、炭化珪素半導体バルク結晶、炭化珪素半導体バルク結晶の製造方法、炭化珪素半導体装置、炭化珪素半導体装置の製造方法
JP2009536606A (ja) * 2006-05-09 2009-10-15 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 非極性および半極性（Ａｌ、Ｇａ、Ｉｎ）Ｎの原位置欠陥低減技術
JP2010118616A (ja) * 2008-11-14 2010-05-27 Seiko Epson Corp 半導体基板の製造方法、半導体基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001241108A1 (en) * 2000-03-14 2001-09-24 Toyoda Gosei Co. Ltd. Production method of iii nitride compound semiconductor and iii nitride compoundsemiconductor element
JP4238357B2 (ja) * 2003-08-19 2009-03-18 独立行政法人産業技術総合研究所 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
KR101183776B1 (ko) * 2003-08-19 2012-09-17 니치아 카가쿠 고교 가부시키가이샤 반도체 소자
KR100664986B1 (ko) 2004-10-29 2007-01-09 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
JP2006196631A (ja) * 2005-01-13 2006-07-27 Hitachi Ltd 半導体装置及びその製造方法
US20060270201A1 (en) * 2005-05-13 2006-11-30 Chua Soo J Nano-air-bridged lateral overgrowth of GaN semiconductor layer
US20080258131A1 (en) * 2005-09-30 2008-10-23 Seoul Opto-Device Co., Ltd. Light Emitting Diode
KR100825137B1 (ko) * 2006-07-11 2008-04-24 전북대학교산학협력단 반도체 구조물, 이의 제조 방법 및 반도체 발광 다이오드
KR20090102338A (ko) * 2008-03-26 2009-09-30 충남대학교산학협력단 3 차원 나노구조물 완충층이 적용된 이종접합 반도체 소자
JP5199057B2 (ja) * 2008-12-24 2013-05-15 スタンレー電気株式会社 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。
CN101510504B (zh) 2009-03-13 2010-09-08 苏州纳晶光电有限公司 半导体薄膜的纳区横向外延生长方法
WO2011025973A1 (en) * 2009-08-28 2011-03-03 Microsemi Corporation Silicon carbide dual-mesa static induction transistor
KR101277445B1 (ko) * 2009-12-11 2013-06-27 엘지디스플레이 주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06183892A (ja) * 1992-06-08 1994-07-05 Air Prod And Chem Inc 大サイズ単結晶の製造方法
JP2000012509A (ja) * 1998-06-22 2000-01-14 Mitsubishi Electric Corp 半導体装置とその半導体基板の製造方法
JP2001148544A (ja) * 1999-09-10 2001-05-29 Sharp Corp 半導体発光素子
JP2001261500A (ja) * 2000-03-22 2001-09-26 Ngk Insulators Ltd エピタキシャル成長用基板およびその製造方法
JP2004235170A (ja) * 2002-12-05 2004-08-19 Ngk Insulators Ltd 半導体積層構造及びｉｉｉ族窒化物層群の転位低減方法
JP2005129629A (ja) * 2003-10-22 2005-05-19 Toyota Motor Corp 炭化珪素半導体基板及びその製造方法
WO2005074048A1 (en) * 2004-01-31 2005-08-11 Itswell Co. Ltd. Free-standing semiconductor substrate and the manufacturing method and manufacturing apparatus thereof
JP2009536606A (ja) * 2006-05-09 2009-10-15 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 非極性および半極性（Ａｌ、Ｇａ、Ｉｎ）Ｎの原位置欠陥低減技術
JP2008094700A (ja) * 2006-09-13 2008-04-24 Nippon Steel Corp 炭化珪素単結晶エピタキシャルウェハ及びその製造方法
WO2009002073A1 (en) * 2007-06-26 2008-12-31 Wooreelst Co., Ltd. Method for fabricating semiconductor device
JP2009147246A (ja) * 2007-12-18 2009-07-02 Mitsubishi Electric Corp 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、炭化珪素半導体バルク結晶、炭化珪素半導体バルク結晶の製造方法、炭化珪素半導体装置、炭化珪素半導体装置の製造方法
JP2010118616A (ja) * 2008-11-14 2010-05-27 Seiko Epson Corp 半導体基板の製造方法、半導体基板

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JPN6015042073; Ｍａｓａｔｏ　Ｅｂｉｈａｒａ，　外２名: 'Ｎｕｃｌｅａｔｉｏｎ　ａｎｄ　Ｇｒｏｗｔｈ　Ｍｏｄｅ　ｏｆ　ＧａＮ　ｏｎ　Ｖｉｃｉｎａｌ　ＳｉＣ　Ｓｕｒｆａｃｅｓ' Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ Ｖｏｌ．　４６，　Ｎｏ．　１５, 20070406, ｐｐ．　Ｌ３４８-Ｌ３５１ *
JPN6015042074; Ｍａｓａｔａｋａ　Ｍｏｒｉｙａ，　外４名: 'Ｓｅｌｆ-Ｏｒｇａｎｉｚｅｄ　Ｍｉｃｒｏｃｏｎｅｓ　Ｇｒｏｗｎ　ｏｎ　Ｓｉ　Ｓｕｂｓｔｒａｔｅ　ｂｙ　Ｍｉｃｒｏｗａｖｅ　Ｐｌａｓｍａ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ' Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ Ｖｏｌ．　４７，　Ｎｏ．　４, 20050425, ｐｐ．　３０５０-３０５２ *
JPN6015042075; 田中　悟，　外１名: '自己形成ＳｉＣ表面ナノファセットの規則化距離' 日本物理学会講演概要集 ６２（２-４）, 20070821, ｐｐ．　９１３，　２１ｐＸＪ-１１ *

Also Published As

Publication number Publication date
US9269776B2 (en) 2016-02-23
WO2012102539A3 (en) 2012-09-20
EP2668662B1 (en) 2019-07-03
CN103443902B (zh) 2016-10-26
US20140054610A1 (en) 2014-02-27
WO2012102539A2 (en) 2012-08-02
EP2668662A2 (en) 2013-12-04
JP6054884B2 (ja) 2016-12-27
EP2668662A4 (en) 2014-08-06
CN103443902A (zh) 2013-12-11

Similar Documents

Publication Publication Date Title
JP6177295B2 (ja) ｈ−ＢＮ上におけるグラフェンナノリボンの製造方法
CN109103070B (zh) 基于纳米图形硅衬底制备高质量厚膜AlN的方法
CN106960781A (zh) 一种氮化镓薄膜及其制备方法和石墨烯薄膜及其制备方法
JP2023525597A (ja) 窒化物エピタキシャルウェーハ、その製造方法、および半導体デバイス
JP2006032655A (ja) 炭化珪素基板の製造方法
CN110783167A (zh) 一种半导体材料图形衬底、材料薄膜及器件的制备方法
US9758902B2 (en) Method for producing 3C-SiC epitaxial layer, 3C-SiC epitaxial substrate, and semiconductor device
JP2018035051A (ja) ＳｉＣ構造体およびその製造方法並びに半導体装置
JP6054884B2 (ja) 半導体素子及び半導体結晶成長法
JP2018509362A (ja) 単結晶ｉｉｉａ族窒化物層を備える半導体ウェハ
CN112490112A (zh) 氧化镓薄膜及其异质外延生长方法与应用
CN207116374U (zh) 一种氮化镓薄膜和石墨烯薄膜
JP4535935B2 (ja) 窒化物半導体薄膜およびその製造方法
KR101125327B1 (ko) 반도체 소자 및 반도체 결정 성장 방법
Bhuiyan et al. RF-MBE growth and orientation control of GaN on epitaxial graphene
CN102881570A (zh) 半导体材料的制备方法
JP6636239B2 (ja) 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド、単結晶ダイヤモンド基板の製造方法、単結晶ダイヤモンド基板及び半導体デバイス
CN111863599A (zh) 基于Si衬底的N极性面富Al组分氮化物材料生长方法
KR101189376B1 (ko) 반도체 소자 및 반도체 결정 성장 방법
RU2723029C1 (ru) Способ синтеза метастабильных соединений (in,ga)n в нитевидных нанокристаллах
JP2005223215A (ja) Ｓｉ基板上への炭化珪素単結晶膜の製造方法及びそれを用いて製造される炭化珪素半導体装置
RU2758776C2 (ru) Способ изготовления наноколончатой гетероструктуры на основе соединений iii-n
JP5059205B2 (ja) ウェーハ及び結晶成長方法
US11142821B2 (en) Method for producing single crystal substrate having a plurality of grooves using a pair of masks
KR102288817B1 (ko) 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161005

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161201

R150 Certificate of patent or registration of utility model

Ref document number: 6054884

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250