KR20090102338A - 3 차원 나노구조물 완충층이 적용된 이종접합 반도체 소자 - Google Patents

3 차원 나노구조물 완충층이 적용된 이종접합 반도체 소자

Info

Publication number
KR20090102338A
KR20090102338A KR1020080027718A KR20080027718A KR20090102338A KR 20090102338 A KR20090102338 A KR 20090102338A KR 1020080027718 A KR1020080027718 A KR 1020080027718A KR 20080027718 A KR20080027718 A KR 20080027718A KR 20090102338 A KR20090102338 A KR 20090102338A
Authority
KR
South Korea
Prior art keywords
semiconductor device
substrate
thin film
alsb
iii
Prior art date
Application number
KR1020080027718A
Other languages
English (en)
Inventor
김문덕
Original Assignee
충남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충남대학교산학협력단 filed Critical 충남대학교산학협력단
Priority to KR1020080027718A priority Critical patent/KR20090102338A/ko
Publication of KR20090102338A publication Critical patent/KR20090102338A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02513Microstructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명은 초고속 전자소자 및 근/중 적외선 소자용 III-Sb 계 박막의 질이 향상된 이종접합 반도체 소자에 관한 것으로 더욱 상세하게는, GaAs 기판 또는 Si 기판과 소자구조 사이에 III-V 족 화합물로 이루어진 3차원 나노구조물이 개재되어 있는 이종접합 반도체 소자에 관한 것이다.
본 발명에 의하면 기판과 박막소자 사이에 새로운 특성의 완충층을 형성함으로써 격자 부정합에 의한 박막내 결함을 최소화한 이종접합 반도체 소자를 제조할 수 있다.

Description

3 차원 나노구조물 완충층이 적용된 이종접합 반도체 소자{Hetero-junction semiconductor device with 3-dimensional nano-structure buffer}
본 발명은 초고속 전자소자 및 근/중 적외선 소자용 III-Sb 계 박막의 질이 향상된 이종접합 반도체 소자에 관한 것으로서, 구체적으로는 실리콘(Si) 웨이퍼 기판 위에 3차원 나노구조물(3-dimensional nano-structure)을 완충층(buffer)으로 사용함으로써 박막 내 결함을 줄여 반도체 품질특성을 높인 이종접합 반도체 소자에 관한 것이다.
일반적으로 III-Sb계 화합물 반도체는 InP계에 비해 소비전력이 현저히 낮고 전자의 이동도가 높아 전자 및 광소자로서 특성이 우수하기 때문에 고속전자소자 및 중장파장의 광소자로 활용되고 있다. III-Sb계 물질은 보통 GaSb, InAs 기판을 사용 박막을 성장 하지만 기판이 갖고 있는 작은 밴드 갭으로 인하여 누설전류가 발생하며 또한 물질결합력이 약해 면적이 작을 수밖에 없으므로 사용에 제한을 받고 있다.
한편, 이종접합 반도체소자는 기판과 상부 박막소자 구조로 이루어지는데, 양자가 접합하는 과정에서 격자상수 (lattice constant) 불일치에 의해 많은 결함이 발생한다. 예를 들면, 물질결합력이 큰 GaAs 기판 또는 Si 기판상에 양질의 Sb계 박막을 형성시키려는 시도가 있었지만 이들 기판과 Sb계 박막 사이에는 12 % (InSb) ~ 19 % (AlSb) 정도로 큰 격자상수 차이가 있기 때문에 소자구조 성장 시 결함이 발생 소자 수명을 단축시켜 상용화에 걸림돌이 되고 있다.
이러한 격자 불일치에 의한 결함을 제거하기 위하여 기판과 박막 사이에 metamorphic 완충층를 개입시키는 방법(도 1)이 시도 되었다. ("Room-temperature yellow-amber emission from InGaP quantum wells grown on an InGaP metamorphic buffer layer on GaP(100) substrates" , V.A. Odnoblyudov and C.W. Tu. Journal of Crystal Growth, Volume 279, Issues 1-2, 15 May 2005, Pages 20-25, "Strain relaxation and surface morphology of high indium content InAlAs metamorphic buffers with reverse step", Zhongwei Jiang, Wenxin Wang, Hanchao Gao, Linshen Liu, Hong Chen and Junming Zhou , Applied Surface Science In Press, Accepted Manuscript Available online 26 February 2008. ) metamorphic 완충층의 형성은 기판과 박막 사이에, 기판의 격자상수로부터 박막의 격자상수 쪽으로 점진적으로 격자상수가 변하도록, 성분조성을 변화시키면서 복수의 완충층을 형성함으로써 격자정합을 유도하는 방법이다. 도 1에 metamorphic 완충층이 형성된 반도체의 개념도를 도시하였다.
그러나 이 방법에 의하면 완충층의 성장조건이 까다롭고 최적화 윈도우도 좁은 편이며, 완충층이 평탄한 구조로 되어 있어 격자 불일치를 보상하는데 한계가 있다. 또한 무엇보다도 이와 같은 공정은 소자 신뢰성에 치명적인 영향을 줄 수 있어 좋은 특성의 소자구현이 어렵다. 결과적으로 이러한 방법에 의하면 수율에도 나쁜 영향을 주고 공정이 복잡하기 때문에 제조단가가 상승하는 단점도 있다.
본 발명은 물질결합력이 큰 GaAs 기판 또는 Si 기판과 III-Sb계 물질 박막소자 사이에 새로운 특성의 완충층을 형성함으로써 격자 부정합에 의한 박막내 결함을 최소화하여 소자 특성을 높이는 것을 목적으로 한다.
전술한 과제를 해결하기 위한 본 발명은, GaAs 기판 또는 Si 기판과 소자구조 사이에 III-V 족 화합물로 이루어진 3차원 나노구조물 (양자점, Quantum Dot, QD)이 개재되어 있는 것을 특징으로 하는 이종접합 반도체 소자에 관한 것이다. 즉, 본 발명은 이종접합 반도체 소자에서, 기판 위에 적절한 성분과 규격의 3차원 나노구조물인 양자점을 형성시킴으로써, 기판과 격자상수가 다른 박막이 양호하게 적층될 수 있도록 한 이종접합 반도체 소자에 관한 것이다.
본 발명에서 상기 III-V 족 화합물은 AlSb, InSb, GaSb, AlGaSb, InGaSb, AlInSb, Ga(Sb, As), In(Sb, As), Al(Sb, As), AlGaInSb, AlGa(Sb, As) 또는 AlIn(Sb, As)인 것이 바람직하다.
본 발명에서 상기 나노구조물은 돔, 피라미드, 원통, 원반 또는 다각통의 형상일 수 있다. 한편, 나노구조물 크기가 크면 격자 부정합에 의한 임계두께 (Critical Tnickness) 를 넘어서 오히려 나노구조 완충층에서 결함이 발생 성장 박막에 나쁜 영향을 준다. 따라서 본 발명에서 상기 나노구조물의 폭과 높이는 모두 1~1000 nm 사이가 적당하다.
본 발명에 의한 상기 나노구조물은 MB, MOCVD, VPE 등 현재까지 알려진, 그리고 향후 당업계의 발전에 따라 개발될, 화합물 구조 성장이 가능한 모든 박막증착 방법 및 장치를 이용한 자가형성(self-assembling)법 또는 전자빔 리소그라피법 등에 의해 형성될 수 있다.
본 발명에 의하면 기판과 박막소자 사이에 새로운 특성의 완충층(양자점)을 형성함으로써 격자 부정합에 의한 박막 내 결함을 최소화한 이종접합 반도체 소자를 제조할 수 있다.
또한 본 발명에 의하면 상기 양자점은 박막 구조를 만들 때 생성시킬 수 있으므로 간결한 공정으로 우수한 이종접합 반도체 소자를 제작할 수 있게 된다.
또한 본 발명에 의하면 저렴한 제조단가의 이종접합 반도체 소자를 제공할 수 있게 된다.
도 1은 metamorphic 완충층이 형성된 반도체의 개념도이다.
도 2a 및 2b는 각각 Si 기판위에 AlSb를 증착시켜 AlSb 양자점(QD)을 형성시킨 개념도 및 AFM에 의해 측정된 표면사진이다.
도 3은 Si 기판위의 AlSb 박막 구조에서 AlSb 양자점의 형성에 따른 격자상수의 변화를 보여주는 그래프이다.
도 4a 및 4b는 본 발명에 의한 3차원 나노구조물의 적용여부에 따른 GaSb 박막의 AFM 표면 거칠기(RMS)를 도시한 것이다.
이하 첨부된 도면 및 실시예를 참조하여 본 발명을 보다 상세히 설명한다. 그러나 이러한 도면과 실시예는 본 발명의 기술적 사상의 내용과 범위를 쉽게 설명하기 위한 예시일 뿐, 이에 의해 본 발명의 기술적 범위가 한정되거나 변경되는 것은 아니다. 또한 이러한 예시에 기초하여 본 발명의 기술적 사상의 범위 안에서 다양한 변형과 변경이 가능함은 당업자에게는 당연할 것이다.
GaAs 기판 또는 Si 기판 위에 III-V 족 화합물, 예를 들면 AlSb 물질을 증착하면 Si 표면에서 격자상수 차이에 의한 변형력 때문에 기판의 표면에 AlSb 양자점이 형성 된다. 이때 AlSb 양과 기판온도를 조절하면 AlSb 양자점의 크기 및 밀도를 조절할 수 있으며 그에 따라 기판의 표면 거칠기도 조절할 수 있다. 즉, 성장조건 중 온도와 분자선 V/III 비를 적절히 조절함으로써 형성되는 양자점의 크기, 모양, 거칠기 및 밀도를 조절할 수 있다. 도 2a 및 2b에 각각 Si 기판위에 AlSb를 증착시켜 AlSb 양자점을 형성시킨 개념도(2a)와 AFM(atomic force microscopy)에 의해 측정된 표면사진(2b)을 첨부하였다. 도 2b에서 볼 수 있듯이, 본 발명에 의한 제작과정에서 기판 위에 AlSb 양자점이 잘 형성되었음을 알 수 있다. 도 2b는 상기 성장 파라미터 즉, 성장온도와 분자선 V/III 비를 적절히 조절하여 얻을 수 있으므로 구체적인 조건의 제시를 생략한다. 양자점의 크기를 작게 하고 밀도를 높이면 이 구조물 위에 성장되는 소자구조는 결함밀도가 감소하여, 양질의 특성을 나타낸다.
한편, Si 기판위에 올라가는 AlSb 박막은 초기 성자 시 두 물질의 격자 상수 차이 때문에 변형력을 받아 초기에는 Si 격자상수 값을 보이다 일정 이상 두께에서는 AlSb 격자 상수값으로 변화한다. 그 결과를 도 3에 나타내었다. AlSb 격자 상수값을 갖는 조건에서 박막 성장을 멈추면 양자점이 형성 되면서 구조적으로 가장 안정적인 상태가 되므로 물질 내 결함이 최소화된다.
본 발명에 의한 3차원 나노구조물의 적용에 의한 특성향상 여부를 알아 보기위해 나노구조물이 없는 시료와 있는 시료에 대하여 동일한 성장 조건으로 1000 nm GaSb 박막을 각각 성장시킨 후, AFM 표면 거칠기(RMS)를 조사하여 도 4a 및 4b에 나타내었다. 도 4a는 나노구조물이 적용되지 않은 것이고, 도 4b는 나노구조물이 적용된 것이다. 본 발명에 의한 반도체 소자의 표면 거칠기는 본 발명이 적용되지 않은 것에 비해 약 3배 이상 감소되어, 최종적으로 박막의 질이 향상되었음을 알 수 있다.
본 발명에 의한 3차원 나노구조물의 생성을 위해서는 통상의 증착방법 및 증착장치를 활용할 수 있다. 예를 들면, MBE(molecular beam epitaxy), MOCVD(metal organic chemical vapor deposition), VPE(vapor phase epitaxy) 등 화합물 구조 성장이 가능한 모든 박막증착 방법 및 장치를 이용할 수 있다.

Claims (4)

  1. GaAs 기판 또는 Si 기판과 소자구조 사이에 III-V 족 화합물로 이루어진 3차원 나노구조물이 개재되어 있는 것을 특징으로 하는 이종접합 반도체 소자.
  2. 제 1 항에 있어서,
    상기 III-V 족 화합물은 AlSb, InSb, GaSb, AlGaSb, InGaSb, AlInSb, Ga(Sb, As), In(Sb, As), Al(Sb, As), AlGaInSb, AlGa(Sb, As) 및 AlIn(Sb, As)로 이루어지는 군에서 선택된 어느 하나 또는 둘 이상의 혼합물인 것을 특징으로 하는 이종접합 반도체 소자.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 나노구조물의 폭 및 높이는 각각 1~1000 nm인 돔, 피라미드, 원통, 원반 또는 다각통의 형상인 것을 특징으로 하는 이종접합 반도체 소자.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 나노구조물은 자가형성(self-assembling)법 또는 전자빔 리소그라피법에 의해 형성되는 것을 특징으로 하는 이종접합 반도체 소자.
KR1020080027718A 2008-03-26 2008-03-26 3 차원 나노구조물 완충층이 적용된 이종접합 반도체 소자 KR20090102338A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080027718A KR20090102338A (ko) 2008-03-26 2008-03-26 3 차원 나노구조물 완충층이 적용된 이종접합 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080027718A KR20090102338A (ko) 2008-03-26 2008-03-26 3 차원 나노구조물 완충층이 적용된 이종접합 반도체 소자

Publications (1)

Publication Number Publication Date
KR20090102338A true KR20090102338A (ko) 2009-09-30

Family

ID=41359823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080027718A KR20090102338A (ko) 2008-03-26 2008-03-26 3 차원 나노구조물 완충층이 적용된 이종접합 반도체 소자

Country Status (1)

Country Link
KR (1) KR20090102338A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012102539A3 (en) * 2011-01-25 2012-09-20 Lg Innotek Co., Ltd. Semiconductor device and method for growing semiconductor crystal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012102539A3 (en) * 2011-01-25 2012-09-20 Lg Innotek Co., Ltd. Semiconductor device and method for growing semiconductor crystal
US9269776B2 (en) 2011-01-25 2016-02-23 Lg Innotek Co., Ltd. Semiconductor device and method for growing semiconductor crystal

Similar Documents

Publication Publication Date Title
CN112020762B (zh) 增强型薄膜器件
US20120199187A1 (en) Nanowire tunnel diode and method for making the same
Ishizaka et al. Growth of wurtzite GaP in InP/GaP core–shell nanowires by selective-area MOVPE
Mukherjee et al. MOVPE III–V material growth on silicon substrates and its comparison to MBE for future high performance and low power logic applications
Li et al. Defect reduction in epitaxial InP on nanostructured Si (001) substrates with position-controlled seed arrays
CN102050426B (zh) 异质纳米线制备方法
Wang et al. Thickness influence of thermal oxide layers on the formation of self-catalyzed InAs nanowires on Si (111) by MOCVD
US8168517B2 (en) Method for epitaxial growth and epitaxial layer structure using the method
EP4087959A1 (en) Graded planar buffer for nanowires
US5456206A (en) Method for two-dimensional epitaxial growth of III-V compound semiconductors
Hsu et al. Dislocation reduction of InAs nanofins prepared on Si substrate using metal-organic vapor-phase epitaxy
KR20090102338A (ko) 3 차원 나노구조물 완충층이 적용된 이종접합 반도체 소자
CN107065058B (zh) 用作太赫兹和红外光偏振调制的薄膜材料及其制备方法
CN109920727A (zh) 在侧向外延薄膜上自对准形成图形及制备外延材料的方法
KR20190044235A (ko) 격자 부정합 완충 구조를 갖는 다중 접합 태양전지 및 이의 제조 방법
Wang et al. Effect of nanohole size on selective area growth of InAs nanowire arrays on Si substrates
EP1568082A2 (en) Buffer layer comprising quaternary and ternary alloys in semiconductor devices
Wu et al. Ordered quantum-ring chains grown on a quantum-dot superlattice template
JP2001237413A (ja) 量子ドットの作製方法
CN106783547B (zh) 用于在硅衬底上制备高电子迁移率场效应晶体管的方法
US7968435B1 (en) Method and device for growing pseudomorphic AlInAsSb on InAs
CN100364050C (zh) 砷化镓衬底上制备纳米尺寸坑的方法
Zhao et al. Cost-effective selective-area growth of GaN-based nanocolumns on silicon substrates by molecular-beam epitaxy
TWI818379B (zh) 高電子遷移率電晶體元件
JP2014175598A (ja) 化合物半導体積層体及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application