CN106783547B - 用于在硅衬底上制备高电子迁移率场效应晶体管的方法 - Google Patents

用于在硅衬底上制备高电子迁移率场效应晶体管的方法 Download PDF

Info

Publication number
CN106783547B
CN106783547B CN201611256276.1A CN201611256276A CN106783547B CN 106783547 B CN106783547 B CN 106783547B CN 201611256276 A CN201611256276 A CN 201611256276A CN 106783547 B CN106783547 B CN 106783547B
Authority
CN
China
Prior art keywords
group
layer
source
carbon nano
stress release
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611256276.1A
Other languages
English (en)
Other versions
CN106783547A (zh
Inventor
贾传宇
殷淑仪
张国义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sino Nitride Semiconductor Co Ltd
Original Assignee
Sino Nitride Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sino Nitride Semiconductor Co Ltd filed Critical Sino Nitride Semiconductor Co Ltd
Priority to CN201611256276.1A priority Critical patent/CN106783547B/zh
Publication of CN106783547A publication Critical patent/CN106783547A/zh
Application granted granted Critical
Publication of CN106783547B publication Critical patent/CN106783547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种用于在硅衬底上制备高电子迁移率场效应晶体管的方法,包括以下步骤,在在Si衬底上生长AlN成核层和Al组分线性变化和固定不变的AlyGa1‑yN应力释放层,再生长GaN外延层,然后铺设三组交叉排列的碳纳米管阵列形成连续的碳纳米管薄膜周期性介质掩膜和MgN/SiN无定型掩膜形成的复合微纳米掩膜,第一组碳纳米管排列方向平行于GaN外延层[1‑100]方向,第二组碳纳米管排列方向与第一组碳纳米管成60度夹角,第三组碳纳米管排列方向与第一组碳纳米管成120度夹角,然后再生长GaN合并层和Al0.25Ga0.75N势叠层。本发明能获得无龟裂、高晶体质量的GaN外延层。

Description

用于在硅衬底上制备高电子迁移率场效应晶体管的方法
技术领域
本发明属于半导体技术领域,具体地说是一种在硅衬底上,尤其是在八英寸硅衬底上采用碳纳米管制备高电子迁移率场效应晶体管的方法。
背景技术
高电子迁移率场效应晶体管(HEMT),又称调制掺杂场效应晶体管(MODFET,modulation-doped field effect transistor),是一种以衬底材料与另一种宽带材料形成的异质界面的二维电子气导电的场效应晶体管(FET)。因其沟道中无杂质,基本上不存在电离杂质散射对电子运动的影响,因此电子迁移率更高而得名。HEMT的工作原理是通过控制删极电压的变化使源极、漏极之间的沟道电流产生相应的变化,从而达到放大信号的目的。其优点是具有高的频率和低的噪声特性。HEMT现已用于卫星电视、移动通信、军事通信和雷达系统的接收电路中。自1980年GaAs基HEMT研制成功以来,得到了很快的发展。GaAs基HEMT在射频、微波及毫米波低频段已得到广泛的应用。InP器件比GaAs HEMT有更高的工作频率和更低的噪声,用于毫米波高频段和亚毫米波频段。GaN HEMT器件的特点是耐高温、大功率,有着巨大的应用前景,特别是在10-40GHz占据优势地位。
AlGaN/GaN HEMT由于作为沟道层的GaN带隙宽度大(3.4eV)、击穿电压高(3.3MV/cm)、饱和电子速度大(2.8*107s-1)和二维电子气面密度高(1013cm2)等特性,导致GaN基HEMT的研究向更高工作频率、更大输出功率、更高工作温度和实用化方向发展。GaN基HEMT还可以用于高速开关集成电路和高压DC-DC变换器方面。AlGaN/GaN HEMT生长在半绝缘的(0001)Si面SiC或(0001)蓝宝石衬底上,在核化层后生长一层半绝缘的GaN(约2μm)沟道层,接着生长不掺杂的AlGaN隔离层,掺Si的AlGaN和不掺杂的AlGaN势垒层。二维电子气形成在沟道层/隔离层界面。Si衬底尺寸大、价廉可以降低外延生长成本。对比硬度大、导热差的绝热蓝宝石衬底,简化衬底减薄等加工工艺,降低器件制作工艺成本。
在Si上MOVPE(metalorganic vapor phase epitaxy,金属有机物气相外延)生长GaN的难点在于:GaN纤维锌矿结构的(0001)与金刚石结构的Si(111)衬底的晶格失配为20.4%,会产生大量的位错;GaN与Si之间的热失配高达56%,外延生长结束后的降温工程中,外延层将承受很大的张应力。由于外延层厚度远小于衬底厚度,所以在外延层中会产生微裂纹,严重影响GaN器件特性。Si衬底上直接生长GaN时,NH3容易与衬底Si发生反应而在衬底表面形成非晶态的SiN,影响GaN的生长质量。金属Ga与衬底Si之间也有很强的化学反应,会对衬底造成回溶,从而破坏界面的平整。在高温生长时,衬底中的Si会扩散至缓冲层表面,如果控制不当,将会影响GaN的生长模式,从而破坏晶体质量。此外由于Si是非极性半导体,在其上生长GaN、AlN或其他极性半导体时将会产生一些化合物极性相关的问题。
采用合适的缓冲层是解决Si衬底生长GaN时晶格失配、Si扩散和极性问题的有效手段,同时在一定程度上也可以缓解薄膜中的应力。为此人们尝试过许多方法,如AlAs、AlN、以及AlGaN/AlN等复合缓冲层。其中AlN结果最好,其主要优点是既可以和GaN在同一反应室进行生长,又可以避免高温生长时SiN的形成。根据其应力释放机理提出许多解决方法:
(1)缓冲层应力补偿法:通过缓冲层对上层GaN提供一个压应力来补偿热失配造成的张应力。如采用5个梯度的AlxGa1-xN(x=0.87、0.67、0.47、0.27和0.07)缓冲层,结果表明龟裂密度明显减少,且光学特性也有较大提高。
(2)插入层应力剪裁法:通过插入层来调节薄膜内部的应力状态,或阻挡由于热失配从衬底传入的张应力的传播。如超晶格插入层法:插入10个周期的AlN/GaN超晶格作插入层,生长GaN总厚度为2μm,随着超晶格插入层层数的增加,张应变减少。TEM显示位错密度随厚度变化而减小。
然而采用目前主流的插入层方法不能够完全消除应力,且存在缺陷密度大,翘曲等问题。况且降低GaN位错密度有效的常规ELOG(epitaxial lateral overgrowth,ELOG)技术难于应用到AlGaN上,因为Al原子在生长表面的迁移能力较差,AlGaN会在掩膜上沉积。
发明内容
本发明要解决的技术问题是提供一种用于在硅衬底上制备高电子迁移率场效应晶体管的方法,按照本方法,能够获得无龟裂、高晶体质量的GaN外延层,在此基础上制备AlGaN/GaN HEMT器件。
为了解决上述技术问题,本发明采取以下技术方案:
一种用于在硅衬底上制备高电子迁移率场效应晶体管的方法,包括以下步骤:
S1,在金属有机化合物气相外延反应室中,在氢气气氛下,在Si衬底上,温度980℃~1200℃下,反应室压力60torr-100torr,通入TMAl作为III族源,NH3作为V族源,生长0.1~0.5微米厚的AlN成核层;
S2,反应室压力60torr-100torr,通入TMAl、TMGa作为III族源,NH3作为V族源,在AlN成核层上生长0.5~1微米厚的Al组分线性变化的AlxGa1-xN应力释放层;
S3,保持温度1050℃~1200℃下,反应室压力60torr-100torr,通入TMAl、TMGa作为III族源,NH3作为V族源,在AlxGa1-xN应力释放层上生长0.25~0.5微米厚的Al组分固定不变的AlyGa1-yN应力释放层,其中y的取值范围:20%~30%,该AlxGa1-xN应力释放层和AlyGa1-yN应力释放层组合成复合应力释放层;
S4,在氢气(H2)气氛下,在1040℃~1200℃下,通入TMGa作为III族源,NH3作为V族源生长0.5~1微米厚的GaN外延层;
S5,采用低压化学气相沉积法在GaN外延层上生长三组碳纳米管,先铺设排列方向平行于GaN外延层[1-100]方向的第一组碳纳米管形成第一组碳纳米管掩膜,然后铺设排列方向和第一组碳纳米管60度夹角的第二组碳纳米管形成第二组碳纳米管掩膜,再铺设排列方向和第一组碳纳米管成120度夹角的第三组碳纳米管形成第三组碳纳米管掩膜,通过生长和编织,最终由该三组交叉排列的碳纳米管形成连续的碳纳米管薄膜周期性介质掩膜;
S6,在1000℃-1050℃下通入NH3和SiH4/Cp2Mg,生长形成纳米量级的MgN/SiN无定型掩膜,从而得到由碳纳米管薄膜周期性介质掩膜和MgN/SiN无定型掩膜形成的复合微纳米掩膜;
S7,在氢气气氛下,在1040℃~1200℃下,反应室压力75~100torr,通入TMGa作为III族源,NH3作为V族源生长1-1.5微米GaN合并层;
S8,在氢气气氛下,在1050℃~1200℃下,通入TMGa、TMAl作为III族源,NH3作为V族源生长不掺杂的25nm厚的Al0.25Ga0.75N势叠层。
所述步骤S2中的AlxGa1-xN应力释放层的生长温度随着生长厚度的增加从1070℃线性降到1050℃;其中Al组分随着AlxGa1-xN厚度的增加从高Al组分x1线性变化到低Al组分x2,其中x1取值范围:75%~85%,x2取值范围:20%~30%。
所述碳纳米管在生长过程中,采用乙炔作为载气,同时采用Fe作为催化剂,生长得到碳纳米管,通过生长形成由平行排列的碳纳米管阵列构成的碳纳米管掩膜,碳纳米管陈列由若干根平行排列的碳纳米管组成,该碳纳米管相互聚集形成平行排列的若干捆簇结构,一个捆簇由若干平行排列的碳纳米管构成,相邻捆簇之间形成微米级生长窗口,捆簇内部平行排列的碳纳米管之间形成纳米级生长窗口。
所述碳纳米管的直径为10-100纳米,捆簇内相邻碳纳米管之间的间隔为10-1000纳米,相邻捆簇之间的间隔1-10微米。
所述步骤S3中的Al组分固定不变的AlyGa1-yN应力释放层为Al0.25Ga0.75N应力释放层。
所述步骤S1中生长AlN成核层具体为:
先在金属有机化合物气相外延反应室中,在氢气气氛下,在Si衬底上,温度980℃~1000℃下,反应室压力60torr-100torr,通入TMAl作为III族源,NH3作为V族源,生长5~15纳米厚的低温AlN成核层;
然后保持在氢气气氛下,温度1070℃~1200℃下,反应室压力60torr-100torr,通入TMAl作为III族源,NH3作为V族源,使5~15纳米厚的低温AlN成核层生长为0.1~0.5微米厚的AlN成核层。
本发明通过在GaN外延层上铺设三组交叉排列的碳纳米管形成连续的碳纳米管薄膜,在GaN外延层多个生长晶向上都起到侧向外延的效果,并且进一步降低了GaN外延层中的位错密度,从而可获得无龟裂、高晶体质量的AlGaN/GaN HEMT器件,不仅可以有效地解决至今技术尚且存在的应力及缺陷,有效缓解翘曲,而且可以有效提高热导效率。
附图说明
附图1为本发明制备方法制备得到的高电子迁移率场效应晶体管的方法的剖面示意图。
具体实施方式
为了便于本领域技术人员的理解,下面结合附图对本发明作进一步的描述。
本发明在硅底上生长制备,尤其是在八英寸硅衬底上生长制备,制备过程中,使用三甲基镓(TMGa)、三甲基铝(TMAl)作为III族源,氨气(NH3)作为V族源,硅烷(SiH4)作为n型掺杂源,二茂镁(Cp2Mg)作为p型掺杂源。在Si衬底上,(1)采用金属有机化学气相外延技术生长AlN成核层和Al组分线性渐变的AlxGa1-xN应力释放层和Al组分固定不变的Al0.25Ga0.75N应力释放层。(2)在此基础上生长GaN外延层;(2)然后采用低压化学气相沉积法,采用乙炔作为载气,同时采用5nm的Fe作为催化剂,生长排列整齐的多层碳纳米管。生长后的碳纳米管直径为10-100nm。通过生长和编织,最终由三层交叉排列的碳纳米管阵列可以形成连续的碳纳米管薄膜。(3)在此基础上采用选区外延(SAG)方法,利用GaN在介质掩膜和衬底上生长的选择性,把GaN外延层限制在没有隐蔽膜的区域中生长,形成分立的窗口,利用“受控小平面生长工艺”使位错弯曲,从而在整个面积上降低穿透位错密度,释放整个外延层中的张应力,获得无龟裂、高晶体质量的GaN外延层。在此基础上制备AlGaN/GaN HEMT器件。
一种用于在硅衬底上制备高电子迁移率场效应晶体管的方法,包括以下步骤:
S1,在金属有机化合物气相外延反应室中,在氢气气氛下,在Si衬底上,温度980℃~1200℃下,反应室压力60torr-100torr,通入TMAl作为III族源,NH3作为V族源,生长0.1~0.5微米厚的AlN成核层。
该步骤S1可拆分成两个阶段的生长,先在金属有机化合物气相外延反应室中,在氢气气氛下,在Si衬底上,温度980℃~1000℃下,反应室压力60torr-100torr,通入TMAl作为III族源,NH3作为V族源,生长5~15纳米厚的低温AlN成核层;然后保持在氢气气氛下,温度1070℃~1200℃下,反应室压力60torr-100torr,通入TMAl作为III族源,NH3作为V族源,使5~15纳米厚的低温AlN成核层生长为0.1~0.5微米厚的AlN成核层。
S2,反应室压力60torr-100torr,通入TMAl、TMGa作为III族源,NH3作为V族源,在AlN成核层上生长0.5~1微米厚的Al组分线性变化的AlxGa1-xN应力释放层。该AlxGa1-xN应力释放层的生长温度随着生长厚度的增加从1070℃线性降到1050℃;其中Al组分随着AlxGa1-xN厚度的增加从高Al组分x1线性变化到低Al组分x2,其中x1取值范围:75%~85%,x2取值范围:20%~30%。比如:该Al组分x随着AlxGa1-xN厚度的增加可从75%线性变化到20%,或者Al组分x随着AlxGa1-xN厚度的增加从80%线性变化到30%,或者其他线性变化情况,在此不现一一列举。
S3,保持温度1050℃~1200℃下,反应室压力60torr-100torr,通入TMAl、TMGa作为III族源,NH3作为V族源,在AlxGa1-xN应力释放层上生长0.25~0.5微米厚的Al组分固定不变的AlyGa1-yN应力释放层,其中y的取值范围:20%~30%,该AlxGa1-xN应力释放层和AlyGa1-yN应力释放层组合成复合应力释放层。可将该AlyGa1-yN应力释放层取值为Al0.25Ga0.75N应力释放层。
步骤S2中生长的l组分线性变化的AlxGa1-xN应力释放层和步骤S3中生长的Al组分固定不变的AlyGa1-yN应力释放层组成复合应力释放层,也为应力调控层。
S4,在氢气(H2)气氛下,在1040℃~1200℃下,通入TMGa作为III族源,NH3作为V族源生长0.5~1微米厚的GaN外延层。
S5,采用低压化学气相沉积法在GaN外延层上生长三组碳纳米管,先铺设排列方向平行于GaN外延层[1-100]方向的第一组碳纳米管形成第一组碳纳米管掩膜,然后铺设排列方向和第一组碳纳米管60度夹角的第二组碳纳米管形成第二组碳纳米管掩膜,再铺设排列方向和第一组碳纳米管成120度夹角的第三组碳纳米管形成第三组碳纳米管掩膜,通过生长和编织,最终由该三组交叉排列的碳纳米管形成连续的碳纳米管薄膜周期性介质掩膜。
S6,在1000℃-1050℃下通入NH3和SiH4/Cp2Mg,生长形成纳米量级的MgN/SiN无定型掩膜,从而得到由碳纳米管薄膜周期性介质掩膜和MgN/SiN无定型掩膜形成的复合微纳米掩膜。
S7,在氢气气氛下,在1040℃~1200℃下,反应室压力75~100torr,通入TMGa作为III族源,NH3作为V族源生长1-1.5微米GaN合并层。
S8,在氢气气氛下,在1050℃~1200℃下,通入TMGa、TMAl作为III族源,NH3作为V族源生长不掺杂的25nm厚的Al0.25Ga0.75N势叠层。
所述碳纳米管在生长过程中,采用乙炔作为载气,同时采用Fe作为催化剂,生长得到碳纳米管,通过生长形成由平行排列的碳纳米管阵列构成的碳纳米管掩膜,碳纳米管陈列由若干根平行排列的碳纳米管组成,该碳纳米管相互聚集形成平行排列的若干捆簇结构,一个捆簇由若干平行排列的碳纳米管构成,相邻捆簇之间形成微米级生长窗口,捆簇内部平行排列的碳纳米管之间形成纳米级生长窗口。碳纳米管的直径为10-100纳米,捆簇内相邻碳纳米管之间的间隔为10-1000纳米,相邻捆簇之间的间隔1-10微米。
如附图1所示,为按照本方法制备得到的高电子迁移率场效应晶体管的剖面图,该高电子迁移率场效应晶体管由下往上依次为:Si衬底101,AlN成核层102,Al组分线性渐变的AlxGa1-xN应力释放层103,Al组分固定不变的AlyGa1-yN应力释放层104,GaN外延层105,三层交叉碳纳米管掩膜106,GaN合并层107,Al0.25Ga0.75N势垒层108。
另外,其中,Si衬底上的周期性介质掩膜采用碳纳米管,而应力调控层采用Al组分线性渐变的AlxGa1-xN 103的应力释放层和固定Al组分的AlyGa1-yN应力释放层104,只要是满足Al组分梯度渐变原则的都可以。
本发明采用三层交叉排列不同夹角的碳纳米管作为周期性介质掩膜,采用选区外延(SAG)方法,并通过设计应力调控层结构,获得无龟裂、高晶体质量的AlGaN/GaN HEMT器件。
需要说明的是,以上所述的实施例仅为说明本发明的技术思想及特点,其描述较为具体和详细,其目的在于使本领域的普通技术人员能够了解本发明的内容并据以实施,因此不能仅以此来限定本发明的专利范围,但并不能因此而理解为对本发明范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,即凡依据本发明所揭示的精神所作的变化,仍应涵盖在本发明的专利范围内。

Claims (3)

1.用于在硅衬底上制备高电子迁移率场效应晶体管的方法,包括以下步骤:
S1,在金属有机化合物气相外延反应室中,在氢气气氛下,在Si衬底上,温度980℃~1200℃下,反应室压力60torr-100torr,通入TMAl作为III族源,NH3作为V族源,生长0.1~0.5微米厚的AlN成核层;
S2,反应室压力60torr-100torr,通入TMAl、TMGa作为III族源,NH3作为V族源,在AlN成核层上生长0.5~1微米厚的Al组分线性变化的AlxGa1-xN应力释放层;
S3,保持温度1050℃~1200℃下,反应室压力60torr-100torr,通入TMAl、TMGa作为III族源,NH3作为V族源,在AlxGa1-xN应力释放层上生长0.25~0.5微米厚的Al组分固定不变的AlyGa1-yN应力释放层,其中y的取值范围:20%~30%,该AlxGa1-xN应力释放层和AlyGa1-yN应力释放层组合成复合应力释放层;
S4,在氢气(H2)气氛下,在1040℃~1200℃下,通入TMGa作为III族源,NH3作为V族源生长0.5~1微米厚的GaN外延层;
S5,采用低压化学气相沉积法在GaN外延层上生长三组碳纳米管,先铺设排列方向平行于GaN外延层[1-100]方向的第一组碳纳米管形成第一组碳纳米管掩膜,然后铺设排列方向和第一组碳纳米管60度夹角的第二组碳纳米管形成第二组碳纳米管掩膜,再铺设排列方向和第一组碳纳米管成120度夹角的第三组碳纳米管形成第三组碳纳米管掩膜,通过生长和编织,最终由该三组交叉排列的碳纳米管形成连续的碳纳米管薄膜周期性介质掩膜;
S6, 在1000℃-1050℃下通入NH3和SiH4或Cp2Mg,生长形成纳米量级的MgN无定型掩膜或SiN无定型掩膜,从而得到由碳纳米管薄膜周期性介质掩膜和MgN无定型掩膜或SiN无定型掩膜形成的复合微纳米掩膜;
S7,在氢气气氛下,在1040℃~1200℃下,反应室压力75~100torr,通入TMGa作为III族源,NH3作为V族源生长1-1.5微米GaN合并层;
S8,在氢气气氛下,在1050℃~1200℃下,通入TMGa、TMAl作为III族源,NH3作为V族源生长不掺杂的25nm 厚的Al0.25Ga0.75N势叠层。
2.根据权利要求1所述的用于在硅衬底上制备高电子迁移率场效应晶体管的方法,其特征在于,所述步骤S2中的AlxGa1-xN应力释放层的生长温度随着生长厚度的增加从1070℃线性降到1050℃;其中Al组分随着AlxGa1-xN厚度的增加从高Al组分x1线性变化到低Al组分x2,其中x1取值范围:75%~85%,x2取值范围:20%~30%。
3.根据权利要求2所述的在硅衬底上制备高电子迁移率场效应晶体管的方法,其特征在于,所述步骤S3中的Al组分固定不变的AlyGa1-yN应力释放层为Al0.25Ga0.75N应力释放层。
CN201611256276.1A 2016-12-30 2016-12-30 用于在硅衬底上制备高电子迁移率场效应晶体管的方法 Active CN106783547B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611256276.1A CN106783547B (zh) 2016-12-30 2016-12-30 用于在硅衬底上制备高电子迁移率场效应晶体管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611256276.1A CN106783547B (zh) 2016-12-30 2016-12-30 用于在硅衬底上制备高电子迁移率场效应晶体管的方法

Publications (2)

Publication Number Publication Date
CN106783547A CN106783547A (zh) 2017-05-31
CN106783547B true CN106783547B (zh) 2020-08-21

Family

ID=58954223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611256276.1A Active CN106783547B (zh) 2016-12-30 2016-12-30 用于在硅衬底上制备高电子迁移率场效应晶体管的方法

Country Status (1)

Country Link
CN (1) CN106783547B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109378361B (zh) * 2018-09-29 2020-01-31 中国科学院长春光学精密机械与物理研究所 一种实现低电压下AlGaN探测器雪崩倍增的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101702418A (zh) * 2009-10-23 2010-05-05 山东华光光电子有限公司 降低位错缺陷的GaN基LED芯片外延生长方法
CN104637795A (zh) * 2015-01-30 2015-05-20 北京大学 硅衬底上iii族氮化物外延薄膜的选区生长方法及结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211143B2 (en) * 2002-12-09 2007-05-01 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube
KR20090032211A (ko) * 2007-09-27 2009-04-01 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자
CN102723408B (zh) * 2011-03-29 2015-04-15 清华大学 半导体外延结构的制备方法
CN102201332B (zh) * 2011-05-08 2012-11-14 北京燕园中镓半导体工程研发中心有限公司 一种GaN衬底的制备方法
CN102226985B (zh) * 2011-05-08 2013-11-27 北京大学 一种GaN衬底的制备方法
CN102299056B (zh) * 2011-07-21 2013-11-06 北京大学 一种三族氮化物量子点结构的制备方法
CN102244167B (zh) * 2011-07-28 2013-01-16 北京大学 一种单芯片白光led的制备方法
CN105374677B (zh) * 2014-08-25 2018-05-22 东莞市中镓半导体科技有限公司 一种在大尺寸Si衬底上制备高电子迁移率场效应晶体管的方法
CN104637788A (zh) * 2015-01-30 2015-05-20 北京大学 Iii族氮化物微观图形结构的选区生长方法及结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101702418A (zh) * 2009-10-23 2010-05-05 山东华光光电子有限公司 降低位错缺陷的GaN基LED芯片外延生长方法
CN104637795A (zh) * 2015-01-30 2015-05-20 北京大学 硅衬底上iii族氮化物外延薄膜的选区生长方法及结构

Also Published As

Publication number Publication date
CN106783547A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
EP2727133B1 (en) Method for manufacturing a thick epitaxial layer of gallium nitride on a silicon or similar substrate and layer obtained using said method
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
US20070018198A1 (en) High electron mobility electronic device structures comprising native substrates and methods for making the same
CN105374677B (zh) 一种在大尺寸Si衬底上制备高电子迁移率场效应晶体管的方法
EP3486939B1 (en) Method for forming a semiconductor structure for a gallium nitride channel device
JP2012142629A (ja) 炭化シリコン基板上のiii族窒化物エピタキシャル層
EP3311414A1 (en) Doped barrier layers in epitaxial group iii nitrides
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
US10211297B2 (en) Semiconductor heterostructures and methods for forming same
US8168517B2 (en) Method for epitaxial growth and epitaxial layer structure using the method
US20230097643A1 (en) Stress Management Layer for GaN HEMT
CN110880533B (zh) 基于超晶格结构的异质结、增强型hemt器件及其制作方法
CN106783547B (zh) 用于在硅衬底上制备高电子迁移率场效应晶体管的方法
US9123637B2 (en) Semiconductor epitaxial structure and method for forming the same
CN106711024B (zh) 一种在硅衬底上制备高电子迁移率场效应晶体管的方法
JP2004207471A (ja) 化合物半導体エピタキシャル基板及びその製造方法
TWI717163B (zh) 具有石墨烯結構之氮化物電晶體結構
EP2041795B1 (en) Semiconductor heterojunction devices based on sic
CN113539786B (zh) 硅基氮化镓外延结构及其制备方法
JPH10284510A (ja) 半導体基板
KR102288817B1 (ko) 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자
KR20230090573A (ko) 다중 스트레인 구조를 가지는 AlGaN/GaN 이종 접합 구조의 고전자 이동도 트랜지스터 소자
CN115020481A (zh) 一种氮化物外延层及其制备方法与功率射频器件
CN116264251A (zh) 半导体器件的外延结构及其制备方法、半导体器件
JP2015095483A (ja) Iii族窒化物半導体デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant