CN112490112A - 氧化镓薄膜及其异质外延生长方法与应用 - Google Patents

氧化镓薄膜及其异质外延生长方法与应用 Download PDF

Info

Publication number
CN112490112A
CN112490112A CN201910858297.8A CN201910858297A CN112490112A CN 112490112 A CN112490112 A CN 112490112A CN 201910858297 A CN201910858297 A CN 201910858297A CN 112490112 A CN112490112 A CN 112490112A
Authority
CN
China
Prior art keywords
gallium oxide
growth
thin film
gallium
substrate material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910858297.8A
Other languages
English (en)
Inventor
张晓东
马永健
李军帅
张宝顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201910858297.8A priority Critical patent/CN112490112A/zh
Publication of CN112490112A publication Critical patent/CN112490112A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02483Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02513Microstructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Abstract

本发明公开了一种氧化镓薄膜及其异质外延生长方法与应用。所述异质外延生长方法包括:在衬底材料上气相外延生长形成氧化镓纳米线阵列;以及,通过控制生长条件,使氧化镓纳米线阵列中氧化镓纳米线横向合并生长,从而在氧化镓纳米线阵列上外延生长形成氧化镓薄膜。本发明利用氧化镓纳米线阵列合并生长β‑Ga2O3薄膜,避免直接在衬底上生长,大大降低了异质外延材料之间的失配度和异质外延工艺难度,提高了β‑Ga2O3薄膜的晶体质量;本发明通过控制氧化镓纳米线的直径和周期,能很好的提高晶粒成核尺寸,避免较小的成核尺寸对晶体质量的影响,并且,本发明可在300℃‑1000℃实现β‑Ga2O3薄膜的生长,可有效节省能源消耗。

Description

氧化镓薄膜及其异质外延生长方法与应用
技术领域
本发明涉及半导体外延技术领域,具体的,涉及一种纳米材料的可控外延制备技术领域,尤其涉及一种氧化镓薄膜及其异质外延生长方法与应用。
背景技术
半导体材料在现代信息工业化社会中发挥着不可替代的作用,是现代半导体工业及微电子工业的基石。随着各种先进技术的不断发展,对高耐压、大功率、抗辐射等高性能电子器件以及深紫外光电子器件需求越来越迫切,尤其是在高耐压及深紫外领域,传统的半导体材料已难以满足使用要求。
第三代半导体材料,如氮化镓(GaN)和碳化硅(SiC),具有宽禁带、高热导率、高击穿场强度、高饱和电子漂移速度等优点,使其在光电器件、功率器件、射频微波器件等方面展现出巨大的潜力。近年人们提出了第四代半导体材料,一种在大气条件下稳定存在的新型金属氧化物半导体—氧化镓(Ga2O3),相较于第三代半导体材料,它具有更大禁带宽度、更大的巴利加优值、高的击穿场强、紫外日盲响应、气敏特性以及良好的热稳定性和化学稳定性等优异特性,而成为半导体材料及器件等领域的研究热点。
Ga2O3材料共有α,β,γ,δ,ε五种已知的晶相,其中β-Ga2O3(Eg=4.7-4.9eV)结构最为稳定并能和其他四种氧化镓之间互相转化。目前大面积β-Ga2O3单晶衬底能够采用熔融态方法生长,但工艺方法苛刻,得到高质量Ga2O3晶体薄膜难度很大;α-Ga2O3材料在电学特性(Eg=5.0~5.3eV)更是优于β-Ga2O3及其他宽带隙半导体材料,但由于同质衬底材料的限制,严重阻碍其研究与应用。
早在上世纪五六十年代人们就己经开始了对β-Ga2O3材料的研究,其研究经历了由β-Ga2O3单晶到纳米结构和薄膜结构的变化。最早对薄膜进行研究的是日本的Hariu等人,他们在1977年通过在氧气气氛中蒸发金属的方法得到了非晶Ga2O3薄膜。2002年Orita等人利用脉冲激光沉积方法(PLD)在c面蓝宝石衬底上生长了具有明显择优取向性的β-Ga2O3多晶薄膜。2010年Tsai,Min-Ying等人通过等离子体辅助型分子束外延(PAMBE)设备在c面蓝宝石衬底和(100)面衬底上生长了择优取向的β-Ga2O3薄膜。2012年左右,山东大学利用MOCVD技术尝试了在蓝宝石衬底、MgO、GaAs等衬底上得到择优取向的β-Ga2O3单晶薄膜。
目前单晶Ga2O3衬底存在制备难、尺寸小、成本高等一系列问题,在其他的材料衬底上开展Ga2O3晶体薄膜的异质外延有着重要的意义。目前已经有脉冲激光沉积(PLD,PulsedLaser Deposition)、原子层沉积(ALD,Atomic Layer Deposition)、化学气相沉积(CVD,Chemica l Vapor Deposition)、分子束外延(MBE,Molecular Beam Epitaxy)以及金属有机物化学气相沉积(MOCVD,Metal Organic Chemical Vapor Deposition)等多种技术被应用于Ga2O3薄膜的制备,不同的制备技术以及不同工艺参数对薄膜的结构性质和光学性质有很大的影响。
目前氧化镓晶体薄膜外延方案有两种,一是同质外延,即在氧化镓单晶衬底材料上外延氧化镓晶体薄膜;二是在异质外延,可以基于硅、蓝宝石、砷化镓、氧化镁等衬底进行外延生长。
从上述的技术方案可以看出,在氧化镓同质衬底上进行氧化镓晶体薄膜外延,可以避免晶格失配等问题,薄膜晶体质量高,但氧化镓同质衬底制备困难,大尺寸更是难以生长,而且价格昂贵,难以进行实用性推广应用。
虽然异质外延可以克服尺寸小、成本高等缺点,但一般来说,不同材料直接的晶格失配、热膨胀系数不匹配会导致薄膜开裂、缺陷密度大、晶体质量差;目前异质外延氧化镓薄膜质量跟实际应用还有距离。例如,相对于蓝宝石、氮化镓等六方晶系,单斜晶系β-Ga2O3缺乏对称性,在异质外延时存在“面内扭转”导致的“六重畴”问题,导致异质外延薄膜晶体质量难以提升。
总体来看,目前Ga2O3薄膜材料的异质外延还不成熟,不能满足器件应用的要求;而且异质外延存在晶格失配等问题,需要从技术突破,进而实现高质量Ga2O3晶体薄膜的外延生长与应用。
发明内容
本发明的主要目的在于提供一种氧化镓薄膜及其异质外延生长方法,以克服现有技术的不足。
本发明的另一目的还在于提供所述氧化镓薄膜的应用。
为实现前述发明目的,本发明采用的技术方案包括:
本发明实施例提供了一种氧化镓薄膜的异质外延生长方法,其包括:
提供衬底材料;
在所述衬底材料上气相外延生长形成氧化镓纳米线阵列;
以及,通过控制生长条件,使氧化镓纳米线阵列中氧化镓纳米线横向合并生长,从而在所述氧化镓纳米线阵列上外延生长形成氧化镓薄膜。
在一些实施例中,所述的氧化镓薄膜的异质外延生长方法包括:
将衬底材料置入反应腔室内,之后将纳米金属催化材料、氧源、镓源输入所述反应腔室,从而在衬底材料上外延生长形成垂直氧化镓纳米线阵列,其中采用的生长温度为300~1000℃,生长速率1nm/min~1μm/min,压力为10Pa~100Kpa。
进一步地,所述氧化镓纳米线阵列中纳米线的直径为1nm~100μm,高度为1nm~10μm,周期为1nm~100μm。
在一些实施例中,所述的氧化镓薄膜的异质外延生长方法包括:
通过调节所述外延生长的参数控制氧化镓纳米线的横向生长速度和纵向生长速率,使相邻的氧化镓纳米线之间的间距逐渐减少,实现氧化镓纳米线的横向合并生长。
本发明实施例还提供了由前述方法制备的氧化镓薄膜。
本发明实施例还提供了一种基于衬底材料的氧化镓薄膜,包括衬底材料和氧化镓外延层,所述衬底材料和氧化镓外延层之间还形成有由氧化镓纳米线阵列组成的应变缓冲层。
本发明实施例还提供了前述氧化镓薄膜于制作功率电子器件、光电子器件或传感器中的用途。
本发明实施例还提供了前述氧化镓薄膜于制作柔性电子器件中的用途。
与现有技术相比,本发明的有益效果在于:
1)本发明利用氧化镓纳米线阵列合并生长β-Ga2O3薄膜,避免直接在衬底上生长,大大降低了晶格失配度,提高了β-Ga2O3薄膜的晶体质量,解决了β-Ga2O3薄膜异质外延所遇到的晶格失配的问题;
2)相对其他生长β-Ga2O3薄膜的方法来说,本发明通过控制氧化镓纳米线的直径和周期,能很好的提高晶粒成核尺寸,避免较小的成核尺寸对晶体质量的影响,有效的解决成核尺寸小的问题;
3)本发明通过氧化镓纳米线阵列合并,可有效的降低极化率和有效的应变弛豫,避免位错和裂纹的形成;
4)本发明通过氧化镓纳米线阵列作为异质外延中的缓冲层作用,可以进行大尺寸、高质量的氧化镓薄膜的异质外延,进而降低成本,利于应用推广;
5)本发明利用氧化镓纳米线阵列合并,进行高质量的氧化镓外延,氧化镓纳米线充当剥离层,利于将高质量的氧化镓薄膜从外延衬底(同质或异质)上剥离下来,可以用于柔性电子领域;
6)相对于其他高温生长β-Ga2O3薄膜的外延方法来说,本发明可在500℃低温段下实现β-Ga2O3薄膜的异质外延生长,可有效节省能源消耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一典型实施案例中氧化镓纳米线催化成核点示意图。
图2是本发明一典型实施案例中氧化镓纳米线生长示意图。
图3是本发明一典型实施案例中氧化镓纳米线合并、高质量氧化镓晶体薄膜外延生长示意图。
具体实施方式
鉴于现有技术中的不足,本案发明人经长期研究和大量实践,才得以提出本发明的技术方案,其主要是一种新型的生长高质量β-Ga2O3薄膜外延方案,利用氧化镓纳米线合并实现β-Ga2O3薄膜的外延生长。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。但是,应当理解,在本发明范围内,本发明的上述各技术特征和在下文(实施例)中具体描述的各技术特征之间都可以相互结合,从而构成新的或者优选的技术方方案。限于篇幅,在此不再一一累述。
本发明的设计原理至少在于:本发明可以在不同材料、不同晶向的衬底材料上,通过控制氧化镓纳米线的外延条件保证高质量氧化镓纳米线生长,特别是调节生长温度、气压、流量,来实现纳米线取向的调控,获得不同周期、密度的垂直氧化镓纳米线阵列,用斜切衬底抑制六重畴问题。当氧化镓纳米线到达一定高度后,通过调节外延参数控制氧化镓纳米线的横向生长速度,实现氧化镓纳米线的横向合并。由此可以利用高质量的垂直氧化镓纳米线阵列作为衬底材料与氧化镓薄膜的缓冲层,利用基于氧化镓纳米线优势,可以解决晶格失配、热失配的应力缓冲释放,稳定可控的β相种晶,基于横向外延思路的位错抑制,进而实现高质量氧化镓晶体薄膜的外延生长。
本发明实施例的一个方面提供的一种氧化镓薄膜的异质外延生长方法,其包括:
提供衬底材料;
在所述衬底材料上气相外延生长形成氧化镓纳米线阵列;
以及,通过控制生长条件,使氧化镓纳米线阵列中氧化镓纳米线横向合并生长,从而在所述氧化镓纳米线阵列上外延生长形成氧化镓薄膜。
在一些实施例中,所述的氧化镓薄膜的异质外延生长方法包括:
将衬底材料置入反应腔室内,之后将纳米金属催化材料、氧源、镓源输入所述反应腔室,从而在衬底材料上外延生长形成垂直氧化镓纳米线阵列,其中采用的生长温度为300~1000℃,生长速率1nm/min~1μm/min,压力为10Pa~100KPa。
进一步地,所述氧化镓纳米线阵列中纳米线的直径为1nm~100μm,高度为1nm~10μm,周期为1nm~100μm。
在一些实施例中,所述纳米金属催化材料包括Au、Ag、Ni、Pt、Ga等中的任意一种或两种以上的组合,但不限于此。
进一步地,所述纳米金属催化材料一般是金属颗粒和反应物材料形成的共溶合金,常用的金属催化剂有Au、Ag、Ni、Pt、Ga等。如果催化液滴的元素即为生长材料的某一元素时,这种特殊的生长模式又称为自催化生长机制。通过自催化机制生长半导体纳米线,一般是以金属元素形成的液滴进行催化生长的,如氧化镓纳米线生长时,就采用金属Ga作为自催化剂。
在一些实施例中,所述氧源不限于N2O,还包括H2O、O2等其他含氧源,但不限于此。
在一些实施例中,所述镓源不限于三乙基镓(TEGa源)、还包括三甲基镓(TMGa)等其他含Ga或纯金属Ga源等,但不限于此。
在一些实施例中,所述的氧化镓薄膜的异质外延生长方法包括:至少采用MOCVD、MBE、CVD、LPCVD、PVD、PLD、ALD法中的任一种方法生长所述的氧化镓纳米线阵列,也就是说,本发明的方法不仅适用于MOCVD外延设备,通过合理的参数设置,在其他类型的CVD设备或MBE上亦可实现氧化镓纳米线的合并。
在一些实施例中,所述氧化镓薄膜的异质外延生长方法包括:通过调节所述外延生长的参数(生长温度为300~1000℃,生长速率1nm/min~1μm/min,压力为10Pa~100KPa)控制氧化镓纳米线的横向生长速度和纵向生长速率,使相邻的氧化镓纳米线之间的间距逐渐减少,实现氧化镓纳米线的横向合并生长。
进一步地,所述氧化镓薄膜的厚度为1nm~1mm。
进一步地,所述氧化镓薄膜的材质为β-Ga2O3
在一些实施例中,所述氧化镓薄膜的异质外延生长方法还包括:将所述氧化镓薄膜从所述氧化镓纳米线阵列及衬底材料上剥离的步骤。利用氧化镓纳米线合并,进行高质量的氧化镓外延,氧化镓纳米线充当剥离层,利于将高质量的氧化镓薄膜从外延衬底(同质或异质)上剥离下来,可以用于柔性电子领域。
进一步地,所述衬底材料可以选自氧化镓、氮化镓、硅、蓝宝石、碳化硅、氮化铝、砷化镓、磷化铟或铌酸锂等,但不限于此。
进一步地,所述衬底材料采用斜切衬底,可抑制六重畴问题。
在一些实施例中,所述衬底材料为图形化的衬底材料。例如,本发明可以沉积介质掩模层和催化剂定位制备,沉积一层氧化硅介质(氮化镓、氧化铝等)掩膜,膜厚为1-1000nm,利用光刻、刻蚀,或者聚焦离子束等工艺对介质掩膜进行开孔;或者使用已经图形化的衬底材料做氧化镓纳米线生长模板,如多孔阳极氧化铝薄膜(AAO,Anodic AluminumOxide Template)。之后将图形化的衬底材料送入MOCVD反应室中进行氧化镓纳米线生长。
本发明实施例的另一个方面还提供了由前述的方法制备的氧化镓薄膜。
本发明实施例的另一个方面还提供了一种基于衬底材料的氧化镓薄膜,包括衬底材料和氧化镓外延层,所述衬底材料和氧化镓外延层之间还形成有由氧化镓纳米线阵列组成的应变缓冲层。
本发明实施例的另一个方面还提供了前述的氧化镓薄膜于制作功率电子器件、光电子器件或传感器等领域中的用途。
本发明实施例的另一个方面还提供了前述的氧化镓薄膜于制作柔性电子器件等领域中的用途。
综上所述,藉由上述技术方案,本发明利用氧化镓纳米线阵列合并生长β-Ga2O3薄膜,避免直接在衬底上生长,大大降低了晶格失配度,提高了β-Ga2O3薄膜的晶体质量;相对其他生长β-Ga2O3薄膜的方法来说,本发明通过控制氧化镓纳米线的直径和周期,能很好的提高晶粒成核尺寸,避免较小的成核尺寸对晶体质量的影响,并且,本发明可在500℃左右实现β-Ga2O3薄膜的生长,可有效节省能源消耗。
如下将结合实施例及附图对本发明实施例的技术方案、其实施过程及原理等作进一步的解释说明。
请参阅图1-3,示出了本发明一典型实施例中氧化镓纳米线催化成核点示意图、氧化镓纳米线生长示意图以及氧化镓纳米线合并、高质量氧化镓晶体薄膜外延生长示意图。
实施例1氧化镓在蓝宝石衬底异质外延(随机生长)
(1)如图1所示,在300~1000℃下,散布在衬底上的纳米金属催化颗粒与生长材料的气态源互溶形成共溶合金液滴;随后合金液滴溶解生长材料的组分原子,当合金液滴中的组分原子过饱和后,开始在液滴与衬底的边界处结晶,并推动催化液滴的移动,从而长出一维纳米线材料(如图2所示)。
(2)纳米线生长过程中要形成纳米级低熔点的催化液滴,这些催化液滴一般是金属颗粒和反应物材料形成的共溶合金,常用的金属催化剂有Au、Ag、Ni、Pt等。如果催化液滴的元素即为生长材料的某一元素时,这种特殊的生长模式又称为自催化生长机制。通过自催化机制生长半导体纳米线,一般是以金属元素形成的液滴进行催化生长的,如氧化镓纳米线生长时,就采用金属Ga作为自催化剂。本步骤中生长温度为300~1000℃,生长速率1nm/min~1μm/min,压力为10Pa~100Kpa,所制备的氧化镓纳米线阵列中纳米线的直径为1nm~100μm,高度为1nm~10μm,周期为1nm~100μm。
(3)在生长高度为1nm~10μm的氧化镓纳米线之后,通过生长条件的控制,调节纳米线的横向生长速度和纵向生长速率,使相邻的纳米线之间的间距逐渐减少,实现纳米线横向合并合并(如图3所示),进而在此基础上进行高质量氧化镓晶体薄膜的外延生长,制备应用器件。本实施例所制备的氧化镓薄膜的厚度范围在1nm~1mm。
实施例2氧化镓在蓝宝石衬底异质外延(图形化生长)
(1)沉积介质掩模层和催化剂定位制备
沉积一层氧化硅介质(氮化镓、氧化铝等)掩膜,膜厚为1-1000nm,利用光刻、刻蚀,或者聚焦离子束等工艺对介质掩膜进行开孔;或者使用已经图形化的衬底材料做氧化镓纳米线生长模板,如多孔阳极氧化铝薄膜(AAO,Anodic Aluminum Oxide Template)。
(2)氧化镓纳米线外延
将图形化的衬底材料送入MOCVD反应室中进行氧化镓纳米线生长,沉积Ga液滴作为催化剂;利用Ga液滴的催化作用外延Ga2O3纳米线阵列。生长设备不限于MOCVD,LPCVD,PVD等材料生长设备。
(3)氧化镓纳米线合并与高质量晶体薄膜的外延
提高纳米线的横向生长速度,使相邻的纳米线之间的间距逐渐减少,最终实现氧化镓纳米线合并。
采用本发明实施例提供的方法,本发明利用氧化镓纳米线合并生长β-Ga2O3薄膜,避免直接在衬底上生长,大大降低了晶格失配度,提高了β-Ga2O3薄膜的晶体质量,解决了β-Ga2O3薄膜异质外延所遇到的晶格失配的问题。
采用本发明实施例提供的方法,相对其他生长β-Ga2O3薄膜的方法来说,本发明通过控制氧化镓纳米线的直径和周期,能很好的提高晶粒成核尺寸,避免较小的成核尺寸对晶体质量的影响,能有效的解决成核尺寸小的问题。
采用本发明实施例提供的方法,通过氧化镓纳米线合并,可有效的降低极化率和有效的应变弛豫,避免位错和裂纹的形成,可以实现在低温段下的β-Ga2O3薄膜的异质外延。
采用本发明实施例提供的方法,通过氧化镓纳米线作为异质外延中的缓冲层作用,可以进行大尺寸、高质量的氧化镓薄膜的异质外延,进而降低成本,利于应用推广。
本发明的各方面、实施例、特征及实例应视为在所有方面为说明性的且不打算限制本发明,本发明的范围仅由权利要求书界定。在不背离所主张的本发明的精神及范围的情况下,所属领域的技术人员将明了其它实施例、修改及使用。
在本发明案中标题及章节的使用不意味着限制本发明;每一章节可应用于本发明的任何方面、实施例或特征。
在本发明案通篇中,在将组合物描述为具有、包含或包括特定组份之处或者在将过程描述为具有、包含或包括特定过程步骤之处,预期本发明教示的组合物也基本上由所叙述组份组成或由所叙述组份组成,且本发明教示的过程也基本上由所叙述过程步骤组成或由所叙述过程步骤组组成。
应理解,各步骤的次序或执行特定动作的次序并非十分重要,只要本发明教示保持可操作即可。此外,可同时进行两个或两个以上步骤或动作。
此外,本案发明人还参照前述实施例,以本说明书述及的其它原料、工艺操作、工艺条件进行了试验,并均获得了较为理想的结果。
尽管已参考说明性实施例描述了本发明,但所属领域的技术人员将理解,在不背离本发明的精神及范围的情况下可做出各种其它改变、省略及/或添加且可用实质等效物替代所述实施例的元件。另外,可在不背离本发明的范围的情况下做出许多修改以使特定情形或材料适应本发明的教示。因此,本文并不打算将本发明限制于用于执行本发明的所揭示特定实施例,而是打算使本发明将包含归属于所附权利要求书的范围内的所有实施例。此外,除非具体陈述,否则术语第一、第二等的任何使用不表示任何次序或重要性,而是使用术语第一、第二等来区分一个元素与另一元素。

Claims (16)

1.一种氧化镓薄膜的异质外延生长方法,其特征在于包括:
提供衬底材料;
在所述衬底材料上气相外延生长形成氧化镓纳米线阵列;
以及,通过控制生长条件,使氧化镓纳米线阵列中氧化镓纳米线横向合并生长,从而在所述氧化镓纳米线阵列上外延生长形成氧化镓薄膜。
2.根据权利要求1所述的氧化镓薄膜的异质外延生长方法,其特征在于包括:
将衬底材料置入反应腔室内,之后将纳米金属催化材料、氧源、镓源输入所述反应腔室,从而在衬底材料上外延生长形成垂直氧化镓纳米线阵列,其中采用的生长温度为300~1000℃,生长速率1nm/min~1μm/min,压力为10Pa~100KPa;优选的,所述氧化镓纳米线阵列中纳米线的直径为1nm~100μm,高度为1nm~10μm,周期为1nm~100μm。
3.根据权利要求2所述的氧化镓薄膜的异质外延生长方法,其特征在于:所述纳米金属催化材料包括Au、Ag、Ni、Pt、Ga中的任意一种或两种以上的组合。
4.根据权利要求2所述的氧化镓薄膜的异质外延生长方法,其特征在于:所述氧源包括N2O、H2O、O2中的任意一种或两种以上的组合。
5.根据权利要求2所述的氧化镓薄膜的异质外延生长方法,其特征在于:所述镓源包括金属镓、三甲基镓、三乙基镓中的任意一种或两种以上的组合。
6.根据权利要求1或2所述的氧化镓薄膜的异质外延生长方法,其特征在于包括:至少采用MOCVD、MBE、CVD、LPCVD、PVD、PLD、ALD法中的任一种方法生长所述的氧化镓纳米线阵列。
7.根据权利要求1或2所述的氧化镓薄膜的异质外延生长方法,其特征在于包括:通过调节所述外延生长的参数控制氧化镓纳米线的横向生长速度和纵向生长速率,使相邻的氧化镓纳米线之间的间距逐渐减少,实现氧化镓纳米线的横向合并生长。
8.根据权利要求1所述的氧化镓薄膜的异质外延生长方法,其特征在于:所述氧化镓薄膜的厚度为1nm~1mm。
9.根据权利要求1所述的氧化镓薄膜的异质外延生长方法,其特征在于:所述氧化镓薄膜的材质为β-Ga2O3
10.根据权利要求1所述的氧化镓薄膜的异质外延生长方法,其特征在于还包括:将所述氧化镓薄膜从所述氧化镓纳米线阵列及衬底材料上剥离的步骤。
11.根据权利要求1所述的氧化镓薄膜的异质外延生长方法,其特征在于:所述衬底材料包括氧化镓、氮化镓、硅、蓝宝石、碳化硅、氮化铝、砷化镓、磷化铟或铌酸锂;和/或,所述衬底材料为斜切衬底。
12.根据权利要求1或11所述的氧化镓薄膜的异质外延生长方法,其特征在于:所述衬底材料为图形化的衬底材料。
13.由权利要求1-12中任一项所述的方法制备的氧化镓薄膜。
14.一种基于衬底材料的氧化镓薄膜,包括衬底材料和氧化镓外延层,其特征在于:所述衬底材料和氧化镓外延层之间还形成有由氧化镓纳米线阵列组成的应变缓冲层。
15.如权利要求13-14中任一项所述的氧化镓薄膜于制作功率电子器件、光电子器件或传感器中的用途。
16.如权利要求13-14中任一项所述的氧化镓薄膜于制作柔性电子器件中的用途。
CN201910858297.8A 2019-09-11 2019-09-11 氧化镓薄膜及其异质外延生长方法与应用 Pending CN112490112A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910858297.8A CN112490112A (zh) 2019-09-11 2019-09-11 氧化镓薄膜及其异质外延生长方法与应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910858297.8A CN112490112A (zh) 2019-09-11 2019-09-11 氧化镓薄膜及其异质外延生长方法与应用

Publications (1)

Publication Number Publication Date
CN112490112A true CN112490112A (zh) 2021-03-12

Family

ID=74920174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910858297.8A Pending CN112490112A (zh) 2019-09-11 2019-09-11 氧化镓薄膜及其异质外延生长方法与应用

Country Status (1)

Country Link
CN (1) CN112490112A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471064A (zh) * 2021-06-30 2021-10-01 中国科学技术大学 基于斜切角衬底的ⅲ族氧化物薄膜制备方法及其外延片
CN114775055A (zh) * 2022-04-21 2022-07-22 中国科学院福建物质结构研究所 一种氧化镓晶体及其制备方法和应用
CN115939269A (zh) * 2022-11-11 2023-04-07 江苏第三代半导体研究院有限公司 自分离式氮化镓基光电子器件及其制作方法和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101188195A (zh) * 2007-12-18 2008-05-28 苏州纳米技术与纳米仿生研究所 一种用于释放应力的多孔缓冲层制备方法
WO2009009612A2 (en) * 2007-07-09 2009-01-15 Nanocrystal, Llc Growth of self-assembled gan nanowires and application in nitride semiconductor bulk material
CN107785241A (zh) * 2017-10-09 2018-03-09 哈尔滨工业大学 一种在硅衬底上制备β‑氧化镓薄膜的方法
CN109881246A (zh) * 2019-04-02 2019-06-14 深圳第三代半导体研究院 一种大尺寸单晶β-氧化镓纳米带的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009009612A2 (en) * 2007-07-09 2009-01-15 Nanocrystal, Llc Growth of self-assembled gan nanowires and application in nitride semiconductor bulk material
CN101188195A (zh) * 2007-12-18 2008-05-28 苏州纳米技术与纳米仿生研究所 一种用于释放应力的多孔缓冲层制备方法
CN107785241A (zh) * 2017-10-09 2018-03-09 哈尔滨工业大学 一种在硅衬底上制备β‑氧化镓薄膜的方法
CN109881246A (zh) * 2019-04-02 2019-06-14 深圳第三代半导体研究院 一种大尺寸单晶β-氧化镓纳米带的制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471064A (zh) * 2021-06-30 2021-10-01 中国科学技术大学 基于斜切角衬底的ⅲ族氧化物薄膜制备方法及其外延片
CN114775055A (zh) * 2022-04-21 2022-07-22 中国科学院福建物质结构研究所 一种氧化镓晶体及其制备方法和应用
CN114775055B (zh) * 2022-04-21 2023-11-17 中国科学院福建物质结构研究所 一种氧化镓晶体及其制备方法和应用
CN115939269A (zh) * 2022-11-11 2023-04-07 江苏第三代半导体研究院有限公司 自分离式氮化镓基光电子器件及其制作方法和应用
CN115939269B (zh) * 2022-11-11 2023-11-17 江苏第三代半导体研究院有限公司 自分离式氮化镓基光电子器件及其制作方法和应用

Similar Documents

Publication Publication Date Title
CN110504343B (zh) 基于蓝宝石衬底的氧化镓薄膜及其生长方法和应用
CN101510504B (zh) 半导体薄膜的纳区横向外延生长方法
JP4783288B2 (ja) 犠牲層上のヘテロエピタキシによるiii族窒化物の自立基板の実現方法
CN109585269B (zh) 一种利用二维晶体过渡层制备半导体单晶衬底的方法
JP4818754B2 (ja) 炭化珪素単結晶インゴットの製造方法
CN112490112A (zh) 氧化镓薄膜及其异质外延生长方法与应用
CN109103070B (zh) 基于纳米图形硅衬底制备高质量厚膜AlN的方法
CN109461644B (zh) 透明单晶AlN的制备方法及衬底、紫外发光器件
EP1298709B1 (en) Method for producing a iii nitride element comprising a iii nitride epitaxial substrate
US7361522B2 (en) Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
JP2014508415A (ja) 金属−非金属化合物の界面活性剤結晶成長のための方法
WO2023016158A1 (zh) 非平衡条件下化学势调控生长单体的SiC台阶流快速生长方法
Hong et al. Position‐Controlled Selective Growth of ZnO Nanorods on Si Substrates Using Facet‐Controlled GaN Micropatterns
CN108428618A (zh) 基于石墨烯插入层结构的氮化镓生长方法
Ryu et al. Two-dimensional material templates for van der Waals epitaxy, remote epitaxy, and intercalation growth
JP2010058988A (ja) 半導体構造物の製造方法
CN1389904A (zh) 横向外延生长高质量氮化镓薄膜的方法
EP4187576A1 (en) Heteroepitaxial structure with a diamond heat sink
CN112687525A (zh) 一种提高超薄氮化镓场效应管晶体质量的外延方法
JP4535935B2 (ja) 窒化物半導体薄膜およびその製造方法
CN116666196A (zh) 无旋转畴的κ-Ga2O3薄膜及κ-(AlxGa1-x)2O3/κ-Ga2O3异质结的制备方法
Qin et al. Deposition and properties of highly c-oriented of InN films on sapphire substrates with ECR-plasma-enhanced MOCVD
JP2004307253A (ja) 半導体基板の製造方法
Nanishi et al. Plasma-excited MBE—Proposal and achievements through R&D of compound semiconductor materials and devices
CN110670138A (zh) 用于氮化铝单晶生长的复合籽晶及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination