JP2010058988A - 半導体構造物の製造方法 - Google Patents

半導体構造物の製造方法 Download PDF

Info

Publication number
JP2010058988A
JP2010058988A JP2008223713A JP2008223713A JP2010058988A JP 2010058988 A JP2010058988 A JP 2010058988A JP 2008223713 A JP2008223713 A JP 2008223713A JP 2008223713 A JP2008223713 A JP 2008223713A JP 2010058988 A JP2010058988 A JP 2010058988A
Authority
JP
Japan
Prior art keywords
group
plane
substrate
semiconductor
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008223713A
Other languages
English (en)
Other versions
JP5655228B2 (ja
Inventor
Katsuhiro Tomioka
克広 冨岡
Takashi Fukui
孝志 福井
Junichi Motohisa
順一 本久
Shinjiro Hara
真二郎 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokkaido University NUC
Original Assignee
Hokkaido University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hokkaido University NUC filed Critical Hokkaido University NUC
Priority to JP2008223713A priority Critical patent/JP5655228B2/ja
Publication of JP2010058988A publication Critical patent/JP2010058988A/ja
Application granted granted Critical
Publication of JP5655228B2 publication Critical patent/JP5655228B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】シリコン基板に代表されるIV族半導体上に、基板面に対して垂直に延びる半導体ナノワイヤを配置すること。
【解決手段】(111)面を有するIV族半導体基板と、前記(111)面を被覆し、開口部を有する絶縁膜とを含む基板を準備し;前記基板を低温熱処理して、前記(111)面を、(111)1×1面とし;前記基板に低温条件下で、III族原料またはV族原料を供給して、前記(111)面を、(111)A面または(111)B面に変換し;前記IV族半導体基板の(111)面から前記開口部を通して、III−V化合物半導体ナノワイヤを成長させる。IV族半導体基板とは、シリコン基板やゲルマニウム基板であったりする。
【選択図】図7

Description

本発明は、半導体基板と、その表面から延びる半導体ナノワイヤとを含む半導体構造物の製造方法に関する。
シリコントランジスタを高性能化するために、1)トランジスタを柱状として高密度に集積化すること、2)シリコンよりも電子移動度が高い半導体材料をシリコン基板の一部に集積すること、が提案されている。つまり、シリコン基板上にIII−V族化合物半導体のナノワイヤを成長させれば、シリコントランジスタの高性能化が実現されうる。
シリコン基板上にIII−V族化合物半導体(GaP、GaAs、InP、InAsなど)ナノワイヤを成長させた例が報告がされている(非特許文献1〜3を参照)。ところが、これらの報告では、1)シリコン基板上に成長させるナノワイヤを位置制御できなかったり、2)ナノワイヤの成長方向を制御できないなどの問題がある。
Nano Lett, 4. 1987 (2004) Appl. Phys. Lett., 89, 033114 (2006) Adv. Mat, 19, 1801 (2007)
前記の通り、シリコン基板上に半導体ナノワイヤを成長させるときに、その成長方向を制御できない、つまり基板面に対して選択的に垂直に成長させることが困難であった。本発明は、シリコンを始めとするIV族半導体基板上に、基板面に対して垂直に延びるIII−V族化合物半導体ナノワイヤを配置することを第一の目的とする。それにより、例えば、シリコントランジスタの高性能化を実現する。また、ゲルマニウム基板にIII−V族化合物半導体ナノワイヤを配置することをも可能として、ゲルマニウム基板上の太陽電池に代表される半導体素子の高性能化を実現する。
III−V族化合物半導体を、シリコン基板を始めとするIV族半導体基板に、成長方向を制御しつつ形成するには、IV族半導体基板の表面の結晶構造が重要である。つまりIII−V族化合物半導体は、その種類によって、IV族半導体基板の(111)A面に対して垂直に成長したり、(111)B面に対して垂直に成長したりする。
(111)A面に対して垂直に成長するIII−V族化合物半導体の例には、InP、GaP、InGaPが含まれる。一方、その他のIII−V族化合物半導体は、(111)B面に対して垂直に成長する。
本発明者は、このIV族半導体基板の表面の結晶構造によって、III−V族化合物半導体の成長方向が制御されるという性質を利用することを検討した。その結果、IV族半導体基板の表面の結晶構造を適切に制御することが可能となり、IV速半導体基板に、III−V族化合物半導体を方向制御をしつつ形成することを可能とした。
すなわち本発明は、以下に示す半導体構造物の製造方法に関する。
[1]IV族半導体基板と、前記IV族半導体基板の表面から垂直に延びるIII−V族化合物半導体ナノワイヤとを含む半導体構造物の製造方法であって、
(111)面を有するIV族半導体基板と、前記(111)面を被覆し、開口部を有する絶縁膜とを含む基板を準備するステップと;前記基板を低温熱処理して、前記(111)面を、(111)1×1面とするステップと;前記基板に低温条件下で、III族原料またはV族原料を供給して、前記(111)面を、(111)A面または(111)B面に変換するステップと;前記IV族半導体基板の(111)面から前記開口部を通して、III−V化合物半導体ナノワイヤを成長させるステップとを含む、製造方法。
[2]前記基板を高温熱処理することにより、前記IV半導体基板の表面に形成された自然酸化膜を除去するステップ、をさらに含む、[1]に記載の製造方法。
[3]前記(111)A面または(111)B面に変換された(111)1×1面に、V族原料とIII族原料を交互に供給することで、III−V族化合物半導体の薄膜を形成するステップ、をさらに含む、[1]に記載の製造方法。
[4]前記(111)面を(111)1×1面とするステップと、前記(111)面を前記(111)A面または(111)B面に変換するステップとを、順に行なうか、または同時に行う、[1]に記載の製造方法。
[5]前記IV族半導体基板はシリコン基板またはゲルマニウム基板である、[1]に記載の製造方法。
[6]前記III族原料は、ホウ素、アルミニウム、ガリウム、インジウムおよびチタンのいずれかを含むガスまたはそれに類する化合物である、[1]に記載の製造方法。
[7]前記V族原料は、窒素、リン、ヒ素、アンチモン、ビスマスのいずれかを含むガスまたはそれに類する化合物である、[1]に記載の製造方法。
[8]前記III−V化合物半導体は、InAs、InP、GaAs、GaN、InSb、GaSb、AlSb、AlGaAs、InGaAs、InGaN、AlGaN、GaNAs、InAsSb、GaAsSb、InGaSb、AlInSb、InGaAlN、AlInGaP、InGaAsPまたはGaInAsN、InGaAlSb、InGaAsSb、AlInGaPSbである、[1]に記載の製造方法。
[9]前記(111)面を被覆する絶縁膜は、前記IV族半導体基板の表面の熱酸化膜である、[1]に記載の製造方法。
さらに本発明は、以下に示す半導体構造物に関する。
[10]IV族半導体基板と、前記IV族半導体基板の表面から延びる、複数本のIII−V族化合物半導体ナノワイヤとを含む半導体構造物であって、前記複数本のIII−V族化合物半導体ナノワイヤのうちの90%以上が、前記IV族半導体基板の表面から垂直に延びている、半導体構造物。
[11]前記VI族半導体基板の表面1cmあたり、1億本以上の前記III−V族化合物半導体ナノワイヤを有する、[10]に記載の半導体構造物。
本発明により、シリコンを始めとするIV族半導体基板に、III-V族化合物半導体ナノワイヤを、基板表面に垂直に、かつ高密度に配置することができる。それにより、シリコントランジスタなどの高性能化やゲルマニウム基板上の太陽電池の高効率化に寄与する。
半導体構造物について
本発明における半導体構造物とは、IV族半導体基板と、IV族半導体基板の表面から延びるIII−V族化合物半導体ナノワイヤとを有する。IV族半導体基板の表面には、複数本のナノワイヤが配置されていてもよい。
本発明における半導体構造物は、IV族半導体基板の表面から垂直に延びる半導体ナノワイヤを選択的に有しており、一方で、IV族半導体基板の表面から垂直ではなく、斜めに(例えば基板表面との交差角度が約20℃)延びる半導体ナノワイヤをあまり有さないことを特徴とする。選択的とは、例えば半導体ナノワイヤの総本数に対して通常は60%以上、好ましくは80%以上、より好ましくは90%以上の半導体ナノワイヤが、基板表面に対して垂直に延びていることをいう。
このように、半導体ナノワイヤが、基板表面に対して選択的に垂直に配置されているので、高密度に配置することも可能となる。例えば、ナノワイヤの配列周期をナノメートル領域の精度で制御することが可能で、1平方センチメートル当たりのナノワイヤの本数を 10億本以上、さらには1000億本以上の高密度に配列することができる。ナノワイヤの太さは、直径(例えば、円相当径)が200nm、さらには50nm以下にすることができる。
本発明における半導体構造物のIV族半導体の例には、シリコン半導体やガリウム半導体が含まれる。また、III−V族化合物半導体は、2つの元素からなる半導体、3つの元素からなる半導体、4つの元素からなる半導体、それ以上の元素からなる半導体のいずれでもよい。2つの元素からなる半導体の例には、InAs、InP、GaAs、GaN,InSb、GaSb、AlSbが含まれ;3つの元素からなる半導体の例には、AlGaAs、InGaAs、InGaN、AlGaN、GaNAs、InAsSb、GaAsSb、InGaSb、AlInSbが含まれ;4つ以上の元素からなる半導体の例には、InGaAlN、AlInGaP、InGaAsP、GaInAsN、InGaAlSb、InGaAsSb、AlInGaPSbが含まれる。
従来、「VLS法」という、触媒金属を用いた手法で得られていたナノワイヤは、成長中に触媒金属が不純物として混入する難点があった。これと比較して、本発明の選択成長法によれば、結晶内の不純物がより少ない、高品質な半導体ナノワイヤを得ることができる。
半導体構造物の製造プロセスについて
本発明における半導体構造物は、(111)面を有するIV半導体基板1であって、その(111)面1−1が、開口部3を有する絶縁膜2で被覆されている基板を準備するステップ(図1C参照)と;半導体ナノワイヤ4を成長させるステップとを含む(図1D参照)。
IV半導体基板1は、(111)面1−1を有していればよく、例えばn型シリコン(111)基板である(図1A参照)。図1Bに示されるように、IV族半導体基板1の(111)面1−1を覆う絶縁膜2を配置する。絶縁膜2の材質は特に限定されず、無機絶縁材料からなる膜であればよい。無機絶縁材料の例には、酸化シリコン、窒化シリコンなどが含まれる。酸化シリコン膜は、例えばシリコン基板を熱酸化して形成することができる。もちろん、スパッタ法などの通常の薄膜形成法で形成してもよい。IV族半導体基板1の(111)面1−1を被覆する絶縁膜2の厚さは特に限定されず、数十nmであればよいが、20nm以下であることが好ましい。
IV族半導体基板1の(111)面1−1を被覆する絶縁膜2には、一つまたは二つ以上の開口部3が形成される。絶縁膜2の開口部3は、電子線(EB)リソグラフィーや、フォトリソグラフィーを用いて、IV族半導体基板1の(111)面1−1を被覆する絶縁膜2をパターニングして形成すればよい。開口部3を通してIV族半導体基板1の(111)面1−1が露出している。
絶縁膜2の開口部3の形状は任意であり、矩形、三角形、六角形、または円形などのいずれでもよい。開口部3の開口面積は特に制限されないが、開口部3を通して半導体ナノワイヤ4を成長させる(後述)ので、所望の半導体ナノワイヤ4の太さに応じて、開口部3の面積を設定する。つまり、開口部3の面積が小さいほど細い半導体ナノワイヤ4を成長させることができる。開口部3の開口面積の円相当径の目安は、約30〜600nmである。
IV族半導体基板1の表面には、通常、自然酸化膜が形成されている。この自然酸化膜は、半導体ナノワイヤ4の成長(後述)を阻害するので、除去されることが好ましい。そこで、IV半導体基板1の(111)面1−1を覆う絶縁膜2に開口部3を設けた後、高温熱処理することにより、IV半導体基板1の表面に形成された自然酸化膜を除去することが好ましい。高温熱処理は、水素ガスや、窒素ガス、アルゴンガスのような不活性ガス雰囲気中で行えばよく、約900℃の条件で熱処理すればよい。
高温熱処理により自然酸化膜を除去するとともに、IV族半導体と自然酸化膜との界面の結晶構造から、酸素原子が除去されると考えられる。除去された酸素原子の代わりに、後述のIII族原子またはV族原子が吸着すると考えられる(後に詳細に説明する)。
高温熱処理後の(111)面は、1×1構造で構成される。ところが、そのまま基板の温度を下げると、図2に示した分類(化合物半導体成長温度範囲)のように不規則な原子配列が基板表面に形成される。しかしながら、さらに温度を400℃程度にまで下げると再び、基板表面が1×1構造に回復する。
そこで本発明におけるプロセスは、高温熱処理後に、一旦、低温(約400℃程度)にまで基板温度を下げることを特徴とする。低温とは、化合物半導体ナノワイヤを成長させるのに必要な温度よりも低い。それにより、(111)面を、(111)1×1面に変換する。(111)面とは、図3Aに示されるように、原子配列を構成する最小単位が2原子間隔×1原子間隔となっている面をいう。つまり(111)面は、(111)1×2面とも称される。一方、(111)1×1面とは、図3Bに示されるように、原子配列を構成する最小単位が1原子間隔×1原子間隔となっている面をいう。
後述の通り、IV族半導体基板の(111)1×1面は、III族元素またはV族元素により、(111)A面または(111)B面に変換される。ここで、(111)A面とは表面にIII族元素が配置している面を、(111)B面とはV族元素が配置している面をいう。
IV族半導体基板の(111)1×1面を、(111)A面または(111)B面にすると、その面からIII−V族化合物半導体を成長させやすくなる。III−V族化合物半導体の(111)A面または(111)B面は、(111)2×2面、つまり最小単位が2原子間隔×2原子間隔の周期で構成された構造である。よって、IV族半導体基板の表面に、2原子間隔×2原子間隔よりも小さい最小単位でIII元素またはV族元素が配置されていると、その表面にIII−V族化合物半導体が成長しやすい。
一方、シリコン基板を熱処理することによって生じやすい(111)面の安定構造は、(111)7×7面であると報告されている(Surf. Sci. 164 (1985) 367)。(111)7×7面を、(111)A面または(111)B面に変換しても、最小単位が7原子間隔×7原子間隔の配列周期となる。この最小単位は、III−V族化合物半導体の結晶構造における配列周期の最小単位よりも大きすぎる。よって、その表面にIII−V族化合物半導体は成長しにくい。
(111)面を、(111)1×1面にするための低温熱処理は、約350〜450℃(例えば、約400℃)の温度で行えばよい。また低温とは、半導体ナノワイヤを成長させるために必要な温度よりも低い。低温熱処理は、水素ガス、窒素ガス、アルゴンガス、ヘリウムガスなどの不活性ガス囲気下で行うことが好ましい。
IV半導体基板の(111)面を低温熱処理により(111)1×1面に変換するとともに、III族原料またはV族原料を供給して、(111)A面または(111)B面に変換する。III族原料とは、ホウ素、アルミニウム、ガリウム、インジウムおよびチタンのいずれかを含むガス(有機金属化合物であってもよい)であることが好ましく、例えばトリメチルインジウムなどの有機アルキル金属化合物である。V族原料とは、窒素、リン、ヒ素、アンチモン、ビスマスのいずれかを含むガス(有機金属化合物であってもよい)であることが好ましく、例えばアルシンである。III族原料またはV族原料の供給は、400〜500℃にて行うことが好ましい。
(111)A面または(111)B面への変換は、(111)1×1面への変換の後に行ってもよいが、同時に行ってもよい。つまり、(111)面を、約400℃での低温熱処理により(111)1×1面に変換しながら、III族原料またはV族原料も供給して(111)A面または(111)B面に変換することもできる。
前記の通り、IV族半導体基板の(111)面を、高温(例えば900℃)熱処理して自然酸化膜を除去するときに、酸素原子が除去される。酸素原子が除去された状態で(111)面とすると、IV族元素同士の結合が切れている部分が形成される。高温熱処理したあとの(111)面は、図2に示すように1×1構造で構成され、そのまま温度を下げると、図2の分類に記した、様々な不規則な原子配列周期が表面に形成される。さらに温度を400℃程度まで下げることで、1×1構造に回復する。回復した1×1構造は、熱力学的に不安定であり、この状態にIII族元素またはV族元素を供給すると、III族元素またはV族元素は、最表面のSi原子と置き換わるようにIII族原子またはV族原子が表面吸着して、(111)A面または(111)B面を形成する。このため、比較的容易に、(111)A面または(111)B面が得られる。
交互原料供給変調法について
次に、(111)A面または(111)B面に変換された(111)面に、さらにIII族元素を含む原料ガスと、V族元素を含む原料ガスとを、交互に提供する(「交互原料供給変調」ともいう)ことが好ましい。これにより、絶縁膜の開口部を通して露出した基板表面に、III−V化合物半導体の薄膜を形成する。この交互原料供給変調法による薄膜形成は、III−V族化合物半導体ナノロッドを成長させる(後述)ために必要な温度よりも低い温度にて行うことが好ましい。具体的には約400℃で行うか、または400℃から昇温しながら行ってもよい。
具体的には、(111)A面が形成されている場合は、まずIII族元素を含む原料ガスを供給し;その後、V族元素を含む原料ガス供給する。さらに、III族元素を含む原料ガスとV族元素を含む原料ガスとを交互に繰り返し供給する。
一方、(111)B面が形成されている場合は、まずV族元素を含む原料ガスを供給し;その後、III族元素を含む原料ガス供給する。さらに、V族元素を含む原料ガスとIII族元素を含む原料ガスとを交互に繰り返し供給する。
V族元素を含む原料ガスとIII族元素を含む原料ガスとを、それぞれ数秒供給し、互いの供給の間に数秒のインターバルを設けることが好ましい。化合物半導体の薄膜が所望の厚さになるまで、V族元素を含む原料ガスとIII族元素を含む原料ガスとを交互に供給すればよい。何回か繰り返してガスを供給することにより、III−V化合物半導体の薄膜を形成する。
この交互原料供給変調は、(111)A面または(111)B面に変換したときに変換できなかった部位があったとしても、(111)A面または(111)B面を再形成することができるという、補償効果もある。交互原料供給変調により、IV族元素とIII族元素またはV族元素が結合するからである。
この後、半導体ナノワイヤを成長させるために基板温度を上げるが、交互原料供給変調により形成されたIII−V化合物半導体の薄膜は、基板に吸着したIII族元素やIV族元素が熱で乖離することを防ぐこともできる。
III−V化合物半導体の薄膜を形成した後に、IV族半導体基板の表面から、絶縁膜の開口部を通して、III−V族化合物半導体を成長させて、半導体ナノワイヤを成長させる(図1D)。III−V族化合物半導体ナノワイヤの成長は、例えば、有機金属化学気相エピタキシ法(「MOVPE法」ともいう)や、分子線エピタキシ法(「MBE法」ともいう)により行われるが、好ましくはMOVPE法により行われる。
MOVPE法による半導体ナノワイヤの形成は、通常のMOVPE装置を用いて行うことができる。つまり、所定の温度にて減圧条件下で、III族元素を含む原料ガスと、V族元素を含む原料ガスとを提供することが好ましい。
例えば、InAsナノワイヤを形成するときは、約540℃にて、水素化ヒ素(AsH)とトリメチルインジウムを提供すればよい。また、GaAsナノワイヤを形成するときは、約750℃にて、水素化ヒ素(AsH)とトリメチルガリウムを提供すればよい。
本発明の半導体構造物の製造方法によれば、IV族半導体基板の表面を(111)1×1面として、かつ(111)A面またはB面にしているので、III−V族化合物半導体を、基板表面に対して垂直に成長させることができる。
[実施例1]シリコン基板面へのInAsナノワイヤの形成
n型シリコン(111)半導体基板を、熱酸化処理して、表面に20nmの酸化シリコン膜を形成した。形成された酸化シリコン膜を、電子線ビームリソグラフィとウェットケミカルエッチングにより開口させて、シリコン表面を露出させた。開口の形状を六角形として、開口の面積円相当径は60nmとした。
得られた基板を、減圧横型MOVPE装置(大陽日酸製HR2339)にセットした。MOVPE装置の内圧は0.1atmにすることができる。基板にセットしたMOVPE装置の内温を925℃に上昇させて、同温度にて5分間維持した(図4Aの符号10参照)。これにより、基板表面に形成された自然酸化膜を除去した。
その後、装置の内温を925℃から400℃に降温した。400℃にて水素化ヒ素(AsH)を、キャリアガスである水素ガスとともに供給した(図4Aの符号11参照)。水素化ヒ素の分圧を1.3×10−4atmとした。
次に、交互原料供給変調法によりInAsの薄膜を形成した(図4Aの符号12参照)。交互原料供給変調の条件を図4Bに示す。図4Bに示されるように、水素化ヒ素とトリメチルインジウムの供給を、交互に行った。つまり、トリメチルインジウムの供給を2秒間(符号20)、水素ガスによるインターバルを1秒間(符号21)、水素化ヒ素の供給を2秒間(符号22)、水素ガスによるインターバルを2秒間(符号23)の組合せを1サイクルとして、このサイクルを繰り返した。具体的には、2分間かけて前記サイクルを20回繰り返した。
また、供給される水素化ヒ素の分圧を2.5×10−4atm、トリメチルインジウムの分圧を9.6×10−7atmとした。
その後、装置の内温を400℃から540℃に昇温した。540℃にて、水素化ヒ素と、トリメチルインジウムを水素ガスとともに供給して、InAsナノワイヤを、MOVPE法で成長させた(図4Aの符号13参照)。
その結果、2μm程度のInAsナノワイヤが基板表面に形成された。そのSEM写真を図7に示す。図7に示されるように、ナノワイヤは基板面に対して、選択的に垂直に成長している。
[実施例2]
実施例1と同様であるが、図5Aのグラフに示されるように、交互原料供給変調法によるInAsの薄膜形成(図4Aの符号12参照)を行わなかった。
[比較例1]
実施例1に対して、400℃での低温熱処理(図4Aの符号11参照)と、交互原料供給変調法によるInAsの成長(図4Aの符号12参照)を行わなかった(図5Bを参照)。つまり、925℃で高温熱処理したのち、540℃にまでは降温させるが、400℃にまで降温させなかった。540℃にてそのままMOVPE法よりInAsナノワイヤを成長させた。
図6には、実施例1〜2と比較例1で得られた半導体構造物における、半導体ナノワイヤの制御結果が示される。図6において、●は基板面に対して垂直に成長したナノワイヤの割合を;■は基板面に対して傾いて成長したナノワイヤの割合を;○は開口部からナノワイヤが成長しなかった割合を示す。
図6に示されたように、比較例1では垂直に成長したナノワイヤの割合が約30%であって低く、またナノワイヤが成長していない確立も高かった。これに対して実施例1および2は、垂直に成長したナノワイヤの割合が高い。この結果は、高熱処理後にいったん400℃にて低温熱処理を施したことによることが示唆される。
また実施例1は、実施例2と比較して、さらに垂直に成長したナノワイヤの割合が高い。これは、交互原料供給変調により半導体薄膜を形成しているためである。
[実施例3]シリコン基板面へのGaAsナノワイヤの形成
実施例1と同様に、n型シリコン(111)半導体基板の表面に、開口部を有する絶縁膜を形成し、得られた基板を減圧横型MOVPE装置にセットした。さらに、実施例1と同様に、925℃にて処理して基板に形成された自然酸化膜を除去し(図8Aの符号30)、その後400℃に戻して水素化ヒ素(AsH)を提供した(図8Aの符号31)。
次に、交互原料供給変調法によりGaAsの薄膜を形成した(図8Aの符号32参照)。装備の内温を、3分かけて、400℃から750℃にあげながら、水素化ヒ素とトリメチルインジウムを交互に供給した。供給する水素化ヒ素の分圧を2.5×10−4atm、トリメチルガリウムの分圧を1.0×10−6atmとした。
また、供給のタイミングは、実施例1と同様に、トリメチルガリウムの供給を2秒間、水素ガスによるインターバルを1秒間、水素化ヒ素の供給を2秒間、水素ガスによるインターバルを2秒間の組合せを1サイクルとして、このサイクルを30回繰り返した。
装置の内温を400℃から750℃にかげながら交互原料供給変調することにより、インジウムと比較して蒸発しやすいガリウムの蒸発を抑制しつつ、(111)B面を形成することができた。
また、GaAsナノワイヤの形成の場合は、交互原料供給変調の工程は必ずしも必要ではなく、この工程を省略したとしても、ナノワイヤの成長方向を垂直に制御することができる。Ga金属はその融点(29℃)が低いため、溶融しやすい。そのためGaAsナノワイヤの形成の場合は、AsH存在下で低温熱処理をすることにより、交互原料供給変調の工程をしなくても、本発明の効果を得ることもできる。
さらに、750℃にて水素化ヒ素と、トリメチルガリウムを水素ガスとともに供給して、GaAsナノワイヤを、MOVPE法で成長させた(図8Aの符号33参照)。その結果、3μm程度のGaAsナノワイヤが基板表面に形成された。そのSEM写真を図8Bに示す。図8Bに示されるように、ナノワイヤは基板面に対して、選択的に垂直に成長している。ほぼ100%のナノワイヤが垂直に成長していることが確認された。
本発明により、シリコントランジスタやIII-V族化合物半導体太陽電池などの高性能化や高機能化が実現される。
本発明の半導体構造物製造プロセスを説明する図である。 シリコン表面の再構成構造(表面原子の配列周期が変化する現象)について、基板温度を上昇させた時と、高温から減少させた時に生じる再構成の分類図である。 図3Aは(111)面を、図3Bは(111)1×1面を、模式的に説明する図である。 実施例1のInAsナノワイヤを成長させるときの反応条件を示すグラフである。 実施例2および比較例1のInAsナノワイヤを成長させるときの反応条件を示すグラフである。 実施例1および2、並びに比較例1で得られた半導体構造物における、半導体ナノワイヤの制御結果を示す図である。 実施例1で得られた半導体構造物の半導体ナノワイヤのSEM写真である。 実施例3のGaAsナノワイヤを成長させるときの反応条件を示すグラフ(図8A)と、実施例で得られた半導体構造物の半導体ナノワイヤのSEM写真(図8B)である。
符号の説明
1 IV族半導体基板
1−1 (111)面
2 絶縁膜
3 開口部
4 半導体ナノワイヤ

Claims (11)

  1. IV族半導体基板と、前記IV族半導体基板の表面から垂直に延びるIII−V族化合物半導体ナノワイヤとを含む半導体構造物の製造方法であって、
    (111)面を有するIV族半導体基板と、前記(111)面を被覆し、開口部を有する絶縁膜とを含む基板を準備するステップと、
    前記基板を低温熱処理して、前記(111)面を、(111)1×1面とするステップと、
    前記基板に低温条件下で、III族原料またはV族原料を供給して、前記(111)面を、(111)A面または(111)B面に変換するステップと、
    前記IV族半導体基板の(111)面から前記開口部を通して、III−V化合物半導体ナノワイヤを成長させるステップとを含む、製造方法。
  2. 前記基板を高温熱処理することにより、前記IV半導体基板の表面に形成された自然酸化膜を除去するステップ、をさらに含む、請求項1に記載の製造方法。
  3. 前記(111)A面または(111)B面に変換された(111)1×1面に、V族原料とIII族原料を交互に供給することで、III−V族化合物半導体の薄膜を形成するステップ、をさらに含む、請求項1に記載の製造方法。
  4. 前記(111)面を(111)1×1面とするステップと、前記(111)面を前記(111)A面または(111)B面に変換するステップとを、順に行なうか、または同時に行う、請求項1に記載の製造方法。
  5. 前記IV族半導体基板はシリコン基板またはゲルマニウム基板である、請求項1に記載の製造方法。
  6. 前記III族原料は、ホウ素、アルミニウム、ガリウム、インジウムおよびチタンのいずれかを含むガスである、請求項1に記載の製造方法。
  7. 前記V族原料は、窒素、リン、ヒ素、アンチモン、ビスマスのいずれかを含むガスである、請求項1に記載の製造方法。
  8. 前記III−V化合物半導体は、InAs、InP、GaAs、GaN、InSb、GaSb、AlSb、AlGaAs、InGaAs、InGaN、AlGaN、GaNAs、InAsSb、GaAsSb、InGaSb、AlInSb、InGaAlN、AlInGaP、InGaAsPまたはGaInAsN、InGaAlSb、InGaAsSb、AlInGaPSbである、請求項1に記載の製造方法。
  9. 前記(111)面を被覆する絶縁膜は、前記IV族半導体基板の表面の熱酸化膜である、請求項1に記載の製造方法。
  10. IV族半導体基板と、前記IV族半導体基板の表面から延びる、複数本のIII−V族化合物半導体ナノワイヤとを含む半導体構造物であって、
    前記複数本のIII−V族化合物半導体ナノワイヤのうちの90%以上が、前記IV族半導体基板の表面から垂直に延びている、半導体構造物。
  11. 前記VI族半導体基板の表面1cmあたり、1億本以上の前記III−V族化合物半導体ナノワイヤを有する、請求項10に記載の半導体構造物。
JP2008223713A 2008-09-01 2008-09-01 半導体構造物の製造方法 Active JP5655228B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008223713A JP5655228B2 (ja) 2008-09-01 2008-09-01 半導体構造物の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008223713A JP5655228B2 (ja) 2008-09-01 2008-09-01 半導体構造物の製造方法

Publications (2)

Publication Number Publication Date
JP2010058988A true JP2010058988A (ja) 2010-03-18
JP5655228B2 JP5655228B2 (ja) 2015-01-21

Family

ID=42186258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008223713A Active JP5655228B2 (ja) 2008-09-01 2008-09-01 半導体構造物の製造方法

Country Status (1)

Country Link
JP (1) JP5655228B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012172986A1 (ja) * 2011-06-15 2012-12-20 シャープ株式会社 半導体素子、半導体素子の製造方法、発光ダイオード、発光ダイオードの製造方法、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置
JP2014518004A (ja) * 2011-04-05 2014-07-24 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 半導体構造体上の無触媒選択的成長方法
CN104445057A (zh) * 2014-12-11 2015-03-25 中国科学院合肥物质科学研究院 砷化镓纳米线阵列及其制备方法
CN104638031A (zh) * 2015-01-21 2015-05-20 中电投西安太阳能电力有限公司 基于GaN纳米线阵列的太阳能电池及其制备方法
JP2016004942A (ja) * 2014-06-18 2016-01-12 富士通株式会社 半導体ナノワイヤの製造方法及び半導体ナノワイヤ素子の製造方法
JP2019182712A (ja) * 2018-04-12 2019-10-24 株式会社デンソー 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103242B2 (en) 2015-08-12 2018-10-16 International Business Machines Corporation Growing groups III-V lateral nanowire channels

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008048704A2 (en) * 2006-03-10 2008-04-24 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008048704A2 (en) * 2006-03-10 2008-04-24 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6013022280; 富岡克広 ほか: 'MOVPE選択成長法によるSi(111)基板上のIII-IV族化合物半導体ナノワイヤ成長' 第68回応用物理学会学術講演会講演予稿集 , 20070904, 334 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014518004A (ja) * 2011-04-05 2014-07-24 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 半導体構造体上の無触媒選択的成長方法
WO2012172986A1 (ja) * 2011-06-15 2012-12-20 シャープ株式会社 半導体素子、半導体素子の製造方法、発光ダイオード、発光ダイオードの製造方法、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置
JP2013004661A (ja) * 2011-06-15 2013-01-07 Sharp Corp 半導体素子、半導体素子の製造方法、発光ダイオード、発光ダイオードの製造方法、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置
JP2016004942A (ja) * 2014-06-18 2016-01-12 富士通株式会社 半導体ナノワイヤの製造方法及び半導体ナノワイヤ素子の製造方法
CN104445057A (zh) * 2014-12-11 2015-03-25 中国科学院合肥物质科学研究院 砷化镓纳米线阵列及其制备方法
CN104638031A (zh) * 2015-01-21 2015-05-20 中电投西安太阳能电力有限公司 基于GaN纳米线阵列的太阳能电池及其制备方法
JP2019182712A (ja) * 2018-04-12 2019-10-24 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP5655228B2 (ja) 2015-01-21

Similar Documents

Publication Publication Date Title
US11450528B2 (en) Process for growing nanowires or nanopyramids on graphitic substrates
US11264536B2 (en) Nanowires or nanopyramids grown on a graphene substrate
JP5655228B2 (ja) 半導体構造物の製造方法
US7491626B2 (en) Layer growth using metal film and/or islands
US6958254B2 (en) Method to produce germanium layers
KR102356432B1 (ko) 흑연 기판 상의 iii-v족 또는 ii-vi족 화합물 반도체 막
CN114207778A (zh) 纳米线器件
KR102520379B1 (ko) 평면의 iii-n 반도체 층을 갖는 반도체 디바이스 및 제작 방법
CN112490112A (zh) 氧化镓薄膜及其异质外延生长方法与应用
Bao Group III-nitride nanowires
CN114678257A (zh) 一种基于金属衬底的氮化物模板及其制备方法和应用
JP2004307253A (ja) 半導体基板の製造方法
JP7008292B2 (ja) 窒化物半導体発光素子及びその製造方法
WO2023037490A1 (ja) ナノワイヤおよびその製造方法
WO2024042219A1 (en) Nanowire device with mask layer
Ren et al. Quasi van der Waals Epitaxial Growth of GaAsSb Nanowires on Graphitic Substrate for Photonic Applications
JP2006108440A (ja) 半導体装置及びその製造方法
Kang et al. Improvement of morphology, structure, and optical properties of GaAs nanowires grown on Si substrates
Janik et al. ZnTe nanowires grown catalytically on GaAs (001) substrates by molecular beam epitaxy
JP2005109366A (ja) 半導体素子及びその作製方法
Takayama et al. Selective‐area MOVPE of GaSb on GaAs (111)‐oriented substrates
JPH10289997A (ja) 半導体量子構造およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110712

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110803

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141104

R150 Certificate of patent or registration of utility model

Ref document number: 5655228

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250