JP2005109366A

JP2005109366A - 半導体素子及びその作製方法

Info

Publication number: JP2005109366A
Application number: JP2003343933A
Authority: JP
Inventors: Kazuhisa Kawaguchi; 和寿川口; Takeshi Meguro; 健目黒
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 2003-10-02
Filing date: 2003-10-02
Publication date: 2005-04-21

Abstract

【課題】量子効果デバイスの素子として用いる量子構造、特に量子ドットや量子細線を、結晶成長の前段階で特に加工を施すこと無く、結晶成長技術のみで作製することを可能とする。
【解決手段】化合物半導体基板１上に、この基板材料と同じ材料の単結晶をバッファ層２として成長し、このバッファ層２の材料である単結晶よりも格子定数の大きな半導体材料の成長層３をこのバッファ層２上に成長させることにより、これらバッファ層２と成長層３の界面に生成される転位４を利用することによって量子構造６を上記転位４に対応する所望の場所に形成させる。
【選択図】図１

Description

本発明は、ナノメートルオーダーの極微細構造、特に直径が１０〜５０nm、高さが５〜１５nmの量子ドット、もしくは幅５０nmの量子細線などの量子構造と呼ばれる極微細構造を、所望の場所に形成させる為の技術に関する発明である。更に付け加えるならば、所望の場所に量子構造を形成させる為の手段として、ＧａＡｓ基板上にＧａＡｓバッファ層、ＩｎＧａＡｓ成長層をそれぞれ成長させることによって、ＧａＡｓバッファ層とＩｎＧａＡｓ成長層の界面に発生する転位を利用する技術に関するものである。

半導体の性能は、素子のサイズに反比例する形で進歩して来た。すなわち、素子のサイズの小型化を追求することは、素子の性能を向上させることを意味する。しかしながら近年素子の小型化に限界が見え始めてきた。それは、これまで素子のサイズを決定しているものに、リソグラフィーのパターン転写能力が大きく関わってきた為である。ここで言うパターン転写能力とは、どのくらい微小なパターンサイズまで基板上に描けるか、ということを意味する。現在ではＸ線露光や電子ビーム露光、エキシマレーザを用いる方法等が開発され、１００nm付近のパターンサイズまで描けるようになった。しかしこれらの方法についても、紫外線露光と同様にいずれは限界が訪れることには間違い無いと考えられる。

そこで別の観点からナノメートルオーダーの微細構造を作製しようとする研究も試みられてきた。

詳述するに、半導体微細構造の厚みと幅が、半導体結晶中の電子の波長程度になると、１次元あるいは０次元に閉じ込められたキャリアによる量子効果が現れる。すなわち、キャリアの自由度を１次元で閉じ込めると、キャリアは２次元空間（面）内で運動することになる。このような構造は、量子井戸や超格子と呼ばれ、レーザや高電子移動度トランジスタ（ＨＥＭＴ）に利用されている。また、キャリアの自由度を２次元で閉じ込めると、キャリアは１次元空間（線）内で運動することになる。このような構造は量子細線と呼ばれる。さらに、キャリアの自由度を３次元で閉じ込めると、キャリアは０次元空間（点）での自由度しか有さなくなる。このような構造は量子ドットと呼ばれる。量子細線や量子ドットにおいては、状態密度が離散化し、さらに量子ドットにおいてはデルタ関数を示すと言われており、３次元自由度を有するキャリアとは大きく異なる振る舞いが期待できる。すなわち、その低次元での量子効果を利用することにより、従来にない高性能な光デバイスや電子デバイスの実現が期待される。

特許文献的には、例えば走査型トンネル顕微鏡（ＳＴＭ）を用いて、その探針に高電界をかけ探針先端から基板に向かって金属、或いは半導体材料を飛ばして微細構造を堆積させる方法や、これまでにも用いられている単結晶成長技術を利用した方法等が試みられている。

特に後者の方では、数百nmオーダーの規則的な微細構造パターンを、基板が元々持っている微傾斜の角度と単結晶成長技術を組み合わせた方法（例えば、特許文献１参照）や、基板上に細孔を作製し、この細孔の中に数１０nmオーダーの微細構造を１個単位で作製する試み等が行われてきた（例えば、特許文献２、３、４、５参照）。

これら微細構造を作製する最大の目的は、それらを介してキャリアを量子力学的な効果により輸送することである。従って作製される微細構造は、量子ドットのような０次元空間にキャリアを閉じ込める構造の場合には、その大きさは１０〜５０nm、配置間隔は１０〜２０nm程度のオーダー、また量子細線のような１次元空間にキャリアを閉じ込める構造の場合には、細線の幅は５０nm以下であることが望ましい。
特開平０８−１８１３０１号公報特開平０９−０２７６１２号公報特開平１１−０２６７４８号公報特開平１１−３４０４４９号公報特開２０００−１２４４４１号公報

ところで、単結晶成長装置を用いて、例えばＧａＡｓ層上にＩｎＡｓ、もしくはＩｎＧａＡｓを成長させると、これらは均一な２次元成長膜を呈さず、成長の極初期の段階で極微小な１次元（細線）、や０次元（ドット）の構造、即ち量子構造を形成する。

しかしながら、これらの量子構造は基板上にランダムに配置されてしまう為、所望の場所に所望の量子構造を作製する為には、下地となる基板、又はその上に成長するバッファ層に何らかの工夫を施す必要がある。こうすることで、例えば成長前にリソグラフィー等の手間をかけずに、成長のみで基板を加工することが出来ることになる。

そこで、本発明の課題は、量子構造を実際のデバイス（量子効果デバイス）として動作させる為の前段階として、量子効果デバイスの素子として用いる量子構造、特に量子ドットや量子細線を、結晶成長の前段階で特に加工を施すこと無く、結晶成長技術のみで作製することにある。

そもそも結晶成長技術を用いて量子構造を作製するためには、相対的に格子定数の小さい材料上に、それよりも格子定数の大きな材料を成長させる必要がある。例えば代表的な量子構造である量子ドットが形成される要因は次のとおりである。

図５において、まず基板、もしくは基板と同じ材料からなるバッファ層７の上に、基板もしくはバッファ層７の材料が有する格子定数よりも３〜１０％程度大きな格子定数を有する材料から成る成長層８を、２〜３分子層相当供給する。すると、成長層８を成す材料は下地基板の格子定数に一致するように成長しようとする。しかし実際には格子定数が基板もしくはバッファ層７の材料と異なるために、成長させるに従い圧縮歪を受けることになる。

更に成長が進むと、基板上に堆積させた材料は、この蓄積される歪エネルギーを緩和しようとする。この緩和の過程で形成されるのが量子ドットであり、このように量子ドットを形成するような成長をＳｔｒａｎｓｋｉ−Ｋｒａｓｔａｎｏｖ（ＳＫ）成長モードと呼んでいる。III−Ｖ族化合物半導体、特にＧａＡｓ、ＩｎＧａＡｓ系の材料は良質な量子ドットが形成されることで知られている。更にＧａＡｓ、ＩｎＧａＡｓ系の材料は、現在ＧａＡｓ系のデバイスに用いられているＨＥＭＴやＨＢＴエピタキシャルウェハを作製するために用いられている、有機金属気相成長法（ＭＯＶＰＥ法）により成長することが可能なため、現在の量産技術を応用することもできると考えられる。

しかし先にも述べたように、量子構造を所望の場所に配置させるには量子構造を作製するための下地成長層に何らかの工夫を施す必要がある。そのための手段として思い当たる方法に、リソグラフィーとエッチングがある。これらの手法によって、平坦な基板を様々な形状をした立体構造に加工することができる。

しかしながらこの手法は、基板上に均一な構造を作製する為のプロセス条件が必要になるばかりでなく、成長の際の面内均一性も重要になってくる。このような作製条件を緩和するためには手法が少ないほど良い。

そこで考えられるのが、結晶成長段階で基板に何らかの工夫が施せないか、と言うことである。結晶成長段階で基板に自由に加工を施し、更に量子構造の配置を自由に制御することが出来れば、所望のデバイスを作製できることに繋がると考えられる。

そもそも量子構造をデバイス構造として用いることのメリットは、更なる高速動作をするデバイスの実現が可能になると考えられているためである。量子構造はキャリアを完全にその構造内に閉じ込めて用いるデバイスである。このようなデバイスはキャリアの状態密度が離散化し、キャリア（特に電子）を数個単位で動作させられる。

この場合、キャリアはバルク結晶の内部で動作する原理とは異なる原理、すなわち量子力学的効果により、現在存在するデバイスよりも高速動作が行われると考えられている。

上記目的を達成するため、本発明は、次のように構成したものである。

請求項１の発明に係る半導体素子は、化合物半導体基板上に、この基板材料と同じ材料の単結晶をバッファ層として成長し、このバッファ層の材料である単結晶よりも格子定数の大きな半導体材料の成長層をこのバッファ層上に成長させ、これらバッファ層と成長層の界面に生成される転位を利用して、成長層中に上記転位の直上部分に周囲領域に比較して格子定数が増加している歪緩和層を形成し、この歪緩和層上においてのみ成長層上に該成長層よりも大きな格子定数を有する材料から成る量子構造（量子ドット又は量子細線）を形成したことを特徴とする。

請求項２の発明に係る半導体素子は、ＧａＡｓ基板上に、ＧａＡｓバッファ層、ＩｎＧａＡｓ成長層を順次成長し、これらＧａＡｓバッファ層とＩｎＧａＡｓ成長層の界面に生成される転位を利用して、ＩｎＧａＡｓ成長層中に、上記転位の直上部分に周囲領域に比較して格子定数が増加している歪緩和層を形成し、この歪緩和層上においてのみＩｎＧａＡｓ成長層上にＩｎＡｓから成る量子構造（量子ドット又は量子細線）を形成したことを特徴とする。

請求項３の発明は、請求項２記載の半導体素子において、上記歪緩和層がＧａＡｓ［１１０］もしくは［１−１０］方向に線状又は帯状に分布しており、上記量子ドット（量子ドット又は量子細線）がこれに沿って直線的に形成されていることを特徴とする。ここに［１−１０］は、［１１バー０］方向を意味する。

請求項４の発明は、請求項２又は３記載の半導体素子において、上記ＩｎＧａＡｓ成長層のＩｎ組成がほぼ０．５〜０．６であることを特徴とする。

請求項５の発明に係る半導体素子の作製方法は、化合物半導体基板上に、この基板材料と同じ材料の単結晶をバッファ層として成長し、このバッファ層の材料である単結晶よりも格子定数の大きな半導体材料の成長層をこのバッファ層上に成長させることにより、これらバッファ層と成長層の界面に生成される転位を利用することによって量子構造（量子ドット又は量子細線）を上記転位に対応する所望の場所に形成させることを特徴とする。

請求項６の発明は、請求項５記載の半導体素子の作製方法において、半導体基板及びそのバッファ層として使用する材料にＧａＡｓ、バッファ層上に成長させる成長層のための材料にＩｎＧａＡｓ、更に成長層上に成長させる量子構造（量子ドット又は量子細線）の材料にＩｎＡｓを用いることを特徴とする。

請求項７の発明は、請求項６記載の半導体素子の作製方法において、ＧａＡｓバッファ層とＩｎＧａＡｓ成長層の界面に発生する転位をＧａＡｓ［１１０］もしくは［１−１０］方向に発生させ、この転位発生方向に沿ってＩｎＡｓの量子構造（量子ドット又は量子細線）を形成させることを特徴とする。

請求項８の発明は、請求項５、６又は７記載の半導体素子の作製方法において、上記バッファ層、成長層及び量子構造（量子ドット又は量子細線）を有機金属気相成長法（ＭＯＣＶＤ法）により成長することを特徴とする。

＜発明の要点＞
本発明では、例えば図１に示すように、化合物半導体基板１上に、これと同じ材料のバッファ層２を成長し、このバッファ層２の材料の格子定数よりも大きい格子定数を有する材料から成る成長層３を成長させることによって、バッファ層２と成長層３の界面に発生する転位４を利用して量子構造６を配置する。

そもそも転位４は、成長が進むに伴い増加する成長層３の歪エネルギーを緩和する過程において発生する。よって転位が発生した直上部分はその周りの領域に比較して格子定数が増加して緩和している歪緩和層５であると考えられる。このような歪緩和層５を含むような成長層３に、例えばＩｎＡｓ等の、バッファ層２や成長層３よりも大きな格子定数を有する材料を成長させると、歪緩和層５の上に優先して成長する。つまりこの場合はＩｎＡｓの成長量を制御することで、格子緩和層のみにＩｎＡｓの量子構造を成長させることができる。

請求項１〜４の発明に係る量子構造は、化合物半導体基板（例えばＧａＡｓ基板）上に、この基板材料と同じ材料の単結晶をバッファ層（ＧａＡｓバッファ層）として成長し、このバッファ層の材料である単結晶よりも格子定数の大きな半導体材料の成長層（例えばＩｎＧａＡｓ成長層）をこのバッファ層上に成長させ、これらバッファ層と成長層の界面に生成される転位を利用して、成長層中に上記転位の直上部分に周囲領域に比較して格子定数が増加している歪緩和層を形成し、この歪緩和層上においてのみ成長層上に該成長層よりも大きな格子定数を有する材料（例えばＩｎＡｓ）から成る量子ドット又は量子細線を形成したものである。この量子構造は、下地成長層に工夫を施し、成長層中に転位の直上部分に周囲領域に比較して格子定数が増加している歪緩和層を形成している。このため、結晶成長の前段階で特に加工を施すこと無く、結晶成長技術のみで所望の場所に量子ドット又は量子細線を作製することができる。

上記歪緩和層がＧａＡｓ［１１０］もしくは［１−１０］方向に線状又は帯状に分布している場合、上記量子ドット又は量子細線はこれに沿って直線的に形成されることになる。なお［１−１０］は［１１バー０］方向を意味する。

上記ＩｎＧａＡｓ成長層のＩｎ組成をほぼ０．５〜０．６とすることで、微細構造の帯の幅を最小にすることができる。

請求項５〜８の発明に係る量子構造の作製方法によれば、化合物半導体基板（例えばＧａＡｓ基板）上に、この基板材料と同じ材料の単結晶をバッファ層（ＧａＡｓバッファ層）として成長し、このバッファ層の材料である単結晶よりも格子定数の大きな半導体材料の成長層（例えばＩｎＧａＡｓ成長層）をこのバッファ層上に成長させることにより、これらバッファ層と成長層の界面に生成される転位を利用することによって量子構造（例えばＩｎＡｓから成る量子ドット又は量子細線）を上記転位に対応する所望の場所に形成させることを特徴とする。

本発明によれば、これまでＧａＡｓ（００１）基板上に無秩序に形成されていたＩｎＡｓ微細構造を、結晶成長技術のみで基板上に配置することが可能となる。

以下、本発明を図示の実施の形態に基づいて説明する。

本実施形態に係る量子構造は、図１に示すように、化合物半導体基板としてのＧａＡｓ基板１上に、この基板材料と同じ材料の単結晶をバッファ層（ＧａＡｓバッファ層）２として成長し、このバッファ層２の材料である単結晶よりも格子定数の大きな半導体材料の成長層、ここではＩｎＧａＡｓ成長層３をこのバッファ層上に成長させ、これらバッファ層と成長層の界面に生成される転位４を利用して、成長層３中に上記転位４の直上部分に周囲領域に比較して格子定数が増加している歪緩和層５を形成し、この歪緩和層５上においてのみ成長層３上に該成長層よりも大きな格子定数を有する材料、ここではＩｎＡｓ層６から成る量子ドット又は量子細線を形成したものである。

この量子構造の作製方法としては、図１に示すＧａＡｓ（００１）ｊｕｓｔ基板１上に、ＧａＡｓバッファ層２を成長させ、更にＩｎ_XＧａ_1-XＡｓ成長層３を成長させる。このときＧａＡｓバッファ層２とＩｎ_XＧａ_1-XＡｓ成長層３の界面には転位４が発生する。

この転位４の直上に当たる領域５はその他の領域に比べて格子定数が増加、言い換えるならば結晶格子の歪が緩和している歪緩和層５の領域と考えられる。従ってこのＩｎ_XＧａ_1-XＡｓ成長層３の上に、例えばＩｎＡｓ層６を成長させると、ＩｎＡｓ層６の格子定数はＧａＡｓバッファ層２よりも大きい為、Ｉｎ_XＧａ_1-XＡｓ成長層３上で考えると、ＩｎＡｓ層６の格子定数に近い場所、即ち歪緩和層５に優先して成長が起こると予想される。このためＩｎＡｓ層６は成長量を制御してやることで転位４の直上に形成される。

一方、バッファ層２と成長層３の界面に発生する転位４は、基板平面及び断面の透過型電子顕微鏡（ＴＥＭ）観察を行うと、平面内の［１１０］もしくは［１−１０］方向にのみ発生し、基板垂直方向には歪みの緩和のみが起こっている。

このことから、歪緩和層５は基板［１１０］もしくは［１−１０］方向に線状、もしくは帯状に分布しているのではないかと考えられる。

次に、実際にこの基板上にＩｎＡｓ層６を成長せた場合、先程述べたようにＩｎＡｓ層６はＩｎＧａＡｓ成長層３に形成された歪緩和層５に優先的に成長される。歪緩和層５は直線的に形成されるので、これに伴いＩｎＡｓ成長層６、言い換えればＩｎＡｓ量子細線、もしくはＩｎＡｓ量子ドットは歪緩和層５に沿って直線的に形成される。

ＧａＡｓ（００１）ｊｕｓｔ基板１をＭＯＶＰＥ成長炉の中に搬入し、まず基板温度を６００℃まで上げてアルシンガス（ＡｓＨ₃）を流しながら５分間熱クリーニングを行った。この熱クリーニングは基板表面の酸化膜、及び不純物除去を目的として行った。その後基板温度を７００℃まで上げて、この温度が安定するのを待ち、水素で希釈したトリメチルガリウム（ＴＭＧ）を反応炉内に流し、ＧａＡｓバッファ層を約２００nm程度成長させた。

次にアルシンガス、ＴＭＧ、トリメチルインジウム（ＴＭＩ）を同時に流し、Ｉｎ_0.5Ｇａ_0.5Ａｓ成長層３を約１００nm程度成長させた。この時点で図１に示した転位４がＧａＡｓバッファ層２とＩｎＧａＡｓ成長層３の界面に形成される。最後にアルシンガスとＴＭＩのみを流し、ＩｎＡｓ層６を３分子層相当成長した。成長完了後はアルシンガス以外のガスラインを全て封じ、基板温度が４００℃を下回るのを待ってからアルシンのガスラインも封じ、基板温度が１００℃程度まで下がるのを待ってから取り出した。

このサンプル表面を走査型電子顕微鏡（ＳＥＭ）で観察したところ、図２に示すような配置で、ＩｎＧａＡｓ成長層表面１０にＩｎＡｓドットもしくはＩｎＡｓ細線と思われる微細構造９が確認された。これらの微細構造９は、幅４００〜５００nmの帯状の領域に束になって成長していることが分かった。

なおＩｎＡｓ層６を成長しない試料を上記条件で作製しＳＥＭで観察したところ、このような微細構造と思われる立体構造が確認されなかったことから、上で観察した微細構造９は、ＩｎＡｓからなる３次元構造であると考えてよい。

＜他の実施例＞
次に成長層として用いるＩｎ_XＧａ_1-XＡｓ成長層３の組成Ｘを様々に変化させて成長を行った。図３に示したグラフは、縦軸に微細構造９が成す帯の幅を、横軸にＩｎの組成Ｘを取ったものである。組成０．５〜０．６付近で帯の幅が最小値３００nmとなった。組成が高すぎても低すぎても帯の幅は広がった。これは組成の高い場合はＩｎＧａＡｓ成長の極初期段階で歪緩和層が形成され、隣接する緩和層同士が融合してしまった為と考えられる。また組成の低い場合には転位の発生が起こらず、それに伴い歪緩和層も形成されなかった為と考えられる。

次にＩｎ_0.5Ｇａ_0.5Ａｓ成長層３の膜厚と帯の幅の関係を調べた。図４に示したグラフは縦軸に微細構造が成す帯の幅を、横軸にＩｎ_0.5Ｇａ_0.5Ａｓ層の膜厚を取ったものである。膜厚１５０nm付近で帯の幅が最小値２７０nmとなった。これはＩｎ_0.5Ｇａ_0.5Ａｓ成長層３の膜厚が薄いと転位４の発生が起こらず、それに伴い歪緩和層５も形成されず、反対に膜厚が厚いと歪緩和層同士が融合する為に帯幅が広がってしまうものと考えられる。

本発明の量子構造として、ＩｎＡｓ／ＩｎＧａＡｓ／ＧａＡｓ積層構造を示した図である。本発明に従いＩｎＧａＡｓ層上にＩｎＡｓ層を３分子層相当成長させたときの平面図である。本発明の量子構造におけるＩｎＡｓドットの帯状幅とＩｎＧａＡｓ層のＩｎ組成の関係を示した図である。本発明の量子構造におけるＩｎＡｓドットの帯状幅とＩｎＧａＡｓ層の膜厚の関係を示した図である。ＩｎＡｓ／ＧａＡｓ構造を示した図である。

符号の説明

１基板
２バッファ層
３成長層
４転位
５歪緩和層
６ＩｎＡｓ層（量子構造）
７バッファ層
８成長層
９微細構造
１０成長層表面

Claims

化合物半導体基板上に、この基板材料と同じ材料の単結晶をバッファ層として成長し、
このバッファ層の材料である単結晶よりも格子定数の大きな半導体材料の成長層をこのバッファ層上に成長させ、
これらバッファ層と成長層の界面に生成される転位を利用して、成長層中に上記転位の直上部分に周囲領域に比較して格子定数が増加している歪緩和層を形成し、
この歪緩和層上においてのみ成長層上に該成長層よりも大きな格子定数を有する材料から成る量子構造を形成したことを特徴とする半導体素子。
ＧａＡｓ基板上に、ＧａＡｓバッファ層、ＩｎＧａＡｓ成長層を順次成長し、
これらＧａＡｓバッファ層とＩｎＧａＡｓ成長層の界面に生成される転位を利用して、ＩｎＧａＡｓ成長層中に、上記転位の直上部分に周囲領域に比較して格子定数が増加している歪緩和層を形成し、
この歪緩和層上においてのみＩｎＧａＡｓ成長層上にＩｎＡｓから成る量子構造を形成したことを特徴とする半導体素子。
請求項２記載の半導体素子において、
上記歪緩和層がＧａＡｓ［１１０］もしくは［１−１０］方向に線状又は帯状に分布しており、上記量子構造がこれに沿って直線的に形成されていることを特徴とする半導体素子。
請求項２又は３記載の半導体素子において、
上記ＩｎＧａＡｓ成長層のＩｎ組成がほぼ０．５〜０．６であることを特徴とする半導体素子。
化合物半導体基板上に、この基板材料と同じ材料の単結晶をバッファ層として成長し、
このバッファ層の材料である単結晶よりも格子定数の大きな半導体材料の成長層をこのバッファ層上に成長させることにより、これらバッファ層と成長層の界面に生成される転位を利用することによって量子構造を上記転位に対応する所望の場所に形成させることを特徴とする半導体素子の作製方法。
請求項５記載の半導体素子の作製方法において、
半導体基板及びそのバッファ層として使用する材料にＧａＡｓ、バッファ層上に成長させる成長層のための材料にＩｎＧａＡｓ、更に成長層上に成長させる量子構造の材料にＩｎＡｓを用いることを特徴とする半導体素子の作製方法。
請求項６記載の半導体素子の作製方法において、
ＧａＡｓバッファ層とＩｎＧａＡｓ成長層の界面に発生する転位をＧａＡｓ［１１０］もしくは［１−１０］方向に発生させ、この転位発生方向に沿ってＩｎＡｓの量子構造を形成させることを特徴とする半導体素子の作製方法。
請求項５、６又は７記載の半導体素子の作製方法において、
上記バッファ層、成長層及び量子構造を有機金属気相成長法（ＭＯＣＶＤ法）により成長することを特徴とする半導体素子の作製方法。