JP2005109366A - 半導体素子及びその作製方法 - Google Patents
半導体素子及びその作製方法 Download PDFInfo
- Publication number
- JP2005109366A JP2005109366A JP2003343933A JP2003343933A JP2005109366A JP 2005109366 A JP2005109366 A JP 2005109366A JP 2003343933 A JP2003343933 A JP 2003343933A JP 2003343933 A JP2003343933 A JP 2003343933A JP 2005109366 A JP2005109366 A JP 2005109366A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buffer layer
- growth
- quantum
- growth layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】量子効果デバイスの素子として用いる量子構造、特に量子ドットや量子細線を、結晶成長の前段階で特に加工を施すこと無く、結晶成長技術のみで作製することを可能とする。
【解決手段】化合物半導体基板1上に、この基板材料と同じ材料の単結晶をバッファ層2として成長し、このバッファ層2の材料である単結晶よりも格子定数の大きな半導体材料の成長層3をこのバッファ層2上に成長させることにより、これらバッファ層2と成長層3の界面に生成される転位4を利用することによって量子構造6を上記転位4に対応する所望の場所に形成させる。
【選択図】 図1
【解決手段】化合物半導体基板1上に、この基板材料と同じ材料の単結晶をバッファ層2として成長し、このバッファ層2の材料である単結晶よりも格子定数の大きな半導体材料の成長層3をこのバッファ層2上に成長させることにより、これらバッファ層2と成長層3の界面に生成される転位4を利用することによって量子構造6を上記転位4に対応する所望の場所に形成させる。
【選択図】 図1
Description
本発明は、ナノメートルオーダーの極微細構造、特に直径が10〜50nm、高さが5〜15nmの量子ドット、もしくは幅50nmの量子細線などの量子構造と呼ばれる極微細構造を、所望の場所に形成させる為の技術に関する発明である。更に付け加えるならば、所望の場所に量子構造を形成させる為の手段として、GaAs基板上にGaAsバッファ層、InGaAs成長層をそれぞれ成長させることによって、GaAsバッファ層とInGaAs成長層の界面に発生する転位を利用する技術に関するものである。
半導体の性能は、素子のサイズに反比例する形で進歩して来た。すなわち、素子のサイズの小型化を追求することは、素子の性能を向上させることを意味する。しかしながら近年素子の小型化に限界が見え始めてきた。それは、これまで素子のサイズを決定しているものに、リソグラフィーのパターン転写能力が大きく関わってきた為である。ここで言うパターン転写能力とは、どのくらい微小なパターンサイズまで基板上に描けるか、ということを意味する。現在ではX線露光や電子ビーム露光、エキシマレーザを用いる方法等が開発され、100nm付近のパターンサイズまで描けるようになった。しかしこれらの方法についても、紫外線露光と同様にいずれは限界が訪れることには間違い無いと考えられる。
そこで別の観点からナノメートルオーダーの微細構造を作製しようとする研究も試みられてきた。
詳述するに、半導体微細構造の厚みと幅が、半導体結晶中の電子の波長程度になると、1次元あるいは0次元に閉じ込められたキャリアによる量子効果が現れる。すなわち、キャリアの自由度を1次元で閉じ込めると、キャリアは2次元空間(面)内で運動することになる。このような構造は、量子井戸や超格子と呼ばれ、レーザや高電子移動度トランジスタ(HEMT)に利用されている。また、キャリアの自由度を2次元で閉じ込めると、キャリアは1次元空間(線)内で運動することになる。このような構造は量子細線と呼ばれる。さらに、キャリアの自由度を3次元で閉じ込めると、キャリアは0次元空間(点)での自由度しか有さなくなる。このような構造は量子ドットと呼ばれる。量子細線や量子ドットにおいては、状態密度が離散化し、さらに量子ドットにおいてはデルタ関数を示すと言われており、3次元自由度を有するキャリアとは大きく異なる振る舞いが期待できる。すなわち、その低次元での量子効果を利用することにより、従来にない高性能な光デバイスや電子デバイスの実現が期待される。
特許文献的には、例えば走査型トンネル顕微鏡(STM)を用いて、その探針に高電界をかけ探針先端から基板に向かって金属、或いは半導体材料を飛ばして微細構造を堆積させる方法や、これまでにも用いられている単結晶成長技術を利用した方法等が試みられている。
特に後者の方では、数百nmオーダーの規則的な微細構造パターンを、基板が元々持っている微傾斜の角度と単結晶成長技術を組み合わせた方法(例えば、特許文献1参照)や、基板上に細孔を作製し、この細孔の中に数10nmオーダーの微細構造を1個単位で作製する試み等が行われてきた(例えば、特許文献2、3、4、5参照)。
これら微細構造を作製する最大の目的は、それらを介してキャリアを量子力学的な効果により輸送することである。従って作製される微細構造は、量子ドットのような0次元空間にキャリアを閉じ込める構造の場合には、その大きさは10〜50nm、配置間隔は10〜20nm程度のオーダー、また量子細線のような1次元空間にキャリアを閉じ込める構造の場合には、細線の幅は50nm以下であることが望ましい。
特開平08−181301号公報
特開平09−027612号公報
特開平11−026748号公報
特開平11−340449号公報
特開2000−124441号公報
ところで、単結晶成長装置を用いて、例えばGaAs層上にInAs、もしくはInGaAsを成長させると、これらは均一な2次元成長膜を呈さず、成長の極初期の段階で極微小な1次元(細線)、や0次元(ドット)の構造、即ち量子構造を形成する。
しかしながら、これらの量子構造は基板上にランダムに配置されてしまう為、所望の場所に所望の量子構造を作製する為には、下地となる基板、又はその上に成長するバッファ層に何らかの工夫を施す必要がある。こうすることで、例えば成長前にリソグラフィー等の手間をかけずに、成長のみで基板を加工することが出来ることになる。
そこで、本発明の課題は、量子構造を実際のデバイス(量子効果デバイス)として動作させる為の前段階として、量子効果デバイスの素子として用いる量子構造、特に量子ドットや量子細線を、結晶成長の前段階で特に加工を施すこと無く、結晶成長技術のみで作製することにある。
そもそも結晶成長技術を用いて量子構造を作製するためには、相対的に格子定数の小さい材料上に、それよりも格子定数の大きな材料を成長させる必要がある。例えば代表的な量子構造である量子ドットが形成される要因は次のとおりである。
図5において、まず基板、もしくは基板と同じ材料からなるバッファ層7の上に、基板もしくはバッファ層7の材料が有する格子定数よりも3〜10%程度大きな格子定数を有する材料から成る成長層8を、2〜3分子層相当供給する。すると、成長層8を成す材料は下地基板の格子定数に一致するように成長しようとする。しかし実際には格子定数が基板もしくはバッファ層7の材料と異なるために、成長させるに従い圧縮歪を受けることになる。
更に成長が進むと、基板上に堆積させた材料は、この蓄積される歪エネルギーを緩和しようとする。この緩和の過程で形成されるのが量子ドットであり、このように量子ドットを形成するような成長をStranski−Krastanov(SK)成長モードと呼んでいる。III−V族化合物半導体、特にGaAs、InGaAs系の材料は良質な量子ドットが形成されることで知られている。更にGaAs、InGaAs系の材料は、現在GaAs系のデバイスに用いられているHEMTやHBTエピタキシャルウェハを作製するために用いられている、有機金属気相成長法(MOVPE法)により成長することが可能なため、現在の量産技術を応用することもできると考えられる。
しかし先にも述べたように、量子構造を所望の場所に配置させるには量子構造を作製するための下地成長層に何らかの工夫を施す必要がある。そのための手段として思い当たる方法に、リソグラフィーとエッチングがある。これらの手法によって、平坦な基板を様々な形状をした立体構造に加工することができる。
しかしながらこの手法は、基板上に均一な構造を作製する為のプロセス条件が必要になるばかりでなく、成長の際の面内均一性も重要になってくる。このような作製条件を緩和するためには手法が少ないほど良い。
そこで考えられるのが、結晶成長段階で基板に何らかの工夫が施せないか、と言うことである。結晶成長段階で基板に自由に加工を施し、更に量子構造の配置を自由に制御することが出来れば、所望のデバイスを作製できることに繋がると考えられる。
そもそも量子構造をデバイス構造として用いることのメリットは、更なる高速動作をするデバイスの実現が可能になると考えられているためである。量子構造はキャリアを完全にその構造内に閉じ込めて用いるデバイスである。このようなデバイスはキャリアの状態密度が離散化し、キャリア(特に電子)を数個単位で動作させられる。
この場合、キャリアはバルク結晶の内部で動作する原理とは異なる原理、すなわち量子力学的効果により、現在存在するデバイスよりも高速動作が行われると考えられている。
上記目的を達成するため、本発明は、次のように構成したものである。
請求項1の発明に係る半導体素子は、化合物半導体基板上に、この基板材料と同じ材料の単結晶をバッファ層として成長し、このバッファ層の材料である単結晶よりも格子定数の大きな半導体材料の成長層をこのバッファ層上に成長させ、これらバッファ層と成長層の界面に生成される転位を利用して、成長層中に上記転位の直上部分に周囲領域に比較して格子定数が増加している歪緩和層を形成し、この歪緩和層上においてのみ成長層上に該成長層よりも大きな格子定数を有する材料から成る量子構造(量子ドット又は量子細線)を形成したことを特徴とする。
請求項2の発明に係る半導体素子は、GaAs基板上に、GaAsバッファ層、InGaAs成長層を順次成長し、これらGaAsバッファ層とInGaAs成長層の界面に生成される転位を利用して、InGaAs成長層中に、上記転位の直上部分に周囲領域に比較して格子定数が増加している歪緩和層を形成し、この歪緩和層上においてのみInGaAs成長層上にInAsから成る量子構造(量子ドット又は量子細線)を形成したことを特徴とする。
請求項3の発明は、請求項2記載の半導体素子において、上記歪緩和層がGaAs[110]もしくは[1−10]方向に線状又は帯状に分布しており、上記量子ドット(量子ドット又は量子細線)がこれに沿って直線的に形成されていることを特徴とする。ここに[1−10]は、[11バー0]方向を意味する。
請求項4の発明は、請求項2又は3記載の半導体素子において、上記InGaAs成長層のIn組成がほぼ0.5〜0.6であることを特徴とする。
請求項5の発明に係る半導体素子の作製方法は、化合物半導体基板上に、この基板材料と同じ材料の単結晶をバッファ層として成長し、このバッファ層の材料である単結晶よりも格子定数の大きな半導体材料の成長層をこのバッファ層上に成長させることにより、これらバッファ層と成長層の界面に生成される転位を利用することによって量子構造(量子ドット又は量子細線)を上記転位に対応する所望の場所に形成させることを特徴とする。
請求項6の発明は、請求項5記載の半導体素子の作製方法において、半導体基板及びそのバッファ層として使用する材料にGaAs、バッファ層上に成長させる成長層のための材料にInGaAs、更に成長層上に成長させる量子構造(量子ドット又は量子細線)の材料にInAsを用いることを特徴とする。
請求項7の発明は、請求項6記載の半導体素子の作製方法において、GaAsバッファ層とInGaAs成長層の界面に発生する転位をGaAs[110]もしくは[1−10]方向に発生させ、この転位発生方向に沿ってInAsの量子構造(量子ドット又は量子細線)を形成させることを特徴とする。
請求項8の発明は、請求項5、6又は7記載の半導体素子の作製方法において、上記バッファ層、成長層及び量子構造(量子ドット又は量子細線)を有機金属気相成長法(MOCVD法)により成長することを特徴とする。
<発明の要点>
本発明では、例えば図1に示すように、化合物半導体基板1上に、これと同じ材料のバッファ層2を成長し、このバッファ層2の材料の格子定数よりも大きい格子定数を有する材料から成る成長層3を成長させることによって、バッファ層2と成長層3の界面に発生する転位4を利用して量子構造6を配置する。
本発明では、例えば図1に示すように、化合物半導体基板1上に、これと同じ材料のバッファ層2を成長し、このバッファ層2の材料の格子定数よりも大きい格子定数を有する材料から成る成長層3を成長させることによって、バッファ層2と成長層3の界面に発生する転位4を利用して量子構造6を配置する。
そもそも転位4は、成長が進むに伴い増加する成長層3の歪エネルギーを緩和する過程において発生する。よって転位が発生した直上部分はその周りの領域に比較して格子定数が増加して緩和している歪緩和層5であると考えられる。このような歪緩和層5を含むような成長層3に、例えばInAs等の、バッファ層2や成長層3よりも大きな格子定数を有する材料を成長させると、歪緩和層5の上に優先して成長する。つまりこの場合はInAsの成長量を制御することで、格子緩和層のみにInAsの量子構造を成長させることができる。
請求項1〜4の発明に係る量子構造は、化合物半導体基板(例えばGaAs基板)上に、この基板材料と同じ材料の単結晶をバッファ層(GaAsバッファ層)として成長し、このバッファ層の材料である単結晶よりも格子定数の大きな半導体材料の成長層(例えばInGaAs成長層)をこのバッファ層上に成長させ、これらバッファ層と成長層の界面に生成される転位を利用して、成長層中に上記転位の直上部分に周囲領域に比較して格子定数が増加している歪緩和層を形成し、この歪緩和層上においてのみ成長層上に該成長層よりも大きな格子定数を有する材料(例えばInAs)から成る量子ドット又は量子細線を形成したものである。この量子構造は、下地成長層に工夫を施し、成長層中に転位の直上部分に周囲領域に比較して格子定数が増加している歪緩和層を形成している。このため、結晶成長の前段階で特に加工を施すこと無く、結晶成長技術のみで所望の場所に量子ドット又は量子細線を作製することができる。
上記歪緩和層がGaAs[110]もしくは[1−10]方向に線状又は帯状に分布している場合、上記量子ドット又は量子細線はこれに沿って直線的に形成されることになる。なお[1−10]は[11バー0]方向を意味する。
上記InGaAs成長層のIn組成をほぼ0.5〜0.6とすることで、微細構造の帯の幅を最小にすることができる。
請求項5〜8の発明に係る量子構造の作製方法によれば、化合物半導体基板(例えばGaAs基板)上に、この基板材料と同じ材料の単結晶をバッファ層(GaAsバッファ層)として成長し、このバッファ層の材料である単結晶よりも格子定数の大きな半導体材料の成長層(例えばInGaAs成長層)をこのバッファ層上に成長させることにより、これらバッファ層と成長層の界面に生成される転位を利用することによって量子構造(例えばInAsから成る量子ドット又は量子細線)を上記転位に対応する所望の場所に形成させることを特徴とする。
本発明によれば、これまでGaAs(001)基板上に無秩序に形成されていたInAs微細構造を、結晶成長技術のみで基板上に配置することが可能となる。
以下、本発明を図示の実施の形態に基づいて説明する。
本実施形態に係る量子構造は、図1に示すように、化合物半導体基板としてのGaAs基板1上に、この基板材料と同じ材料の単結晶をバッファ層(GaAsバッファ層)2として成長し、このバッファ層2の材料である単結晶よりも格子定数の大きな半導体材料の成長層、ここではInGaAs成長層3をこのバッファ層上に成長させ、これらバッファ層と成長層の界面に生成される転位4を利用して、成長層3中に上記転位4の直上部分に周囲領域に比較して格子定数が増加している歪緩和層5を形成し、この歪緩和層5上においてのみ成長層3上に該成長層よりも大きな格子定数を有する材料、ここではInAs層6から成る量子ドット又は量子細線を形成したものである。
この量子構造の作製方法としては、図1に示すGaAs(001)just基板1上に、GaAsバッファ層2を成長させ、更にInXGa1-XAs成長層3を成長させる。このときGaAsバッファ層2とInXGa1-XAs成長層3の界面には転位4が発生する。
この転位4の直上に当たる領域5はその他の領域に比べて格子定数が増加、言い換えるならば結晶格子の歪が緩和している歪緩和層5の領域と考えられる。従ってこのInXGa1-XAs成長層3の上に、例えばInAs層6を成長させると、InAs層6の格子定数はGaAsバッファ層2よりも大きい為、InXGa1-XAs成長層3上で考えると、InAs層6の格子定数に近い場所、即ち歪緩和層5に優先して成長が起こると予想される。このためInAs層6は成長量を制御してやることで転位4の直上に形成される。
一方、バッファ層2と成長層3の界面に発生する転位4は、基板平面及び断面の透過型電子顕微鏡(TEM)観察を行うと、平面内の[110]もしくは[1−10]方向にのみ発生し、基板垂直方向には歪みの緩和のみが起こっている。
このことから、歪緩和層5は基板[110]もしくは[1−10]方向に線状、もしくは帯状に分布しているのではないかと考えられる。
次に、実際にこの基板上にInAs層6を成長せた場合、先程述べたようにInAs層6はInGaAs成長層3に形成された歪緩和層5に優先的に成長される。歪緩和層5は直線的に形成されるので、これに伴いInAs成長層6、言い換えればInAs量子細線、もしくはInAs量子ドットは歪緩和層5に沿って直線的に形成される。
GaAs(001)just基板1をMOVPE成長炉の中に搬入し、まず基板温度を600℃まで上げてアルシンガス(AsH3)を流しながら5分間熱クリーニングを行った。この熱クリーニングは基板表面の酸化膜、及び不純物除去を目的として行った。その後基板温度を700℃まで上げて、この温度が安定するのを待ち、水素で希釈したトリメチルガリウム(TMG)を反応炉内に流し、GaAsバッファ層を約200nm程度成長させた。
次にアルシンガス、TMG、トリメチルインジウム(TMI)を同時に流し、In0.5Ga0.5As成長層3を約100nm程度成長させた。この時点で図1に示した転位4がGaAsバッファ層2とInGaAs成長層3の界面に形成される。最後にアルシンガスとTMIのみを流し、InAs層6を3分子層相当成長した。成長完了後はアルシンガス以外のガスラインを全て封じ、基板温度が400℃を下回るのを待ってからアルシンのガスラインも封じ、基板温度が100℃程度まで下がるのを待ってから取り出した。
このサンプル表面を走査型電子顕微鏡(SEM)で観察したところ、図2に示すような配置で、InGaAs成長層表面10にInAsドットもしくはInAs細線と思われる微細構造9が確認された。これらの微細構造9は、幅400〜500nmの帯状の領域に束になって成長していることが分かった。
なおInAs層6を成長しない試料を上記条件で作製しSEMで観察したところ、このような微細構造と思われる立体構造が確認されなかったことから、上で観察した微細構造9は、InAsからなる3次元構造であると考えてよい。
<他の実施例>
次に成長層として用いるInXGa1-XAs成長層3の組成Xを様々に変化させて成長を行った。図3に示したグラフは、縦軸に微細構造9が成す帯の幅を、横軸にInの組成Xを取ったものである。組成0.5〜0.6付近で帯の幅が最小値300nmとなった。組成が高すぎても低すぎても帯の幅は広がった。これは組成の高い場合はInGaAs成長の極初期段階で歪緩和層が形成され、隣接する緩和層同士が融合してしまった為と考えられる。また組成の低い場合には転位の発生が起こらず、それに伴い歪緩和層も形成されなかった為と考えられる。
次に成長層として用いるInXGa1-XAs成長層3の組成Xを様々に変化させて成長を行った。図3に示したグラフは、縦軸に微細構造9が成す帯の幅を、横軸にInの組成Xを取ったものである。組成0.5〜0.6付近で帯の幅が最小値300nmとなった。組成が高すぎても低すぎても帯の幅は広がった。これは組成の高い場合はInGaAs成長の極初期段階で歪緩和層が形成され、隣接する緩和層同士が融合してしまった為と考えられる。また組成の低い場合には転位の発生が起こらず、それに伴い歪緩和層も形成されなかった為と考えられる。
次にIn0.5Ga0.5As成長層3の膜厚と帯の幅の関係を調べた。図4に示したグラフは縦軸に微細構造が成す帯の幅を、横軸にIn0.5Ga0.5As層の膜厚を取ったものである。膜厚150nm付近で帯の幅が最小値270nmとなった。これはIn0.5Ga0.5As成長層3の膜厚が薄いと転位4の発生が起こらず、それに伴い歪緩和層5も形成されず、反対に膜厚が厚いと歪緩和層同士が融合する為に帯幅が広がってしまうものと考えられる。
1 基板
2 バッファ層
3 成長層
4 転位
5 歪緩和層
6 InAs層(量子構造)
7 バッファ層
8 成長層
9 微細構造
10 成長層表面
2 バッファ層
3 成長層
4 転位
5 歪緩和層
6 InAs層(量子構造)
7 バッファ層
8 成長層
9 微細構造
10 成長層表面
Claims (8)
- 化合物半導体基板上に、この基板材料と同じ材料の単結晶をバッファ層として成長し、
このバッファ層の材料である単結晶よりも格子定数の大きな半導体材料の成長層をこのバッファ層上に成長させ、
これらバッファ層と成長層の界面に生成される転位を利用して、成長層中に上記転位の直上部分に周囲領域に比較して格子定数が増加している歪緩和層を形成し、
この歪緩和層上においてのみ成長層上に該成長層よりも大きな格子定数を有する材料から成る量子構造を形成したことを特徴とする半導体素子。 - GaAs基板上に、GaAsバッファ層、InGaAs成長層を順次成長し、
これらGaAsバッファ層とInGaAs成長層の界面に生成される転位を利用して、InGaAs成長層中に、上記転位の直上部分に周囲領域に比較して格子定数が増加している歪緩和層を形成し、
この歪緩和層上においてのみInGaAs成長層上にInAsから成る量子構造を形成したことを特徴とする半導体素子。 - 請求項2記載の半導体素子において、
上記歪緩和層がGaAs[110]もしくは[1−10]方向に線状又は帯状に分布しており、上記量子構造がこれに沿って直線的に形成されていることを特徴とする半導体素子。 - 請求項2又は3記載の半導体素子において、
上記InGaAs成長層のIn組成がほぼ0.5〜0.6であることを特徴とする半導体素子。 - 化合物半導体基板上に、この基板材料と同じ材料の単結晶をバッファ層として成長し、
このバッファ層の材料である単結晶よりも格子定数の大きな半導体材料の成長層をこのバッファ層上に成長させることにより、これらバッファ層と成長層の界面に生成される転位を利用することによって量子構造を上記転位に対応する所望の場所に形成させることを特徴とする半導体素子の作製方法。 - 請求項5記載の半導体素子の作製方法において、
半導体基板及びそのバッファ層として使用する材料にGaAs、バッファ層上に成長させる成長層のための材料にInGaAs、更に成長層上に成長させる量子構造の材料にInAsを用いることを特徴とする半導体素子の作製方法。 - 請求項6記載の半導体素子の作製方法において、
GaAsバッファ層とInGaAs成長層の界面に発生する転位をGaAs[110]もしくは[1−10]方向に発生させ、この転位発生方向に沿ってInAsの量子構造を形成させることを特徴とする半導体素子の作製方法。 - 請求項5、6又は7記載の半導体素子の作製方法において、
上記バッファ層、成長層及び量子構造を有機金属気相成長法(MOCVD法)により成長することを特徴とする半導体素子の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003343933A JP2005109366A (ja) | 2003-10-02 | 2003-10-02 | 半導体素子及びその作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003343933A JP2005109366A (ja) | 2003-10-02 | 2003-10-02 | 半導体素子及びその作製方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005109366A true JP2005109366A (ja) | 2005-04-21 |
Family
ID=34537715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003343933A Pending JP2005109366A (ja) | 2003-10-02 | 2003-10-02 | 半導体素子及びその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005109366A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100524622C (zh) * | 2007-02-07 | 2009-08-05 | 中国科学院半导体研究所 | 在半导体衬底上制备有序砷化铟量子点的方法 |
CN101540357B (zh) * | 2008-03-19 | 2010-09-01 | 中国科学院半导体研究所 | 控制自组织铟镓砷量子点成核的生长方法 |
-
2003
- 2003-10-02 JP JP2003343933A patent/JP2005109366A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100524622C (zh) * | 2007-02-07 | 2009-08-05 | 中国科学院半导体研究所 | 在半导体衬底上制备有序砷化铟量子点的方法 |
CN101540357B (zh) * | 2008-03-19 | 2010-09-01 | 中国科学院半导体研究所 | 控制自组织铟镓砷量子点成核的生长方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11450528B2 (en) | Process for growing nanowires or nanopyramids on graphitic substrates | |
Kunert et al. | How to control defect formation in monolithic III/V hetero-epitaxy on (100) Si? A critical review on current approaches | |
JP5010908B2 (ja) | Iii−n層の選択的マスキング方法、自立iii−n層もしくはデバイスの製造方法、および当該方法により得られる製品 | |
JP4818464B2 (ja) | 微細構造の製造方法 | |
KR101209151B1 (ko) | 양자점 제조방법 및 양자점을 포함하는 반도체 구조물 | |
KR20090101960A (ko) | 질화물 나노와이어 및 이의 제조 방법 | |
US6242326B1 (en) | Method for fabricating compound semiconductor substrate having quantum dot array structure | |
KR101464802B1 (ko) | Ⅰⅰⅰ족 질화물 구조체 및 ⅰⅰⅰ족 질화물 반도체 미세 주상 결정의 제조방법 | |
US20130285212A1 (en) | Epitaxial structure | |
JP2022173200A (ja) | 横方向に配向した低欠陥密度で大面積の金属窒化物アイランドのプラットフォームおよびその製造方法 | |
Wang et al. | Selective epitaxial growth of InP in STI trenches on off-axis Si (001) substrates | |
TWI474966B (zh) | 外延構造體的製備方法 | |
JP2005109366A (ja) | 半導体素子及びその作製方法 | |
KR100833897B1 (ko) | 에피택셜 성장 방법 | |
Häuser et al. | Polarity-controlled AlN/Si templates by in situ oxide desorption for variably arrayed MOVPE-GaN nanowires | |
JP2004281954A (ja) | 量子ドットの作製方法 | |
US11002758B2 (en) | Rugged, single crystal wide-band-gap-material scanning-tunneling-microscopy/lithography tips | |
JP2006108440A (ja) | 半導体装置及びその製造方法 | |
WO2023037490A1 (ja) | ナノワイヤおよびその製造方法 | |
KR102698244B1 (ko) | 그라파이트 기판 상에 나노와이어 또는 나노피라미드를 성장시키는 방법 | |
TWI426159B (zh) | 用於生長外延結構的掩模及其使用方法 | |
TWI476948B (zh) | 外延結構及其製備方法 | |
JPH10289997A (ja) | 半導体量子構造およびその製造方法 | |
Yamaguchi et al. | Position-Controlled InN Nano-dot Growth on Patterned Substrates by ECR-MBE | |
Li et al. | Progress on Preparation of InAs Nanowires by Molecular Beam Epitaxy |