JP5010908B2 - Ｉｉｉ−ｎ層の選択的マスキング方法、自立ｉｉｉ−ｎ層もしくはデバイスの製造方法、および当該方法により得られる製品 - Google Patents

Ｉｉｉ−ｎ層の選択的マスキング方法、自立ｉｉｉ−ｎ層もしくはデバイスの製造方法、および当該方法により得られる製品 Download PDF

Info

Publication number
JP5010908B2
JP5010908B2 JP2006344915A JP2006344915A JP5010908B2 JP 5010908 B2 JP5010908 B2 JP 5010908B2 JP 2006344915 A JP2006344915 A JP 2006344915A JP 2006344915 A JP2006344915 A JP 2006344915A JP 5010908 B2 JP5010908 B2 JP 5010908B2
Authority
JP
Japan
Prior art keywords
iii
layer
facet
growth
mask material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006344915A
Other languages
English (en)
Other versions
JP2007243152A (ja
Inventor
ハベル・フランク
ショルツ・フェルディナンド
ノイベルト・バーバラ
ブリュックナー・ペーター
ヴンデラー・トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Freiberger Compound Materials GmbH
Original Assignee
Freiberger Compound Materials GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freiberger Compound Materials GmbH filed Critical Freiberger Compound Materials GmbH
Publication of JP2007243152A publication Critical patent/JP2007243152A/ja
Application granted granted Critical
Publication of JP5010908B2 publication Critical patent/JP5010908B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、成長、とりわけIII族窒化物（III-Nと略記）、なかでも（Al, Ga, In）Nのエピタキシャル成長における所定の結晶ファセット（結晶面）の選択的遮蔽方法、自立III-N層およびデバイスもしくは部品の製造方法、ならびにそのような方法により得られる光電子デバイスや電子デバイスのような製品に関する。
現在、III-N材料系（IIIとはAl, Gaおよび Inからなる群から選択される周期表第III族の少なくとも一元素を示す）は、半導体材料の中で重要な役割を果たしており、さまざまな光電子および電子デバイスに利用されている。新しいデバイスを製造する際、またIII-N層を異種基板から分離させる際、さまざまな用途において、半導体ウェハの所定部分をマスキングすることが行われている。
誘電材料のin situ成長が知られている（US6802902、US2004-0137732A）が、当該文献においては、ただ一つの結晶ファセット（結晶面）を表面に有する非構造基板が記述されているのみである。しかも、ウェハ全体がマスクで完全に覆われている。したがって、この方法は、転位密度の減少や、ひずみの緩和を目的として使用されており、複雑な構造を製造するために使用されていない。
K. Tomita et al., in phys. stat. sol. (a), 194, p. 563 (2002)には、自己分離による自立バルクGaN層の製造技術が記載されている。GaN層を成長させるエピタキシ反応炉外で、単一マスクが一工程でサファイア異種基板上に作製される。マスクの露出部分から出発して、マスクを横切ってエピタキシャル横方向過成長が生じ、厚いGaN層が生成する。このように成長したGaN層は、サファイア基板から自然に剥離する。
JP2004-051415AおよびJP2004-055799Aに記載されている方法では、III-N層が更に成長した後、棒（bar）または柱（column）のみが基板とIII-N層との連結部として残るようIII-N層が構成される。
Y. Oshima et al. in phys. stat. sol.(a) 194, p554(2002)およびA. Usui et al. in phys. stat. sol.(a) 194, p.572(2002)には、いわゆるVAS(Void Assisted Separation)法による自立III-N層の製造技術が記載されている。ここでもエピタキシ反応炉の外部で、TiN層がサファイア/GaN基板上に形成される。この基板は、後のアニーリング工程で、ナノネットに変換される。続いて、厚いGaN層のエピタキシャル成長によって、基板と厚いGaN層との間に、ミクロボイドが発生する。
S. Bohyama et al.(Japanese Journal of Applied Physics, Vol. 44, L24(2005))には、ある結晶ファセットがマスクによって覆われた構造基板上における成長が記載されている。このため、第一のマスクを別に形成することが必要であり、その後、エピタキシ工程が実施されて構造体が製造される。その後、やはりエピタキシ反応炉の外部で第二のマスクが形成され、構造化される。ここで、まずSiO２マスクがGaN層上に形成され、続いてGaN下地層の表層部が再び取り除かれて、更なる成長の種となる。ここで、構造体の位置は、第一のマスク構造上に正確に位置合わせする必要がある。
さらに、III-N材料系における量子（ヘテロ）構造の形成が注目を集めている。従来、III-N量子井戸は、GaNがａ方向へ成長するサファイアのｒ面のような、異種基板上の（００１０）面またはｃ面以外の平面上で成長していた（H.N.Ng,Appl.Phys.Lett.80,4369(2002)およびM.D.Craven et al., Appl.Phys.Lett.81,1201(2002)）。あるいはLiAlO２基板のｍ面上で成長していた（P.Waltereit et al., J.Cryst. Growth 218, 143(2000)）。Neubert et al. (Appl. Phys.Lett.87,182111(2005)では、III-N（すなわちGaN）ファセット上にIII-N（すなわちGaInN）量子井戸をエピタキシャル成長させているが、特定のファセット上にのみIII-N量子井戸を成長させるには至っていない。
US6802902 US2004-0137732A JP2004-055799A JP2004-051415A K. Tomita et al., phys. stat. sol. (a), 194, p. 563 - 567 (2002) Y. Oshima et al., phys. stat. sol. (a) 194, p. 554 - 558 (2002) A. Usui et al., phys. stat. sol. (a) 194, p. 572 - 575 (2002) S. Bohyama et al., Japanese Journal of Applied Physics, Vol. 44, L24 - L26 (2005) H.N. Ng, Appl. Phys. Lett. 80, 4369 (2002) and M.D. Craven et al., Appl. Phys. Lett. 81, 1201 (2002) P. Waltereit et al., J. Cryst. Growth 218, 143 (2000) B. Neubert et al., Applied Physics Letters 87, 182111-182113 (2005) K. Hiramatsu et al., phys. stat. sol. (a) 176, p. 535 - 543 (1999)
本発明の目的は、マスク材料をIII-N層上に成長（堆積）させる方法を改良することにより、自立III-N層及び／又はIII-N材料系の選択的に形成された後続層を備えるデバイスを、効率的に提供または準備することにある。
上記目的を達成するため、本発明は下記を備えることを特徴とする。
（１）III-N層上（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少な
くとも一元素を示す）にマスク材料を形成する方法であって、
１つより多くのファセットを含む表面を有するIII-N層を用意し、
III-N層の成長中に前記マスク材料を全てのファセット上ではなく一又は複数のファセット上に選択的に成長させ、
III-N層の成長を抑制するように前記マスク材料が選択されることを特徴とする方法。
（２）前記マスク材料の成長は、III-N層の成長に使用されたものと同一の反応炉内で実施されることを特徴とする請求項１に記載の方法。
（３）前記マスク材料の選択的成長と同時に、別のIII-N層のエピタキシャル成長が、前記マスク材料の選択的成長がなされていない少なくとも１つまたは複数、あるいは全てのファセットに対してなされることを特徴とする請求項１に記載の方法。
（４）少なくとも一部分が覆われたIII-N層（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）をエピタキシにより成長させる方法であ
って、
１つより多くのファセットを含む表面を有するIII-N層を用意し、
（ｉ）第一のファセット型または第一のファセット群上における少なくとも１つの別のIII-N層の選択的成長と、
（ｉｉ）第二のファセット型または第二のファセット群上におけるマスク材料の選択的成長とが、同時に進行するような成長条件の下で、
エピタキシャル成長を実行し、
III-N層の成長を抑制するように前記マスク材料が選択されることを特徴とする方法。
（５）成長プロセスの少なくとも一過程において、少なくとも一のマスク材料源がエピタキシ反応炉に供給され、前記第一のファセット型またはファセット群上におけるIII-N材料系の成長速度が前記第二のファセット型またはファセット群上における成長速度よりも高くなるような成長条件下で、エピタキシャル成長が実行されることを特徴とする請求項４に記載の方法。
（６）少なくとも一部分が覆われたIII-N層（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）をエピタキシにより成長させる方法であ
って、
成長プロセスの少なくとも一過程において、横方向成長の成長速度と縦方向成長の成長速度が異なる成長条件下で、エピタキシャル成長を実行し、
横方向成長速度と縦方向成長速度とが異なる間、少なくとも１つのマスク材料源をエピタキシ反応炉内へ供給し、
III-N層の成長を抑制するように前記マスク材料が選択されることを特徴とする方法。
（７）前記マスク材料は窒化物化合物または酸化物化合物を含むことを特徴とする請求項１、４、または６に記載の方法。
（８）前記マスク材料はシリコン化合物を含むことを特徴とする請求項１、４または６に記載の方法。
（９）前記マスク材料は、アンモニアまたはアミン、および、シランまたはクロロシランを使用して成長させられる窒化ケイ素化合物を含むことを特徴とする請求項１、４または６に記載の方法。
（１０）前記マスク材料は、NH３または(CH3)2NNH2、SilH2l+2もしくはSilClmHn（ただし、ｌは１から８までの整数、ｍ、ｎはそれぞれ、０または（２ｌ＋２）の整数）を使用して成長させられる窒化ケイ素化合物を含むことを特徴とする請求項１、４または６に記載の方法。
（１１）成長させた前記マスク材料は、前工程において、第一マスク材料のパターンが、基板、テンプレートまたは基層の上に形成され、その後、前記パターンの非マスク部分から１つより多くのファセットを備える表面を有する前記III-N層を成長させる、第二マスク材料であることを特徴とする請求項１、４または６に記載の方法。
（１２）前記III-N層は、MOVPEまたはHVPEによって成長させられることを特徴とする請求項１、４または６に記載の方法。
（１３）自立III-N層（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）の製造方法であって、
請求項１、４または６に記載の方法のいずれか１つを行って、基板、テンプレートまたは基層上に選択的にマスキングされたIII-N層と、更に別のIII-N層とを形成するものであり、
III-N層の成長中に、前記別のIII-N層と、基板、テンプレートまたは基層との間の領域に選択的マスキングを形成し、
前記別のIII-N層を、基板、テンプレートまたは基層から分離させて、自立III-N層を提供することを特徴とする方法。
（１４）前記選択的マスキングにより前記基板と前記別のIII-N層との間にボイドが形成される、および／または前記別のIII-N層が前記基板、テンプレートまたは基層から自己分離可能であることを特徴とする請求項１３に記載の方法。
（１５）前記別のIII-N層は、間隔を置いて配置された棒状部または柱状部を介して、前記基板、テンプレートまたは基層に接続されていることを特徴とする請求項１３に記載の方法。
（１６）前記選択的マスキングは、前記基板、テンプレート、もしくは基層の主表面に平行でない一または複数のファセットの上に形成されることを特徴とする請求項１３に記載の方法。
（１７）前記別のIII-N層は、エピタキシャル成長により所望の厚さを有するように形成され、該エピタキシャル成長はMOVPEまたたはHVPEであることを特徴とする請求項１３に記載の方法。
（１８）請求項１３に記載の方法により得られることを特徴とする自立III-Nウエハ。
（１９）III-N材料（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）を含むデバイスを製造する方法であって、
形成されたマルチファセットIII-N層の少なくとも１つのファセット上に選択的マスキングが形成されるように、基板、テンプレートまたは基層上に選択的にマスキングされたIII-N層を形成するために、請求項1、４または６に記載の方法のいずれか１つを実施する工程と、
少なくとも１つのマスキングされていないファセット上にデバイス用の少なくとも一層を形成する工程とを含むことを特徴とする方法。
（２０）前記選択的マスキングは、前記基板、テンプレートもしくは基層の主表面と平行に広がるファセット上に形成され、前記基板、テンプレートもしくは基層の主表面と平行でない、少なくとも１つのファセット上に、前記デバイス用の少なくとも一層が形成されることを特徴とする請求項１９に記載の方法。
（２１）前記デバイス用の少なくとも一層が量子構造を備えることを特徴とする請求項１９に記載の方法。
（２２）前記デバイス用の少なくとも一層がエピタキシャル成長により形成され、該エピタキシャル成長はMOVPEまたはHVPEであることを特徴とする請求項１９に記載の方法。
（２３）請求項１９に記載の方法で得られることを特徴とする電子または光電子デバイス。
（２４）III-N層（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少な
くとも一元素を示す）を有する半導体デバイスであって、
異なる第一ファセット型と第二ファセット型、または異なる第一ファセット群と第二ファセット群を備える、マルチファセットのエピタキシャルIII-N層と、
マスク材料層を前記第二ファセット型または第二ファセット群上に選択的に成長させる間、III-N層のエピタキシャル成長中に前記第一ファセット型または第一ファセット群上に選択的にエピタキシャル成長させた少なくとも１つの別のIII-N層とを備えていることを特徴とする半導体デバイス。
（２５）前記マスク材料層は、前記マルチファセットのエピタキシャルIII-N層下面の主表面と平行に広がる第二ファセット型上に成長させ、
前記別のIII-N層は、前記マルチファセットのエピタキシャルIII-N層下面の主表面と平行でない、少なくとも１つの第一ファセット型または第一ファセット群上にエピタキシャル成長させたことを特徴とする請求項２４に記載の半導体デバイス。
（２６）前記マスク材料層は前記別のIII-N層のエピタキシャル成長後に除去され、
そのマスク材料層の除去後に、少なくとも一の半導体層が、前記第二ファセット型または第二ファセット群上に、随意形成されたことを特徴とする請求項２４に記載の半導体デバイス。
（２７）前記第一ファセット型もしくは第一ファセット群上に選択的にエピタキシャル成長させた少なくとも１つの別のIII-N層内のバンドギャップは、他の半導体層または半導体デバイスにおける他のIII-N層のバンドギャップよりも小さいことを特徴とする請求項２４に記載の方法。
（２８）少なくとも１つの前記第一ファセット型上でエピタキシャル成長させた前記別のIII-N層における結晶面は、前記マルチファセットのエピタキシャル成長III-N層が形成された基板、テンプレートまたは基層における当初の結晶面よりも、小さな圧電定数を有することを特徴とする請求項２４に記載の半導体デバイス。
（２９）III-N層（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少な
くとも一元素を示す）を有する半導体デバイスであって、
請求項１９に記載の方法によって製造され、
異なる第一ファセット型と第二ファセット型、または異なる第一ファセット群と第二ファセット群を備える、マルチファセットのエピタキシャルIII-N層と、
（０００１）ファセットである第二ファセット型と、
必ずしも前記第二（０００１）ファセット型上ではなく、前記第一ファセット型または第一ファセット群上に、選択的にエピタキシャル成長させた少なくとも１つのIII-N量子構造と、を備えることを特徴とする半導体デバイス。
（３０）一または複数の半導体層もしくはIII-N層は、前記III-N量子構造の少なくとも１つの下方および／または上方に位置する第一ファセット型または第一ファセット群上に形成されることを特徴とする請求項２９に記載の半導体デバイス。
（３１）前記第一ファセット型または第一ファセット群は、
｛１−１００｝面と、
｛１−１０１｝面と、
｛１１−２０｝面と、
｛１１−２２｝面と、からなる群より選択される１つの面に位置することを特徴とする請求項２４に記載の半導体デバイス。
（３２）ドープされた半導体層もしくはIII-N層を備えることを特徴とする請求項２４または２９に記載の半導体デバイス。
一態様において、本発明は、III-N層上にマスク材料を形成する方法を提供する。ここで、IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す。複数のファセットかを含む表面を有するIII-N層が準備され、マスク材料が全てのファセット上ではなく選択的に一又は複数のファセット上に成長させられる。
別の態様において、本発明は、少なくとも一部分が覆われたIII-N層をエピタキシにより成長させる方法を提供する。ここでIIIとは上記の通りであり、当該方法は、複数のファセットを備える表面を有するIII-N層を準備し、（ｉ）第一のファセット型または第一のファセット群上における少なくとも一の別のIII-N層の選択的成長と、（ｉｉ）第二のファセット型または第二のファセット群上におけるマスク材料の選択的成長とが同時に進行するような成長条件の下で、エピタキシャル成長を実行する。
別の態様において、本発明は、少なくとも一部分が覆われIII-N層を、エピタキシ反応炉内でエピタキシにより成長させる方法を更に提供する。ここでIIIは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示しており、当該方法は、成長プロセスの少なくとも一部において、横方向成長の成長速度と縦方向成長の成長速度が、異なる好ましくは顕著に異なるような成長条件の下、エピタキシャル成長を実行し、さらに、横方向成長速度と縦方向成長速度とが異なっている期間に、少なくとも一のマスク材料源をエピタキシ反応炉内へ供給する。この方法において、マスク材料を、遅い成長速度で形成された少なくとも一の平面（ファセット）上に成長させることができる。本発明のこの実施形態によれば、縦方向成長速度とは、水平（０００１）表面ファセットに作用する速度を意味し、横方向成長速度とは、傾斜及び／又は鉛直表面ファセットなど、他の表面ファセットの全部または一つに作用する速度を意味する。
好適な横方向成長速度と縦方向成長速度との差は、選択性を得るために、横方向成長速度と縦方向成長速度との十分有意な比、あるいはその反対に縦方向成長速度と横方向成長速度との十分有意な比によって定義される。たとえば、「十分有意な」とは、それぞれの比が、少なくとも１．５倍かそれ以上、好ましくは少なくとも３．０倍かそれ以上、更に好ましくは少なくとも５．０倍かそれ以上、特には少なくとも１０．０倍かそれ以上であることを意味する。
本発明方法の別の態様は、III-N層に容易に設けられる複数のファセットの１つの型または亜群上に、選択的且つ効率的にマスク材料を形成できるという利点を共通に提供するものである。この選択的ファセット・マスキング成長は、複数の成長ファセットを有するIII-N材料のエピタキシャル成長中に、in situで行われる。利用可能なファセットの全てをマスキングすることを避けることによって、マスキングされていないファセットでIII-N材料系における成長を続けることができる。たとえば、ドープまたは非ドープのIII-Nホモ構造及び／又はへテロ構造を形成したり、他の半導体材料の層を更に選択的に形成したりすることも可能である。所望する後続の処理に応じて、また選択的マスキングに対応してどの型またはどの群のファセットが選択されるかに応じて、得られた構造は有用な用途が見込まれる。
そのような有用な用途の第一の態様において、本発明は、自立III-N層（IIIの定義は上記の通りである）の製造方法を提供するものであり、当該方法においては、上記態様の方法のいずれか１つを行って、基板、テンプレートまたは基層上に、選択的にマスキングされたIII-N層を形成し、更に別のIII-N層を形成するものであり、この別のIII-N層と基板、テンプレートまたは基層との間の領域に、選択的マスキングを形成し、この別のIII-N層を基板、テンプレートまたは基層から分離させ、自立III-N層を提供するものである。選択的にマスキングされたIII-N層の上への別のIII-N層の形成は、所望の厚さになるまでいくらでも続行することができる。このように所望の厚さに別に形成されたIII-N層の分離は、選択的マスキングプロセスにより生じた構造的不安定に起因する自己分離プロセスで進行させてもよく、あるいは他の処理、たとえば機械的、化学的、熱的もしくはレーザ光学的処理またはそれらの任意の組み合わせによって補助してもよい。マスク材料を構成しているマルチファセットIII-N層の残りの材料は、必要に応じて、エッチング、研磨、CMPなどの好適な処理によって積極的に除去してもよい。
所望の厚さに形成された自立III-N層は、光学デバイス、電子デバイスまたは光電子デバイス、半導体部品などを製造するための基板として使用することができる。
上記有用な用途の第二の態様において、本発明は、III-N材料（IIIの定義は上記の通り）からなるデバイスを製造する方法を提供するものであり、当該方法は、形成されたマルチファセットIII-N層の少なくとも１つのファセット上に選択的マスキングが形成されるように、基板、テンプレートまたは基層上に選択的にマスキングされたIII-N層を形成する上記態様のいずれか１つによる方法を実施する工程と、少なくとも１つのマスキングされないファセット上にデバイス用の少なくとも一層を形成する工程とを含む。
本発明のこの実施形態による方法によって得られるデバイスは、光学デバイス、電子デバイスもしくは光電子デバイス、半導体部品などである。
本発明の方法によって、自立III-Nウェハ、あるいは電子デバイスもしくは光電子デバイスを製造することができる。そのような製品を、優れた特性で製造することができる。
本発明は、結晶、特に単結晶III-N化合物へ適用することができる。ここで、IIIとは、Al, Gaおよび Inからなる群から選択される元素周期表第III族の少なくとも一元素を示している。対応する一般式は、AlxGayInzNであり、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１且つｘ+ｙ+ｚ＝１である。可能なIII-N化合物としては、(Ga, Al, In)Nのような四元化合物、(Ga, Al)N, (Ga, In)Nおよび(Al, In)Nのような三元化合物、GaNまたはAlNのような二元化合物を挙げることができる。上記括弧内に例示したような、選択された第III族元素間においては、考えられるあらゆる原子比が可能である。すなわち、各元素について０〜１００原子％が可能である。たとえば、(Al, Ga)N＝AlxGa1-xNの場合、０≦x≦１である。(Ga, Al)NおよびGaNが特に好ましい。以下の好適な実施形態の記載は、以下に例示するIII-N化合物のみならず、あらゆる可能なIII-N化合物にも適用可能であり、III-N半導体やその他の半導体材料の両方からなるデバイスにも適用可能である。
「マスク材料」または「マスク材料化合物」という用語は、当該マスク材料上でのIII族窒化物すなわち(Al, Ga, In)N材料の成長を抑制するものを意味し、好ましくは本質的に抑制されており、更に好ましくは実質的に完全に抑制されていることを意味するものとする。結晶の「ファセット」または「面」という用語は、当業者に通用されている意味である。本発明において、複数の結晶ファセットまたは結晶面の可能な配向は限定されておらず、所望の方法で可変的に選択および調整可能である。本発明において使用される「ファセット」という用語は、通常は、その上に他の材料が積層されるIII-N結晶の上側ファセットを意味し、反対の下側面は、主要下側面または表面となるか、別のIII-N材料または他の材料との界面となる。
好適な基板としては、サファイア（Al２O３）、シリコンカーバイド（SiC）または酸化リチウムアルミニウムもしくは酸化リチウムガリウム（Li(Al,Ga)O2）などの異種基板、あるいは天然III-N基板などを挙げることができるが、これらに限定されるものではない。このような基板上に、たとえばバッファ層またはバリア層など、更に別な層を形成して、本発明において使用するテンプレートとしてもよい。そのようなバッファ層、バリア層またはテンプレート用の材料としては、（Ga, Al, In）N材料が好ましく、エピタキシャル成長させたものが好ましい。あるいは、複数のファセットを有するIII-N層を、たとえば（Ga, Al, In）N材料系以外の半導体材料など、基板の有無に関わらず所望の材料からなる他の基層または基本構造上に設けてもよい。
複数の露出した結晶ファセットを表面に有するIII-N層の形成を容易にする好適な前工程としては、基板上または基板上に形成されたフィルム上に形成された第一のマスク材料の構造化またはパターンニングがある。基板上の第一のマスク材料の構造化またはパターンニングは、従来の手法で行うことができる。たとえば、フォトリソグラフィ、マスク材料の連続平坦層の選択的エッチングなどを挙げることができる。第一のマスク材料としては、たとえばSiO２、窒化ケイ素（SiNもしくはSi３N４）など、酸化物化合物または窒化物化合物が好適である。第一のマスクの構造化またはパターンニングの設計は、適宜所望に選択できる。たとえばストライプ、円形もしくは多角形の島や他の構造のマトリクス、必要に応じて遮蔽された基板材料の露出開口部もしくは「窓」を、好ましくはその開口部または「窓」から更にIII-N層をエピタキシャル成長させるために、形成することができる。
複数の露出した結晶ファセットを有するIII-N層の製造方法としては、そのようなものとして知られている方法が好適であり、エピタキシャル成長法が好ましく、特にエピタキシャル横方向過成長（ELO）または選択成長（SAG）を伴うハイドライド気層成長（HVPE）法や有機金属化学気相エピタキシ（ＭＯＶＰＥ）法が好ましい。さらに別のエピタキシプロセスとしては、分子線エピタキシ（MBE）があり、とくにイオンビーム支援分子線エピタキシ（IBA-MBE）またはプラズマ支援分子線エピタキシ（PAMBE）がある。他のエピタキシプロセスとして、異なる結晶ファセットを有する構造を実現するために、連続層のエッチング法も同様に可能である。湿式化学エッチング、乾式エッチング、反応性イオンエッチングなど、選択的エッチング方法と同様に連続層の形成方法も知られている。
本発明の好適な一態様によれば、複数の結晶ファセットを有するIII-N層の表面上において、所定の結晶ファセット、すなわち利用可能な結晶ファセット全てではなく一又は複数のファセットにおける別の成長プロセスの間に、マスク材料が成長させられる。したがって、マスクはin situで選択的に成長し、それと同時に一または複数、あるいはまだ利用されていない残りの全てのファセット上にIII-N層が更にエピタキシャル成長する。この選択的成長は、III-N層の成長に使用されたものと同一の反応炉内で好適に実施される。複数のファセットを備えた表面を有するIII-N層を製造する前工程において、（第一の）マスク材料が既に使用されている場合、この選択的成長は第二のマスク材料に関するものとなる。第二のマスク材料は、第一のマスク材料とは独立に、好適なマスク材料の中から、好ましくは窒化物化合物および酸化物化合物の中から選択できる。第二のマスクとして最も好適な材料は、窒化ケイ素のようなシリコン化合物であり、たとえばSi３N４または他の化学量論的もしくは非化学量論的SiN化合物の形態から形成できる。
特に、選択的成長は、シリコンのようなマスク材料の成分が同時に存在する間に、一又は複数のプロセスパラメータを所望に調整して、それぞれ選択された（Ga, Al, In）N材料系における異なるファセットの成長速度を制御することにより実現できる。MOVPEまたはHVPEにおけるプロセスパラメータのファセットへの影響度は、寸法、方向もしくは配向、第一のマスク材料およびその充填比、成長温度、反応炉圧力、ソース化合物の流量、不活性ガス及び／又は不純物の種類および濃度、ならびに基板の種類からなる条件群から選択でき、上記条件の一又は複数の調整を組み合わせることができる。考えられる影響力のある条件について、文献K. Hiramatsu et al. in phys. stat. sol. (a) 176, p.535 (1999)ならびにその中で引用されている別の文献に記載されており、これらK. Hiramatsu et al.およびその中の引用文献は、参照することにより、本明細書の開示にその内容の全部を援用するものとする。
本発明の特に効率的な実施形態において、本発明による成長プロセスの間に、他のファセットに比べて遅い好ましくは実質的に遅い（Ga, Al, In）N材料系の成長速度で支配された一又は複数のファセット上に、マスク材料として好適な化合物が、選択的に成長することが保障される。たとえば好適なシリコン源化合物など、マスク材料として好適なソースを同時に導入する際には、第一のファセット型またはファセット群上で比較的速い（Ga, Al, In）N材料系成長速度が影響を及ぼす一方、第二のファセット型またはファセット上で比較的遅い好ましくは実質的に遅い（Ga, Al, In）N材料系成長速度が影響を及ぼして、マスク材料化合物が第二のファセット型またはファセット群上に選択的に成長するように、エピタキシャル成長条件が選択される。たとえば、横方向成長速度と縦方向成長速度との十分有意な比が、上記の如く所望に調整される。
この操作中に、マスク材料が第二のファセット型またはファセット群上に選択的に十分成長したら、第二のファセット型またはファセット群上での（Ga, Al, In）N材料系の成長を完全に停止させるが、第一のファセット型またはファセット群上での成長は継続させる。これによって、優れた選択性を得ることができる。マスク材料の選択的成長は、たとえばシリコンのようなマスク材料成分を、ドープIII-N層の形成下にある他のファセット（第一の型または群）上で結晶格子へ導入した場合にも実現される。選択性が得られると、このように十分なマスク材料を選択的に成長させられるので、成長条件を所望に変化させることができる。たとえば、マスク材料用ソース化合物の反応炉内への供給を停止したり、及び／又は比較的遅い成長速度をファセット毎に変化させたり、新たに調整したり、及び／又は必要に応じて揃えたりできる。なぜなら、既に成長したマスク層が、第二のファセット型またはファセット群上で（Ga, Al, In）N材料系がさらに成長するのを抑制または阻止するからである。
各種態様における本発明に係る方法の結果として、マスク材料は、少なくとも１つのファセット上に選択的に形成されるが、その他のファセットの少なくとも１つはマスク材料によって覆われていない、あるいは本質的に覆われていないままである。本発明の枠組みにおいて、驚くべきことに、複数の利用可能なファセットを備えたIII-N層上での更なるエピタキシャル成長中にマスク材料源を導入するとき、マスク材料の選択的なファセット特異的成長は、III-N層のファセット特異的成長速度を制御することにより、有効に制御可能であることが発見された。比較的遅いIII-N結晶成長速度により、マスク材料の過成長が引き起こされて、III-N結晶成長が減少あるいは抑制される。一方、比較的速いIII-N結晶成長速度により、マスク材料源が存在していたとしてもマスク材料のマスキング効果が克服されて、シリコンなどのマスク材料成分がドーパントとしてIII-N層へ取り込まれる。異なるファセットにおけるマスク材料とIII-N材料との成長選択度におけるバランスは、III-N材料の横方向成長速度に対する縦方向成長速度の比を制御することによって最も効果的に制御できる。十分な選択度が得られると、成長したIII-N層において所望または許容されるドーピングの程度に応じて、あるいは所望されるドーピング欠如に応じて、マスク材料源の追加供給が維持され、あるいは減少または停止される。
マスク材料の選択的成長により、マスク材料によって覆われず残っている一又は複数のファセット上でのみあるいは実質的に一又は複数のファセット上でのみ、同一反応炉内での別の（好ましくは同時に起こる）III-N層のエピタキシャル成長を生じさせることができる。エピタキシャル成長の間における上記の影響力のあるファクタの調整によって、III-N層の更なる別のエピタキシャル成長が起こる一又は複数の結晶ファセットを所望に選択することが可能になる。どのファセットがIII-N層の更なる選択的成長に選ばれるかに応じて、本発明の有用な用途における上記第一の態様による所望の厚さの自立III-N層の提供や、本発明の有用な用途における上記第二の態様で定義されたIII-N材料系におけるデバイスまたは他の半導体のための更なる別の層の成長というような有利な別の成果を実現できる。その結果、厚い自立III-N層またはIII-N材料系のデバイスもしくは他の半導体デバイス用の所定の別の層を効率的に製造できるのみならず、これら製造された層に改善され調整可能な特性を所期の方法で持たせることができる。
本発明により提供された各製品は、使用目的に応じて更に設計、加工または修正することができることは当業者には明らかである。たとえば、選択的に成長させたマスク材料はそのままにしてもよく、再度取り除いてもよい。さらに、先にマスキングされたファセット上に、III-N化合物材料以外の半導体材料、またはマルチファセットIII-N層あるいは先にファセット選択成長させたIII-N層における（Ga, Al,In）N組成のいずれかとは独立に選択された組成、もしくは当該組成のいずれかに調整された組成を持つ別のIII-N材料を成長させることもできる。たとえば、異なる組成のIII-N層を有するIII-Nへテロ構造およびIII-Nホモ構造を、有用なデバイス構造としてこの方法で得ることができる。
好ましくは、マスキングされていない上側の第一のファセット型もしくはファセット群上に選択的にエピタキシャル成長させた少なくとも１つの別のIII-N層におけるバンドギャップは、デバイスまたは部品の他の半導体層もしくは他のIII-N層におけるバンドギャップよりも小さくなっている。このことにより、特に、量子井戸、量子膜、量子細線及び／又は量子点などの量子（ヘテロ）構造の提供が可能になる。当業者には明らかであるように、デバイス用の一又は複数の層は、好適なドーパントによってドープされていてもよい。
本発明の実施形態に係る量子構造を有することが可能な半導体デバイスとしては、以下のものが挙げられるが、これらには限定されない。とりわけ、レーザもしくはLEDのような光電子デバイスについては、ｐドープ領域が量子構造の上側に形成され、続いてｐ接点がその上に形成される。好適な一実施形態においては、高いバンドギャップを持ち、通常はIII-N材料系で構成される薄いバリア層が、量子構造とｐドープ領域との間に形成される。
さらに、ｎ接点を設けたｎドープ領域が、量子構造の下側に典型的に形成される。
本発明に係る半導体デバイスがレーザダイオードとして設計されるとき、典型的に、量子膜のような量子構造は、たとえばAlGaNもしくは変性III-N材料からなる低屈折率の導波材料内に埋め込まれる。可能な材料の組み合わせとしては、以下のもの（下側から上側に向かう順番で示す）を挙げることができる。すなわち、緑/青/近UV発光の場合、GaN基層、InGaN量子構造およびGaNもしくはInGaNバリア層であり、遠UV発光の場合、AlNもしくはAlGaN基層、GaNもしくはAlGaN量子構造およびAlGaNもしくはAlNバリア層である。
典型的に、ｎ領域は基板と量子構造との間に形成され、ｐ領域は量子構造の上側に形成される。
本発明に係る半導体デバイスがトランジスタのような電子デバイスもしくは電子部品として設計されるとき、それぞれ異なるバンドギャップもしくは異なる圧電定数を有する各種連続層を使用してもよい。
可能な材料の組み合わせとしては、GaN基層、AlGaN層およびGaN層（下側から上側に向かう順番で示している）を含むAlGaN/GaN-FETを挙げることができる。各層はドープされていなくても（しかし典型的には薄い第二層はドープする）、ドープされていてもよい（たとえばFeでドープ）。
本発明を、図面を参照しつつ実施形態および実施例によって更に詳細に説明するが、これらは全て本発明を説明することのみを目的とするものであり、本発明を限定的に解釈するものとして理解されるべきものではない。
（第一の実施形態）
まず、ここではGaNを含むIII-N層は、異種基板であるサファイア基板上に形成され、続いて構造化表面が作られる。たとえば、サファイア上の第一のGaN層上に、窒化ケイ素マスク、SiO２マスク、またはELOプロセスに好適な他の材料からなるマスク（第一のマスク）が、エピタキシ用反応炉の外部でサファイア上の第一のGaN層上に形成される。マスク材料の成長方法としては、スパッタ法、もしくはプラズマ励起気相成長（PECVD）法が可能である。続いて、フォトレジンがマスク上に形成され、フォトリソグラフィ法によってパターンが構成される。フォトレジン構造は、その後、ドライエッチングまたはウェットエッチング法によってマスク上へ移される。ここで、マスクは厚み方向の対応する位置または領域で除去され、このような位置または領域においてGaN表面が露出し、所望のマスクパターンが形成される。
続いて、ここではGaNであるIII-N層が、露出した位置または領域から、ELO法によりエピタキシ用反応炉内で成長可能となる（上記S. Bohyama et al.およびK. Hiramatsu et al.参照）。
＜１１-２０＞方向にパターン化されたストライプパターン状マスク（第一のマスク）上での成長の間、側面に｛１-１０１｝ファセットを有し、上面に（０００１）ファセットを有するGaN層の台形構造がまず形成される。本質的に成長パラメータから独立して、まず側面｛１-１０１｝ファセットが比較的低速の成長速度を示すが、その間、それに比べて高速の成長速度を与える上面（０００１）ファセットがまだ存在している。したがって、そのような構造は、本発明方法の出発点として非常に好適である。この段階でマスク材料の選択的成長を伴わなければ、台形の側面でのそれ以上の成長は停止し、台形は三角形が形成されるまで（０００１）ファセットの成長で充填される。このような完全な三角形は、｛１-１０１｝ファセットのみからなるため、不適である。
＜１-１００＞方向にパターン化されたストライプ状マスク（第一のマスク）の成長の間、成長パラメータの選択に応じて、側面に｛１１-２２｝ファセットを有し、上面に（０００１）ファセットを有する台形断面形状、または側面に｛１１-２０｝ファセットを有し、上弧に（０００１）ファセットを有する長方形断面形状が形成される。高い成長温度、たとえば約１０７０℃〜１１５０℃の範囲では、長方形構造の形成が促進され、比較的低温、たとえば約１０００℃〜１０５０℃の範囲では、台形構造が促進される。
本発明の目的のため、上記場合における縦方向成長速度に対する横方向成長速度の比は、プロセス・パラメータによって調整できる。それと同時に、マスク材料成長用ソースがエピタキシ反応炉内に導入される。マスク材料（第二のマスク）成長用のソース化合物としては、たとえばSiH４などのモノシランもしくはポリシランもしくはモノクロロシランもしくはポリクロロシランが使用される。これらは、たとえばNH３、アルキルアミン、ヒドラジンもしくはモノアルキルヒドラジンもしくはジアルキルヒドラジンのような窒素源化合物と共に、in situで、窒化ケイ素の成長をもたらす。基本的に、第二のマスク材料は、第一のマスク材料とは独立に選択できる。III-V系の縦方向成長速度に対する横方向成長速度の調整比と共に、マスク材料のソース化合物の供給または存在が、低速の成長速度を有する結晶ファセット上での第二のマスクの選択的成長をもたらす。反応炉圧力の減少、不活性ガスとしての水素への窒素添加、及び／又はたとえばマグネシウムなどの不純物の添加によって、横方向成長速度が増加し、縦方向成長速度が減少する。かわりに、反応炉圧力を増加させ、V/III比を低下させ、及び／又は不活性ガスとして純粋水素を使用するか窒素／水素の比を小さくすることによって、横方向成長に比べて縦方向成長を増加させることができる。
一次近似によれば、シリコン供給は全てのファセット上で類似もしくは本質的に同一である。同様に、単位時間当たり本質的に同量のシリコンが取り込まれる。
高成長速度のファセット上では、シリコンよりもガリウムが多量に取り込まれ、ドープ半導体が得られる。他方、低成長速度のファセットには、ガリウムよりもシリコンが多量に取り込まれ、窒化ケイ素層が形成され、この層は次の成長のマスクとして機能する。
説明のみを目的として例示される具体例において、基板すなわちGaN基層から出発してこのようにパターン化され、たとえば厚さ１０nm〜５μｍ（ここでは約１．５μｍ）で、第一のマスクの窓から露出しているテンプレートは、Aixtron 200/4RF-S MOVPE装置内で更に過成長に供せられる。ここで、温度は１０００℃〜１１００℃の範囲、反応炉圧力は約１００〜２００mbarの範囲、アンモニア（NH3）流量は約２〜４ l/minの範囲、トリメチルガリウム（TMGa）流量は約２０〜１００μmol/minである。台形、長方形または三角形構造が形成される。その後、濃度および流量が約３×１０−２μmol/minのSiH４が、２〜5分間で、反応炉内へ供給される。これにより、低成長速度のファセット上にSiN含有層が形成され、この層はマスクとして機能し、この部分における次の成長を阻止する。他方、高成長速度のファセット上には、Siでドープされただけの層が成長させられ、この層は、この部分における次の成長を阻止しない。一例として、（０００１）方向への成長速度は、｛１１−２０｝方向への成長速度の3倍になるよう設定され、｛１−１０１｝方向への成長速度の15倍になるよう設定される。
したがって、説明的な具体例において、エピタキシャル成長は本発明に従って行われ、GaN層が（０００１）平面で成長し、｛１−１０１｝平面上での成長はマスク材料（窒化ケイ素）の選択的成長によって停止する。図４のREMによる対応サンプルのスナップ写真を見ると、最後に述べた平面での成長は、低構造部分で停止しているのが分かる。
図５は、他の説明的実施例のREM顕微鏡写真を示しており、図４の実施例と異なり、第一のマスクが＜１−１００＞方向に沿ったストライプとして形成されている。ここで、（０００１）平面上の成長はマスク材料（第二のマスク）の選択的成長により効果的に停止し、GaN層は｛１１−２０｝平面で更に成長している。
（第二の実施形態）
この実施形態における目的は、冷却時の熱ひずみにより、バルクIII-N層の異種基板からの自己分離を可能、好ましくは容易にし、厚い自立III-N層を製造することにある。この目的のため、本発明においては、マスク材料（第二のマスク）の選択的成長の存在によって、厚いIII-N層と基板との間の部分に構造的不安定を発生させる。
ここで、柱状及び／又は棒状中間層を、成長中の上面が基板の主表面に平行になるように成長させている間に、側面ファセットの選択的in situマスキングによってボイドが形成される。上面上において更にエピタキシャル成長が可能な厚いバルクIII/N層は、その下の構造との不安定な結合のため、容易に分離可能である。バルク層はひとりでに都合よく分離しうる。自立III-N層は、たとえば基板の残りの部分及び／又は柱状及び／又は棒状中間層を除去する手段によって、更に所望に加工することができる。自立III-N層は、片面または両面において、任意の所望の処理に供することができる。そのような処理は、たとえば、強酸（王水のようなHNO3/HClなど）などの溶媒による処理、湿式化学もしくは乾式化学エッチング、機械的研磨、化学的機械的研磨（CMP）およびアニーリング（必要に応じて少なくともアンモニアを含むガス雰囲気でのアニーリング）などからなる群から選択されるが、これらに限定されない。
本実施形態に係る方法によって、たとえば少なくとも５ｃｍの直径（もしくは例えば少なくとも５ｃｍ四方の長方形底面積など、他の構造の底面積）を有し、所望範囲の厚さ、例えば少なくとも２０μｍ、好ましくは少なくとも２００μｍ、更には少なくとも３００μｍ、好適には上記各最小値から１０００μｍまでの厚さを有する自立III-N層を実現できる。
本実施形態に係る例示的具体例について、図１および２を参照しながら説明する。サファイアのような異種基板１上に直接、あるいは（図示のように）異種基板１上に形成された第一のIII-N層（ここではエピタキシャル成長させたGaN層）２上に間接に、第一のマスク４が形成され、開口部もしくは窓4ａが設けられるようパターン化される。これは、例えば、PECVDによってSiNなどのマスク材料を形成し、当該マスク材料をフォトリソグラフィ法によってパターンニングし、続いて湿式エッチングもしくは乾式化学エッチングによって除去すべきマスク部分をエッチングすることによりなされる。マスク部分４および開口部４ａそれぞれの幅および長さは、それぞれ互いに独立に自由に調整可能であり、例えばナノメートルオーダーから数マイクロメートルまで、場合により数十もしくは数百マイクロメートルまで調節可能である。パターンが細長い構造もしくはストライプとして形成される場合、この長さは限定されない。
この構造化された基板もしくはテンプレート上に、所定量、例えば厚さ10nm〜５μｍまで（ここでは約１μｍ）、III-N（ここでは、例えばGaN）がエピタキシャル成長させられ、異なるファセットを有するIII-N構造（層）３がマスクの開口部もしくは窓４ａに形成される。ここで、GaN層３は、構造およびその露出表面がそれぞれ側方ファセット（側面）および上方ファセット（上面）によって定義されるように、開口部から出発して成長させられる（ここではMOVPEによって）。成長プロセスの間、二つの側方ファセットが三角形とならないよう、また隣接する構造が融合しないよう取り扱われる結果、形成された表面が複数のファセットを有する。この実施形態に関し、後工程において当該位置での破断及び／又は破損を容易にするために、狭い幅を有するGaN層構造３が好ましい。したがって構造３の幅は、ほぼマスク開口部の幅、典型的にはサブミクロン領域から数マイクロメートルまでの範囲にある。構造３の高さは、ほぼ同様の寸法である。構造３の長さは限定されない。
次工程において、マスクが選択的に成長させられる。このため、第一の実施形態で既に説明したように、縦方向成長速度に対し遅い横方向成長速度を有する成長方法が選択される。またシリコンがシラン（ここではSiH４）の形態で反応炉内に供給される。N（窒素）含有ガス（ここではNH3）が混合ガスに含有されるので、窒化ケイ素膜５が側方ファセットに形成され、この窒化ケイ素膜がこれらファセットを覆い、この部分における次の成長を阻止する。次のIII-N（ここではGaN）の成長の間、構造（層）６は、事実上、上面（０００１）ファセットからのみ出発して成長するが、マスキングされたファセット上方で横方向にも続いて成長する。その結果、隣接構造6同士の融合によって、バルクIII-N（ここではGaN）層が連続的に形成される（図２参照）。エピタキシャル成長は、所望のIII-N層の厚さが得られるまで続けられる。
このように形成されたIII-N層６は、先に成長させた構造３の上面に載っており、該構造３のみによって基板もしくはテンプレートと繋がっている。図示のように基板１若しくは第一のIII-N層２への移行領域において、選択的マスキング５が形成される。したがって、ボイド７は、III-N層６と基板１もしくは第一の層２との間に所期の方法で形成され、このボイドが相互連結を不安定にしている。
続く冷却時に、連結部３の位置における熱膨張係数の違いにより大きなひずみが生じ、その結果、この領域で分離が起こる。したがって、基板１もしくは第一の層２から分離したバルクIII-N層（ここではGaN層）が得られる。
III-N組成（IIIはAl, GaおよびInから選択される）に関しては、層領域２、３および６におけるAl, GaおよびInの各原子比を自由に選択できる。結晶欠陥が発生する可能性を減少させるためには、この実施形態において同一もしくは類似の組成を選択することが好ましい。
K. Tomita et al. （上記参照）により記載された方法では、反応炉外での単一マスキング工程のみが利用される。横方向に成長した層は、マスクと直接結合し、その結果自己分離が阻害される。JP2004-051415AおよびJP2004-055799Aでは、パターンニングは、別途マスクを形成することにより行わねばならず、このマスクは後のエッチング工程を必要とし、コスト高となる。この方法では、構造と構造との間の部分と同様、棒および柱の側面もマスクにより保護されていないので、この部分でも成長が可能となり、エッチングされた露出部分が再び覆われたり、層の品質を顕著に低下させる微結晶が形成されたりする。Y.Oshima et al. およびA.Usui et al.（上記参照）により記載されたTiNナノネットは、任意の方法で製造される。したがって、基板と厚いGaN層との間の構造の寸法や間隔は、事実上、制御もしくは調整不能である。したがって、この方法では選択的マスキングは不可能である。
本発明においては、S.Bohyama et al.（上記参照）により記載された方法とは異なり、エピタキシ反応炉外で第二のマスクを外部成長させ構造化する必要がなくなるので、第二のマスクを選択的に除去したり、第二のマスクをその下の構造に合わせたりする面倒で困難な作業も排除できる。したがって、本発明による方法は、コストを顕著に低下させることができる。さらに、本発明においては、パターンニングおよび構造化における自由度および設計の可能性や、構造形成の正確さが顕著に向上する。
さらに、III-N中間層３の側方ファセット上に選択的に成長させたマスク５と棒/ボイドもしくは柱/ボイドとの組み合わせによる不安定な連結構造が分離を顕著に容易にする。基板もしくは第一の層と厚いIII-N層との間の連結部の高さは、広い範囲にわたって任意に調整できる。
（第三の実施形態）
本実施形態の目的は、典型的な（０００１）III-N（ここではGaN）ウェハ上において、所望のファセット上に所期方法で半導体デバイス用の一または複数の層（後続層）を成長させることである。具体例において、量子井戸（ＱＷ）は、｛１−１００｝面で排他的に配向しているものとする。
したがって、本発明の本実施形態において、複数のファセットを有する構造から出発して、｛１−１００｝面/ファセットを除く全てのファセットが、in situで選択的にマスキングされ、同時に起こる及び／又は後続の量子井戸成長の間、｛１−１００｝面/ファセットでのみ成長が生ずる。
図３に模式的に示す実施形態もしくは変形実施形態において、第一のマスク４は異種基板１（たとえばサファイア）もしくは第一のIII-N層２上に形成されパターン化される。ここで、＜１１−２０＞方向でストライプ状開口部/窓４ａを有するストライプパターンが、マスク構造として形成される。開口部４ａの幅および長さは、必要および要望に応じて、容易に選択できる。この構造化基板上に、所定量（好適には５０nm〜５０μｍの厚さまで）のIII-N（ここではGaN）が成長するが、このときマスクの開口部４ａから出発して、縦方向の｛１−１００｝ファセット/面と上部水平方向の（０００１）ファセット/面とで画定される長方形断面をもつ構造３が形成されるように成長させる。構造３の幅および高さは、層３の厚さと同様に開口部の幅および開口部の長さの選択に応じて、サブマイクロメートルもしくはマイクロメートル領域にあるが、この寸法に限定されない。構造３の長さ（すなわち図面の平面から垂直に突出しているので図３では示されていない）は、所望に選択できる。
次工程において、横方向に比べて遅い縦方向の成長速度を有する成長法が第一の実施形態で記載したように選択され、シリコン含有化合物（シラン）が反応炉内へ供給される。これにより、基板の主表面と平行もしくは本質的に平行な水平方向（０００１）ファセット上に、窒化ケイ素膜８が形成され、この膜がこのファセットを覆い、この部分における次の成長を阻止する。別のIII-N（ここではGaInN）を成長させるとき、その構造は、事実上、側面｛１-１００｝ファセットに基づいて、横方向にのみ成長する。この方法では、GaInNからなる量子井戸もしくは量子膜９が、縦方向の側面ファセットに排他的に形成される。このような量子井戸/膜は、所期の方法で、GaN基層３上に選択的に形成された後続層に相当する。機能的半導体部品もしくはデバイスを得るため、電気接点として、後続層の対応部位をｎドープもしくはｐドープすることもできる。
部品もしくはデバイスは、所望に応じてさらに改良、処理及び／又は修正することができる。たとえば、場合によりIII-N半導体材料を含む、場合により他の半導体材料を含む、他の半導体層を形成してもよい。必要に応じて、エッチングなどの適切な手段により、第一もしくは第二のマスク材料を除去してもよい。
第二のマスクの選択的堆積による成長を制御せずに、構造化基板上に量子井戸を成長させると、表面の全てのファセット上に形成された量子井戸が得られる（B. Neubert, P. Bruckner, F.Habel, F.Scholz, T.Riemann,J.Christen, M.Beer and J.Zweck, Applied Physics Letters 87, 182111-182113(2005)参照）。量子井戸の特性はファセットが相違すると異なるので、このような構造は半導体デバイス製造には不適当である。これに対して、本発明によれば、所定種類の量子井戸を所期の方法で一又は複数の所望結晶ファセット上に成長させることができる。したがって、半導体デバイスの特性は、所期の方法で左右され、有利に調整することができる。
上記実施形態においては、基板もしくは基板上に形成された第一のIII-N層を含む基礎もしくはテンプレート上に形成されたIII-N層上に、量子井戸が形成される。しかしながら、本発明と同様の原理を用いて、量子構造もしくは他の所望のIII-N層を他の基礎構造、たとえば基板なしで構成された基礎構造、あるいは他の半導体基層で構成された基礎構造などの上に選択的に形成することができる。さらに、各層にドーパントを含有させてもよい。
（第四の実施形態）
半導体デバイス用後続層を含む各種構造は、第三の実施形態で記載した方法で、サファイア-GaNテンプレート上に製造されるが、当該構造は量子膜もしくは量子井戸（ＱＷ）が選択的に成長可能な面毎に異なり、第二のマスクを選択的に成膜することによって他の結晶面が覆われる。
III族窒化物は、強磁性結晶構造を有している。したがって、共通（０００１）面の量子井戸に圧電場が形成される。圧電場は電子とホールとを分離させ、それによってLEDやレーザなどの半導体デバイスの効率を減少させる（量子閉じ込めシュタルク効果）（上記B. Neubert et al.参照）。しかしながら、量子井戸が、このような場の方向（｛１−１００｝面もしくは技術的に関係性の低い｛１１−２０｝面）に形成されると、この効果は減少し、半導体デバイスはより効率的になる。｛１−１０１｝もしくは｛１１−２０｝面に量子井戸を設けることによって、この効果の減少が既に可能となっており、効率が若干向上する。これらの面の量子井戸は、構造３（すなわち、従来のELO法に相当する構造）のみを成長させ、その後に、たとえば低いバンドギャップを有する数nm程度の一又は複数の薄いIII-N層を成長させることにより、既に実現することができる。しかしながら、量子井戸はマスキングされていない結晶ファセットすべての上に常に成長する（すなわち、この方法では、たとえば｛１−１００｝面のみに量子井戸を得ることが不可能である）。（０００１）面の量子井戸もやはり、常に得られるからである。さらに、各成分の取り込み効率の違いに起因して、各種面における量子井戸のバンドギャップが量的に異なることが予想される。
量子井戸が配向される面以外の結晶面について、本発明に係る所期の選択的マスキングによってのみ、望まれ且つ定められた量子井戸のみを成長させることが可能になる。選択的マスキング後、所望の半導体デバイス用として基本的にすべて利用可能な後続層が成長させられる。本発明によれば、基板の主表面に平行に広がるファセット上に選択的マスキングが形成され、基板の表面と平行でない少なくとも１つのファセット上に半導体デバイス用後続層が形成される用途例が実現されることが特に効果的である。共通（０００１）面から所望面へ層を移すことによって、層の厚さもしくは組成を場合に応じて変化させることができる。これは所望により修正できる。
本発明に係る方法によって、たとえば、量子井戸のエピタキシャル層の成長を、第三の実施形態における｛１−１００｝面や、｛１−１０１｝面、｛１１−２２｝面、｛１１−２０｝面のような特異的に望まれる面上で行うことができる。
機能的半導体デバイスを得るために、電気接点として、後続層の各領域をやはりｎドープもしくはｐドープしてもよい。
第三もしくは第四の実施形態で記載した量子井戸の代わりに、半導体デバイスの特性を向上させるため、量子点もしくは量子細線を形成してもよい。このような層形成は、本発明にかかる方法で（０００１）面から他の面へ移送することもできる。
第三もしくは第四の実施形態の方法によって、GaInN-GaNへテロ構造などのようなヘテロ構造を、本質的に内部場から自由に、製造することができる。
後続層が積層される結晶面は、基板の当初の結晶面よりも小さな圧電定数を有していることが好ましい。
第三もしくは第四の実施形態にかかる方法によって、後続層のバンドギャップを、後続層の周囲の半導体のバンドギャップよりも小さくすることが可能になる。
第三の実施形態の場合と同じく、第四の実施形態も同様に本発明の範囲内での修正が可能であり、たとえば半導体デバイス用後続層を、基板もしくは基板上に形成された第一のIII-N層上に形成するのみならず、たとえば基板を伴わずあるいは他の半導体基層を備えて構成された他の基礎構造上に当該後続層を選択的に形成してもよい。
さらに、各層にはドーパントを含有させてもよい。
第三の実施形態の場合と同じく、第四の実施形態によって得られる部品もしくはデバイスを、所望により更に、改良、処理及び／又は修正してもよい。たとえば、場合によりIII-N半導体材料を含み、場合により他の半導体材料により同様に構成される、別の半導体層を形成してもよい。
本発明を、好適な実施形態、具体例および説明用図面により説明してきたが、これらの記載および図面は本発明をそれらに限定するものと解釈するべきものではない。しかしながら、当業者であれば、添付の特許請求の範囲で定義された本発明の範囲および趣旨内で修正を行えるものである。
本発明の一実施形態における層構造を模式的に示す断面図であり、エピタキシャル成長したIII-N層３が、上方ファセットおよび側方ファセットを有し、マスク材料５が当該側方ファセット上に選択的に成膜され、別のIII-N層６が当該上方ファセット上に更に成長しているものを示す。 図１に係る実施形態における進展を示す模式図であり、図１に係る複数の部分構造が、隣接して形成されており、III-N層が更に成長することによって基板表面に平行な連続バルクIII-N層６が最終的に得られ、自立III-N層として自ら分離するものを示す。 本発明の他の実施形態における層構造を模式的に示す断面図であり、図１と同様に、形成されたIII-N層３は、上方ファセットおよび側方ファセットを有するが、第一の実施形態とは異なり、マスク材料８が上方ファセット上に選択的に成膜され、別のIII-N層７が側方ファセット上に、基板表面とは非平行に、それぞれ成長可能になっているものを示す。 一実施例の走査電子顕微鏡（REM）写真であり、III-N層が（０００１）面で成長し、一方、｛１−１０１｝面上での成長はマスク材料の選択的成膜によって停止しているものを示す。 他の実施例の走査電子顕微鏡（REM）写真であり、図４の実施例と異なり、（０００１）面上での成長がマスク材料の選択的成膜により停止され、一方、III-N層は｛１１−２０｝面で成長しているものを示す。
符号の説明
1 異種基板
2 第一III-N層
3 III-N層(構造)
4 第一のマスク
4a 開口部（窓）
5 窒化ケイ素膜
6 III-N層(構造)

Claims (32)

  1. III-N層上（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）にマスク材料を形成する方法であって、
    １つより多くのファセットを含む表面を有するIII-N層を用意し、
    III-N層の成長中に前記マスク材料を全てのファセット上ではなく一又は複数のファセット上に選択的に成長させ、
    III-N層の成長を抑制するように前記マスク材料が選択されることを特徴とする方法。
  2. 前記マスク材料の成長は、III-N層の成長に使用されたものと同一の反応炉内で実施されることを特徴とする請求項１に記載の方法。
  3. 前記マスク材料の選択的成長と同時に、別のIII-N層のエピタキシャル成長が、前記マスク材料の選択的成長がなされていない少なくとも１つまたは複数、あるいは全てのファセットに対してなされることを特徴とする請求項１に記載の方法。
  4. 少なくとも一部分が覆われたIII-N層（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）をエピタキシにより成長させる方法であって、
    １つより多くのファセットを含む表面を有するIII-N層を用意し、
    （ｉ）第一のファセット型または第一のファセット群上における少なくとも１つの別のIII-N層の選択的成長と、
    （ｉｉ）第二のファセット型または第二のファセット群上におけるマスク材料の選択的成長とが、同時に進行するような成長条件の下で、
    エピタキシャル成長を実行し、
    III-N層の成長を抑制するように前記マスク材料が選択されることを特徴とする方法。
  5. 成長プロセスの少なくとも一過程において、少なくとも一のマスク材料源がエピタキシ反応炉に供給され、前記第一のファセット型またはファセット群上におけるIII-N材料系の成長速度が前記第二のファセット型またはファセット群上における成長速度よりも高くなるような成長条件下で、エピタキシャル成長が実行されることを特徴とする請求項４に記載の方法。
  6. 少なくとも一部分が覆われたIII-N層（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）をエピタキシにより成長させる方法であって、
    成長プロセスの少なくとも一過程において、横方向成長の成長速度と縦方向成長の成長速度が異なる成長条件下で、エピタキシャル成長を実行し、
    横方向成長速度と縦方向成長速度とが異なる間、少なくとも１つのマスク材料源をエピタキシ反応炉内へ供給し、
    III-N層の成長を抑制するように前記マスク材料が選択されることを特徴とする方法。
  7. 前記マスク材料は窒化物化合物または酸化物化合物を含むことを特徴とする請求項１、４、または６に記載の方法。
  8. 前記マスク材料はシリコン化合物を含むことを特徴とする請求項１、４または６に記載の方法。
  9. 前記マスク材料は、アンモニアまたはアミン、および、シランまたはクロロシランを使用して成長させられる窒化ケイ素化合物を含むことを特徴とする請求項１、４または６に記載の方法。
  10. 前記マスク材料は、NH３または(CH3)2NNH2、SilH2l+2もしくはSilClmHn（ただし、ｌは１から８までの整数、ｍ、ｎはそれぞれ、０または（２ｌ＋２）の整数）を使用して成長させられる窒化ケイ素化合物を含むことを特徴とする請求項１、４または６に記載の方法。
  11. 成長させた前記マスク材料は、前工程において、第一マスク材料のパターンが、基板、テンプレートまたは基層の上に形成され、その後、前記パターンの非マスク部分から１つより多くのファセットを備える表面を有する前記III-N層を成長させる、第二マスク材料であることを特徴とする請求項１、４または６に記載の方法。
  12. 前記III-N層は、MOVPEまたはHVPEによって成長させられることを特徴とする請求項１、４または６に記載の方法。
  13. 自立III-N層（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）の製造方法であって、
    請求項１、４または６に記載の方法のいずれか１つを行って、基板、テンプレートまたは基層上に選択的にマスキングされたIII-N層と、更に別のIII-N層とを形成するものであり、
    III-N層の成長中に、前記別のIII-N層と、基板、テンプレートまたは基層との間の領域に選択的マスキングを形成し、
    前記別のIII-N層を、基板、テンプレートまたは基層から分離させて、自立III-N層を提供することを特徴とする方法。
  14. 前記選択的マスキングにより前記基板と前記別のIII-N層との間にボイドが形成される、および／または前記別のIII-N層が前記基板、テンプレートまたは基層から自己分離可能であることを特徴とする請求項１３に記載の方法。
  15. 前記別のIII-N層は、間隔を置いて配置された棒状部または柱状部を介して、前記基板、テンプレートまたは基層に接続されていることを特徴とする請求項１３に記載の方法。
  16. 前記選択的マスキングは、前記基板、テンプレート、もしくは基層の主表面に平行でない一または複数のファセットの上に形成されることを特徴とする請求項１３に記載の方法。
  17. 前記別のIII-N層は、エピタキシャル成長により所望の厚さを有するように形成され、該エピタキシャル成長はMOVPEまたたはHVPEであることを特徴とする請求項１３に記載の方法。
  18. 請求項１３に記載の方法により得られることを特徴とする自立III-Nウエハ。
  19. III-N材料（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくと
    も一元素を示す）を含むデバイスを製造する方法であって、
    形成されたマルチファセットIII-N層の少なくとも１つのファセット上に選択的マスキ
    ングが形成されるように、基板、テンプレートまたは基層上に選択的にマスキングされたIII-N層を形成するために、請求項1、４または６に記載の方法のいずれか１つを実施する工程と、
    少なくとも１つのマスキングされていないファセット上にデバイス用の少なくとも一層を形成する工程とを含むことを特徴とする方法。
  20. 前記選択的マスキングは、前記基板、テンプレートもしくは基層の主表面と平行に広がるファセット上に形成され、前記基板、テンプレートもしくは基層の主表面と平行でない、少なくとも１つのファセット上に、前記デバイス用の少なくとも一層が形成されることを特徴とする請求項１９に記載の方法。
  21. 前記デバイス用の少なくとも一層が量子構造を備えることを特徴とする請求項１９に記載の方法。
  22. 前記デバイス用の少なくとも一層がエピタキシャル成長により形成され、該エピタキシャル成長はMOVPEまたはHVPEであることを特徴とする請求項１９に記載の方法。
  23. 請求項１９に記載の方法で得られることを特徴とする電子または光電子デバイス。
  24. III-N層（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）を有する半導体デバイスであって、
    異なる第一ファセット型と第二ファセット型、または異なる第一ファセット群と第二ファセット群を備える、マルチファセットのエピタキシャルIII-N層と、
    マスク材料層を前記第二ファセット型または第二ファセット群上に選択的に成長させる間、III-N層のエピタキシャル成長中に前記第一ファセット型または第一ファセット群上に選択的にエピタキシャル成長させた少なくとも１つの別のIII-N層とを備えていることを特徴とする半導体デバイス。
  25. 前記マスク材料層は、前記マルチファセットのエピタキシャルIII-N層下面の主表面と平行に広がる第二ファセット型上に成長させ、
    前記別のIII-N層は、前記マルチファセットのエピタキシャルIII-N層下面の主表面と平行でない、少なくとも１つの第一ファセット型または第一ファセット群上にエピタキシャル成長させたことを特徴とする請求項２４に記載の半導体デバイス。
  26. 前記マスク材料層は前記別のIII-N層のエピタキシャル成長後に除去され、
    そのマスク材料層の除去後に、少なくとも一の半導体層が、前記第二ファセット型または第二ファセット群上に、随意形成されたことを特徴とする請求項２４に記載の半導体デバイス。
  27. 前記第一ファセット型もしくは第一ファセット群上に選択的にエピタキシャル成長させた少なくとも１つの別のIII-N層内のバンドギャップは、他の半導体層または半導体デバイスにおける他のIII-N層のバンドギャップよりも小さいことを特徴とする請求項２４に記載の方法。
  28. 少なくとも１つの前記第一ファセット型上でエピタキシャル成長させた前記別のIII-N層における結晶面は、前記マルチファセットのエピタキシャル成長III-N層が形成された基板、テンプレートまたは基層における当初の結晶面よりも、小さな圧電定数を有することを特徴とする請求項２４に記載の半導体デバイス。
  29. III-N層（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）を有する半導体デバイスであって、
    請求項１９に記載の方法によって製造され、
    異なる第一ファセット型と第二ファセット型、または異なる第一ファセット群と第二ファセット群を備える、マルチファセットのエピタキシャルIII-N層と、
    （０００１）ファセットである第二ファセット型と、
    必ずしも前記第二（０００１）ファセット型上ではなく、前記第一ファセット型または第一ファセット群上に、選択的にエピタキシャル成長させた少なくとも１つのIII-N量子構造と、を備えることを特徴とする半導体デバイス。
  30. 一または複数の半導体層もしくはIII-N層は、前記III-N量子構造の少なくとも１つの下方および／または上方に位置する第一ファセット型または第一ファセット群上に形成されることを特徴とする請求項２９に記載の半導体デバイス。
  31. 前記第一ファセット型または第一ファセット群は、
    ｛１−１００｝面と、
    ｛１−１０１｝面と、
    ｛１１−２０｝面と、
    ｛１１−２２｝面と、からなる群より選択される１つの面に位置することを特徴とする請求項２４に記載の半導体デバイス。
  32. ドープされた半導体層もしくはIII-N層を備えることを特徴とする請求項２４または２９に記載の半導体デバイス。
JP2006344915A 2005-12-22 2006-12-21 Ｉｉｉ−ｎ層の選択的マスキング方法、自立ｉｉｉ−ｎ層もしくはデバイスの製造方法、および当該方法により得られる製品 Active JP5010908B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US75236005P 2005-12-22 2005-12-22
US60/752,360 2005-12-22

Publications (2)

Publication Number Publication Date
JP2007243152A JP2007243152A (ja) 2007-09-20
JP5010908B2 true JP5010908B2 (ja) 2012-08-29

Family

ID=37845181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006344915A Active JP5010908B2 (ja) 2005-12-22 2006-12-21 Ｉｉｉ−ｎ層の選択的マスキング方法、自立ｉｉｉ−ｎ層もしくはデバイスの製造方法、および当該方法により得られる製品

Country Status (7)

Country Link
US (1) US7727332B2 (ja)
EP (2) EP1801855B1 (ja)
JP (1) JP5010908B2 (ja)
CN (1) CN1988113B (ja)
DE (1) DE602006004834D1 (ja)
PL (1) PL1801855T3 (ja)
TW (1) TWI411711B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8268250B2 (en) 2003-10-22 2012-09-18 Murata Manufacturing Co., Ltd. Proton acceptance type sensor, hydrogen gas sensor and acid sensor

Families Citing this family (260)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008143166A1 (ja) 2007-05-17 2008-11-27 Mitsubishi Chemical Corporation Ｉｉｉ族窒化物半導体結晶の製造方法、ｉｉｉ族窒化物半導体基板および半導体発光デバイス
KR100889956B1 (ko) * 2007-09-27 2009-03-20 서울옵토디바이스주식회사 교류용 발광다이오드
US20090309127A1 (en) * 2008-06-13 2009-12-17 Soraa, Inc. Selective area epitaxy growth method and structure
US8847249B2 (en) 2008-06-16 2014-09-30 Soraa, Inc. Solid-state optical device having enhanced indium content in active regions
US20100006873A1 (en) * 2008-06-25 2010-01-14 Soraa, Inc. HIGHLY POLARIZED WHITE LIGHT SOURCE BY COMBINING BLUE LED ON SEMIPOLAR OR NONPOLAR GaN WITH YELLOW LED ON SEMIPOLAR OR NONPOLAR GaN
US8143148B1 (en) 2008-07-14 2012-03-27 Soraa, Inc. Self-aligned multi-dielectric-layer lift off process for laser diode stripes
US8805134B1 (en) 2012-02-17 2014-08-12 Soraa Laser Diode, Inc. Methods and apparatus for photonic integration in non-polar and semi-polar oriented wave-guided optical devices
US8259769B1 (en) 2008-07-14 2012-09-04 Soraa, Inc. Integrated total internal reflectors for high-gain laser diodes with high quality cleaved facets on nonpolar/semipolar GaN substrates
US8284810B1 (en) 2008-08-04 2012-10-09 Soraa, Inc. Solid state laser device using a selected crystal orientation in non-polar or semi-polar GaN containing materials and methods
US8124996B2 (en) 2008-08-04 2012-02-28 Soraa, Inc. White light devices using non-polar or semipolar gallium containing materials and phosphors
KR101040462B1 (ko) 2008-12-04 2011-06-09 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US8252662B1 (en) 2009-03-28 2012-08-28 Soraa, Inc. Method and structure for manufacture of light emitting diode devices using bulk GaN
US8254425B1 (en) 2009-04-17 2012-08-28 Soraa, Inc. Optical device structure using GaN substrates and growth structures for laser applications
US8634442B1 (en) 2009-04-13 2014-01-21 Soraa Laser Diode, Inc. Optical device structure using GaN substrates for laser applications
US8242522B1 (en) 2009-05-12 2012-08-14 Soraa, Inc. Optical device structure using non-polar GaN substrates and growth structures for laser applications in 481 nm
WO2010120819A1 (en) * 2009-04-13 2010-10-21 Kaai, Inc. Optical device structure using gan substrates for laser applications
US8294179B1 (en) 2009-04-17 2012-10-23 Soraa, Inc. Optical device structure using GaN substrates and growth structures for laser applications
US8837545B2 (en) 2009-04-13 2014-09-16 Soraa Laser Diode, Inc. Optical device structure using GaN substrates and growth structures for laser applications
US8416825B1 (en) 2009-04-17 2013-04-09 Soraa, Inc. Optical device structure using GaN substrates and growth structure for laser applications
US8427590B2 (en) 2009-05-29 2013-04-23 Soraa, Inc. Laser based display method and system
US8247887B1 (en) 2009-05-29 2012-08-21 Soraa, Inc. Method and surface morphology of non-polar gallium nitride containing substrates
US9800017B1 (en) 2009-05-29 2017-10-24 Soraa Laser Diode, Inc. Laser device and method for a vehicle
US8509275B1 (en) 2009-05-29 2013-08-13 Soraa, Inc. Gallium nitride based laser dazzling device and method
US10108079B2 (en) 2009-05-29 2018-10-23 Soraa Laser Diode, Inc. Laser light source for a vehicle
US9250044B1 (en) 2009-05-29 2016-02-02 Soraa Laser Diode, Inc. Gallium and nitrogen containing laser diode dazzling devices and methods of use
US9829780B2 (en) 2009-05-29 2017-11-28 Soraa Laser Diode, Inc. Laser light source for a vehicle
WO2010147357A2 (ko) * 2009-06-15 2010-12-23 전자부품연구원 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
US9029866B2 (en) * 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
US9064947B2 (en) 2009-08-04 2015-06-23 Gan Systems Inc. Island matrixed gallium nitride microwave and power switching transistors
US8314429B1 (en) 2009-09-14 2012-11-20 Soraa, Inc. Multi color active regions for white light emitting diode
US8355418B2 (en) 2009-09-17 2013-01-15 Soraa, Inc. Growth structures and method for forming laser diodes on {20-21} or off cut gallium and nitrogen containing substrates
US8750342B1 (en) 2011-09-09 2014-06-10 Soraa Laser Diode, Inc. Laser diodes with scribe structures
US9293644B2 (en) 2009-09-18 2016-03-22 Soraa, Inc. Power light emitting diode and method with uniform current density operation
DE112010003700T5 (de) 2009-09-18 2013-02-28 Soraa, Inc. Power-leuchtdiode und verfahren mit stromdichtebetrieb
US8933644B2 (en) 2009-09-18 2015-01-13 Soraa, Inc. LED lamps with improved quality of light
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
JP5458874B2 (ja) * 2009-12-25 2014-04-02 日亜化学工業株式会社 窒化物半導体の成長方法
US10147850B1 (en) 2010-02-03 2018-12-04 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US8905588B2 (en) 2010-02-03 2014-12-09 Sorra, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US9927611B2 (en) 2010-03-29 2018-03-27 Soraa Laser Diode, Inc. Wearable laser based display method and system
US8791508B2 (en) 2010-04-13 2014-07-29 Gan Systems Inc. High density gallium nitride devices using island topology
US8451876B1 (en) 2010-05-17 2013-05-28 Soraa, Inc. Method and system for providing bidirectional light sources with broad spectrum
US8816319B1 (en) 2010-11-05 2014-08-26 Soraa Laser Diode, Inc. Method of strain engineering and related optical device using a gallium and nitrogen containing active region
US8975615B2 (en) 2010-11-09 2015-03-10 Soraa Laser Diode, Inc. Method of fabricating optical devices using laser treatment of contact regions of gallium and nitrogen containing material
US9048170B2 (en) 2010-11-09 2015-06-02 Soraa Laser Diode, Inc. Method of fabricating optical devices using laser treatment
US8674393B2 (en) 2010-12-21 2014-03-18 Industrial Technology Research Institute Substrate structure and fabrication thereof, and light emitting diode devices fabricated from the same
US9025635B2 (en) 2011-01-24 2015-05-05 Soraa Laser Diode, Inc. Laser package having multiple emitters configured on a support member
US9318875B1 (en) 2011-01-24 2016-04-19 Soraa Laser Diode, Inc. Color converting element for laser diode
US9595813B2 (en) 2011-01-24 2017-03-14 Soraa Laser Diode, Inc. Laser package having multiple emitters configured on a substrate member
US9093820B1 (en) 2011-01-25 2015-07-28 Soraa Laser Diode, Inc. Method and structure for laser devices using optical blocking regions
US9236530B2 (en) 2011-04-01 2016-01-12 Soraa, Inc. Miscut bulk substrates
US9287684B2 (en) 2011-04-04 2016-03-15 Soraa Laser Diode, Inc. Laser package having multiple emitters with color wheel
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9646827B1 (en) 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen
US8971370B1 (en) 2011-10-13 2015-03-03 Soraa Laser Diode, Inc. Laser devices using a semipolar plane
CN102427101B (zh) * 2011-11-30 2014-05-07 李园 半导体结构及其形成方法
US9020003B1 (en) 2012-03-14 2015-04-28 Soraa Laser Diode, Inc. Group III-nitride laser diode grown on a semi-polar orientation of gallium and nitrogen containing substrates
US9800016B1 (en) 2012-04-05 2017-10-24 Soraa Laser Diode, Inc. Facet on a gallium and nitrogen containing laser diode
US9343871B1 (en) 2012-04-05 2016-05-17 Soraa Laser Diode, Inc. Facet on a gallium and nitrogen containing laser diode
US10559939B1 (en) 2012-04-05 2020-02-11 Soraa Laser Diode, Inc. Facet on a gallium and nitrogen containing laser diode
US8971368B1 (en) 2012-08-16 2015-03-03 Soraa Laser Diode, Inc. Laser devices having a gallium and nitrogen containing semipolar surface orientation
KR101504731B1 (ko) * 2012-11-30 2015-03-23 주식회사 소프트에피 3족 질화물 반도체 적층체
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9166372B1 (en) 2013-06-28 2015-10-20 Soraa Laser Diode, Inc. Gallium nitride containing laser device configured on a patterned substrate
US9362715B2 (en) 2014-02-10 2016-06-07 Soraa Laser Diode, Inc Method for manufacturing gallium and nitrogen bearing laser devices with improved usage of substrate material
US9379525B2 (en) 2014-02-10 2016-06-28 Soraa Laser Diode, Inc. Manufacturable laser diode
US9520695B2 (en) 2013-10-18 2016-12-13 Soraa Laser Diode, Inc. Gallium and nitrogen containing laser device having confinement region
US9368939B2 (en) 2013-10-18 2016-06-14 Soraa Laser Diode, Inc. Manufacturable laser diode formed on C-plane gallium and nitrogen material
US9209596B1 (en) 2014-02-07 2015-12-08 Soraa Laser Diode, Inc. Manufacturing a laser diode device from a plurality of gallium and nitrogen containing substrates
US9871350B2 (en) 2014-02-10 2018-01-16 Soraa Laser Diode, Inc. Manufacturable RGB laser diode source
US9520697B2 (en) 2014-02-10 2016-12-13 Soraa Laser Diode, Inc. Manufacturable multi-emitter laser diode
US9564736B1 (en) 2014-06-26 2017-02-07 Soraa Laser Diode, Inc. Epitaxial growth of p-type cladding regions using nitrogen gas for a gallium and nitrogen containing laser diode
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9246311B1 (en) 2014-11-06 2016-01-26 Soraa Laser Diode, Inc. Method of manufacture for an ultraviolet laser diode
US9666677B1 (en) 2014-12-23 2017-05-30 Soraa Laser Diode, Inc. Manufacturable thin film gallium and nitrogen containing devices
US9653642B1 (en) 2014-12-23 2017-05-16 Soraa Laser Diode, Inc. Manufacturable RGB display based on thin film gallium and nitrogen containing light emitting diodes
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10222294B2 (en) * 2015-03-31 2019-03-05 Mellanox Technologies Silicon Photonics Inc. Wafer level testing of optical devices
US11437775B2 (en) 2015-08-19 2022-09-06 Kyocera Sld Laser, Inc. Integrated light source using a laser diode
US10879673B2 (en) 2015-08-19 2020-12-29 Soraa Laser Diode, Inc. Integrated white light source using a laser diode and a phosphor in a surface mount device package
US10938182B2 (en) 2015-08-19 2021-03-02 Soraa Laser Diode, Inc. Specialized integrated light source using a laser diode
US11437774B2 (en) 2015-08-19 2022-09-06 Kyocera Sld Laser, Inc. High-luminous flux laser-based white light source
US9787963B2 (en) 2015-10-08 2017-10-10 Soraa Laser Diode, Inc. Laser lighting having selective resolution
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10771155B2 (en) 2017-09-28 2020-09-08 Soraa Laser Diode, Inc. Intelligent visible light with a gallium and nitrogen containing laser source
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
CN111316417B (zh) 2017-11-27 2023-12-22 阿斯莫Ip控股公司 与批式炉偕同使用的用于储存晶圆匣的储存装置
WO2019103610A1 (en) 2017-11-27 2019-05-31 Asm Ip Holding B.V. Apparatus including a clean mini environment
US10222474B1 (en) 2017-12-13 2019-03-05 Soraa Laser Diode, Inc. Lidar systems including a gallium and nitrogen containing laser light source
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US10551728B1 (en) 2018-04-10 2020-02-04 Soraa Laser Diode, Inc. Structured phosphors for dynamic lighting
US10593757B2 (en) 2018-04-25 2020-03-17 Globalfoundries Inc. Integrated circuits having converted self-aligned epitaxial etch stop
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
CN112292477A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
CN109585269B (zh) * 2018-11-09 2020-06-26 北京大学 一种利用二维晶体过渡层制备半导体单晶衬底的方法
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
US11421843B2 (en) 2018-12-21 2022-08-23 Kyocera Sld Laser, Inc. Fiber-delivered laser-induced dynamic light system
US11239637B2 (en) 2018-12-21 2022-02-01 Kyocera Sld Laser, Inc. Fiber delivered laser induced white light system
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
US11884202B2 (en) 2019-01-18 2024-01-30 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system
US12000552B2 (en) 2019-01-18 2024-06-04 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system for a vehicle
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
US10903623B2 (en) 2019-05-14 2021-01-26 Soraa Laser Diode, Inc. Method and structure for manufacturable large area gallium and nitrogen containing substrate
US11228158B2 (en) 2019-05-14 2022-01-18 Kyocera Sld Laser, Inc. Manufacturable laser diodes on a large area gallium and nitrogen containing substrate
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
JP2021097227A (ja) 2019-12-17 2021-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム層および窒化バナジウム層を含む構造体を形成する方法
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
US11551912B2 (en) 2020-01-20 2023-01-10 Asm Ip Holding B.V. Method of forming thin film and method of modifying surface of thin film
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL166156C (nl) * 1971-05-22 1981-06-15 Philips Nv Halfgeleiderinrichting bevattende ten minste een op een halfgeleidersubstraatlichaam aangebrachte halfge- leiderlaag met ten minste een isolatiezone, welke een in de halfgeleiderlaag verzonken isolatielaag uit door plaatselijke thermische oxydatie van het half- geleidermateriaal van de halfgeleiderlaag gevormd isolerend materiaal bevat en een werkwijze voor het vervaardigen daarvan.
FR2667197B1 (fr) * 1990-09-20 1993-12-24 Rosette Azoulay Procede d'epitaxie selective et de gravure de materiau iii-v ou ii-vi dans un meme bati de croissance omcvd.
JP2789861B2 (ja) * 1991-07-23 1998-08-27 日本電気株式会社 有機金属分子線エピタキシャル成長方法
JPH0983017A (ja) * 1995-09-08 1997-03-28 Sumitomo Electric Ind Ltd エピタキシャルウェハおよびその製造方法
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
US7118929B2 (en) 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
US6580098B1 (en) * 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
JP3906654B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
JP2002270516A (ja) * 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
US6630692B2 (en) * 2001-05-29 2003-10-07 Lumileds Lighting U.S., Llc III-Nitride light emitting devices with low driving voltage
US7211833B2 (en) * 2001-07-23 2007-05-01 Cree, Inc. Light emitting diodes including barrier layers/sublayers
US6740906B2 (en) * 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
US7303630B2 (en) * 2003-11-05 2007-12-04 Sumitomo Electric Industries, Ltd. Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate
JP4115187B2 (ja) 2002-07-19 2008-07-09 豊田合成株式会社 半導体結晶の製造方法及びｉｉｉ族窒化物系化合物半導体発光素子
JP4201541B2 (ja) * 2002-07-19 2008-12-24 豊田合成株式会社 半導体結晶の製造方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP2004273661A (ja) * 2003-03-07 2004-09-30 Sumitomo Chem Co Ltd 窒化ガリウム単結晶基板の製造方法
JP2005277374A (ja) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
US7776636B2 (en) * 2005-04-25 2010-08-17 Cao Group, Inc. Method for significant reduction of dislocations for a very high A1 composition A1GaN layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8268250B2 (en) 2003-10-22 2012-09-18 Murata Manufacturing Co., Ltd. Proton acceptance type sensor, hydrogen gas sensor and acid sensor

Also Published As

Publication number Publication date
DE602006004834D1 (de) 2009-03-05
CN1988113B (zh) 2011-07-13
TWI411711B (zh) 2013-10-11
US20070163490A1 (en) 2007-07-19
EP1801855A1 (en) 2007-06-27
EP1801855B1 (en) 2009-01-14
EP1965416A3 (en) 2009-04-29
US7727332B2 (en) 2010-06-01
JP2007243152A (ja) 2007-09-20
EP1965416A2 (en) 2008-09-03
PL1801855T3 (pl) 2009-06-30
CN1988113A (zh) 2007-06-27
TW200801255A (en) 2008-01-01

Similar Documents

Publication Publication Date Title
JP5010908B2 (ja) Ｉｉｉ−ｎ層の選択的マスキング方法、自立ｉｉｉ−ｎ層もしくはデバイスの製造方法、および当該方法により得られる製品
US9947831B2 (en) Light emitting diode device having III-nitride nanowires, a shell layer and a continuous layer
KR100401898B1 (ko) 결정 성장용 기판 및 이를 이용한 기판 제조방법
KR101409112B1 (ko) 반도체 장치 및 그 제조 방법
JP3139445B2 (ja) ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
KR100629558B1 (ko) ＧａＮ단결정기판 및 그 제조방법
JP3153153B2 (ja) 窒化ガリウム系半導体レーザおよびその製造方法
JP5065625B2 (ja) ＧａＮ単結晶基板の製造方法
EP2136390A2 (en) Production of semiconductor material and devices using oblique angle etched templates
JP2013035711A (ja) 六角棒状ＧａＮ系半導体結晶およびその製造方法
JP3934320B2 (ja) ＧａＮ系半導体素子とその製造方法
GB2470097A (en) Epitaxial overgrowth
JP5056272B2 (ja) 窒化ガリウム系半導体面発光素子、および窒化ガリウム系半導体面発光素子を作製する方法
JP2004335635A (ja) 微傾斜基板を用いた窒化物半導体薄膜素子及びその素子の製造方法
JP4158760B2 (ja) ＧａＮ系半導体膜およびその製造方法
JP2006108440A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120604

R150 Certificate of patent or registration of utility model

Ref document number: 5010908

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250