JP2010118616A - 半導体基板の製造方法、半導体基板 - Google Patents
半導体基板の製造方法、半導体基板 Download PDFInfo
- Publication number
- JP2010118616A JP2010118616A JP2008292419A JP2008292419A JP2010118616A JP 2010118616 A JP2010118616 A JP 2010118616A JP 2008292419 A JP2008292419 A JP 2008292419A JP 2008292419 A JP2008292419 A JP 2008292419A JP 2010118616 A JP2010118616 A JP 2010118616A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- silicon wafer
- manufacturing
- epitaxial layer
- miller index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Weting (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】シリコン層又はシリコン基板上に、欠陥密度が低く高品質なエピタキシャル層を、少ない工程で低コストに形成することが可能な半導体基板の製造方法を提供する。
【解決手段】シリコンウエーハ11の一面11aに対して、ウエットエッチング法によって異方性エッチングを行う。シリコンウエーハ11の一面11aに対して、異方性エッチングを行うと、シリコンウエーハ11の一面11aに微細な凹凸12が形成される。この微細な凹凸12は、例えば(111)面からなる傾斜面12a,12bで構成された溝14が、周期的に多数形成されたものであればよい。
【選択図】図2
【解決手段】シリコンウエーハ11の一面11aに対して、ウエットエッチング法によって異方性エッチングを行う。シリコンウエーハ11の一面11aに対して、異方性エッチングを行うと、シリコンウエーハ11の一面11aに微細な凹凸12が形成される。この微細な凹凸12は、例えば(111)面からなる傾斜面12a,12bで構成された溝14が、周期的に多数形成されたものであればよい。
【選択図】図2
Description
本発明は、半導体基板の製造方法、および半導体基板に関する。
パワーデバイス用のワイドバンドギャップ半導体として、例えば、炭化ケイ素(SiC)が知られている。炭化ケイ素には六方晶(4H−SiC、6H−SiCなど)、立方晶(3C−SiC)といった結晶多形が存在しているが、六方晶の炭化ケイ素においては、4H−SiC単結晶基板、6H−SiC単結晶基板が開発され半導体装置の開発に使用されている。ところが、炭化ケイ素単結晶基板は高コストでウエハの大口径化が難しいという問題もある。こうした炭化ケイ素膜を用いた半導体装置を低コストで製造するために、安価なシリコン単結晶基板(シリコンウエーハ)の上に立方晶の炭化ケイ素膜をエピタキシャル成長させることが検討されている。
しかしながら、シリコン単結晶基板の上に直接炭化ケイ素膜を形成すると、その界面で結晶欠陥、例えば転移欠陥が生じやすい。これは、シリコン単結晶の格子定数が0.543nmであるのに対して、立方晶炭化ケイ素の格子定数が0.435nmと、その値が約20%も異なっているためである。転移欠陥が生じた半導体基板は、空乏層でリークが発生しやすい。
シリコン単結晶基板の上に、転移欠陥の少ない炭化ケイ素膜を得る方法として、例えば特許文献1には、シリコン単結晶基板の一面にフォトリソグラフィーによって起伏形状を形成した後、炭化ケイ素膜を成膜する方法が記載されている。こうした起伏形状を形成することによって、炭化ケイ素膜に転移欠陥が伝播するのを防止できるとされる。
特開2004−189598号公報
シリコン単結晶基板上に形成した炭化ケイ素膜に欠陥が伝播するのを防止するためには、上述したような起伏形状はできるたけ微細化されているのが好ましい。しかしながら、従来のように、フォトリソグラフィーによってシリコン単結晶基板の上に起伏形状を形成する方法では、起伏形状の微細化に限界があった。また、フォトリソグラフィーによって起伏形状を形成するには、レジスト層の形成、露光、現像など多くの工程が必要となり、工程数の増加による製造効率の低下、製造コストの上昇を招く。
本発明にかかるいくつかの態様は、上記事情に鑑みてなされたものであり、シリコン層又はシリコン基板上に、欠陥密度が低く高品質なエピタキシャル層を、少ない工程で低コストに形成することが可能な半導体基板の製造方法を提供する。
また、シリコン単結晶基板上に、結晶欠陥の少ないエピタキシャル層を形成した半導体基板を提供する。
また、シリコン単結晶基板上に、結晶欠陥の少ないエピタキシャル層を形成した半導体基板を提供する。
上記課題を解決するために、本発明のいくつかの態様は次のような半導体基板の製造方法、および半導体基板を提供した。
すなわち、本発明の半導体基板の製造方法は、第1面がミラー指数(110)で表される結晶面であるシリコンウエーハの、前記第1面にエッチングを行い、第2面を形成する工程と、前記第2面上にエピタキシャル層を形成する工程と、を有し、前記エッチングは、異方性エッチング液を用いたウエットエッチングであり、前記第2面は、所定の角度で傾斜した複数の傾斜面からなる凹凸を有する面であることを特徴とする。
すなわち、本発明の半導体基板の製造方法は、第1面がミラー指数(110)で表される結晶面であるシリコンウエーハの、前記第1面にエッチングを行い、第2面を形成する工程と、前記第2面上にエピタキシャル層を形成する工程と、を有し、前記エッチングは、異方性エッチング液を用いたウエットエッチングであり、前記第2面は、所定の角度で傾斜した複数の傾斜面からなる凹凸を有する面であることを特徴とする。
このような構成によれば、エピタキシャル層を形成する際に、エピタキシャル層に生じた面欠陥は、シリコンウエーハの一面に形成した凹凸によって、エピタキシャル層表面に伝播することが抑制される。これにより、面欠陥の少ない優れた結晶構造のエピタキシャル層を備えた半導体基板を得ることができる。そして、シリコンウエーハの一面に、エピタキシャル層表面への面欠陥の伝播を抑制する凹凸を形成する際に、シリコンウエーハの一面に異方性エッチング液を用いてウエットエッチングを行うだけでよい。このため、従来のように、シリコンウエーハの一面に、溝などの凹凸を形成する際に行われていたフォトリソグラフィーによる諸工程、即ち、レジスト層の形成、現像、露光など多くの工程を経ずとも、ウエットエッチング工程を経るだけで、シリコンウエーハの一面に微細な凹凸12を形成する事が可能になる。よって、少ない工程で、短時間に、かつ低コストで面欠陥の少ない優れた結晶構造のエピタキシャル層を備えた半導体基板を得ることができる。
前記異方性エッチング液は、ミラー指数(100)で表される結晶面に対してのエッチングレートが、前記ミラー指数(110)で表される結晶面に対してのエッチングレートよりも大きく、かつ、ミラー指数(111)で表される結晶面に対してのエッチングレートが、前記ミラー指数(110)で表される結晶面に対してのエッチングレートよりも小さいことが好ましい。
これにより、(110)面に対して、(100)面や(111)面からなる凹凸をウエットエッチングにより形成できる。
これにより、(110)面に対して、(100)面や(111)面からなる凹凸をウエットエッチングにより形成できる。
前記異方性エッチング液は、水酸化テトラメチルアンモニウム、水酸化カリウム、水酸化ナトリウム、水酸化アンモニウム、水酸化ルビジウム、エチレンジアミンピロカテコールのうち、少なくとも1種を含む溶液であることが好ましい。
これによって、シリコンウエーハの一面に対して、短時間で凹凸を形成することができる。
これによって、シリコンウエーハの一面に対して、短時間で凹凸を形成することができる。
前記複数の傾斜面は、前記シリコンウエーハの厚み方向に沿った断面において、周期的な三角形の溝を形成したものであることが好ましい。
これによって、エピタキシャル層に生じた面欠陥が伝播する事を効果的に抑制することができる。
これによって、エピタキシャル層に生じた面欠陥が伝播する事を効果的に抑制することができる。
前記複数の傾斜面は、ミラー指数(100)で表される結晶面、またはミラー指数(111)で表される結晶面を含むことが好ましい。
これによって、(110)面であるシリコンウエーハの一面に形成した、エピタキシャル層に生じた面欠陥が伝播するのを効果的に抑制することが可能な凹凸を得ることができる。
これによって、(110)面であるシリコンウエーハの一面に形成した、エピタキシャル層に生じた面欠陥が伝播するのを効果的に抑制することが可能な凹凸を得ることができる。
前記エピタキシャル層は、立方晶の炭化ケイ素、または立方晶の窒化ガリウムからなることが好ましい。
これによって、面欠陥が少なく、かつ、パワーデバイス用のワイドバンドギャップ半導体として好適な半導体基板を得ることができる。
これによって、面欠陥が少なく、かつ、パワーデバイス用のワイドバンドギャップ半導体として好適な半導体基板を得ることができる。
本発明の半導体基板は、前記半導体基板の製造方法によって製造されたことを特徴とする。
本発明の半導体基板によれば、面欠陥の少ない優れた結晶構造を持つエピタキシャル層を有する半導体基板を実現できる。
本発明の半導体基板によれば、面欠陥の少ない優れた結晶構造を持つエピタキシャル層を有する半導体基板を実現できる。
本発明の半導体基板の製造方法、および半導体基板の最良の形態について説明する。なお、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
図1は、本発明の半導体基板の実施形態の一例を示す断面図である。
本発明の半導体基板10は、シリコンウエーハ(シリコン単結晶基板)11と、このシリコンウエーハ11の一面11aに形成されたエピタキシャル層13とを備えている。そして、シリコンウエーハ11の一面11aには、複数の傾斜面12a,12bが所定の角度で接続されてなる、微細な凹凸12が形成されている。
本発明の半導体基板10は、シリコンウエーハ(シリコン単結晶基板)11と、このシリコンウエーハ11の一面11aに形成されたエピタキシャル層13とを備えている。そして、シリコンウエーハ11の一面11aには、複数の傾斜面12a,12bが所定の角度で接続されてなる、微細な凹凸12が形成されている。
シリコンウエーハ11は、例えば、CZ法(チョクラルスキー法)により引上げられたシリコン単結晶インゴットをスライス、研磨して形成する。このシリコンウエーハ11の一面11aはミラー指数(110)で表される結晶面(以下、単に(110)面と略記する)を成している。そして、この一面11aに形成される凹凸12は、例えば、シリコンウエーハ11の厚み方向に沿った断面において、2つの傾斜面12a,12bが接続された断面三角形の溝14が周期的に多数形成されたものであればよい。
溝14を成す2つの傾斜面12a,12bは、例えば、ミラー指数(111)で表される結晶面(以下、単に(111)面と略記する)であればよい。単結晶シリコンにおいて(110)面と(111)面とが成す角度θ1は「35.3°」であるので、溝14を成す2つの傾斜面12a,12bが(111)面である場合、溝14の底部において対向する(111)面同士が成す角度θ2は「109.4°」となる。
エピタキシャル層13は、上述した微細な凹凸12を覆うようにエピタキシャル成長させた半導体膜である。エピタキシャル層13は、例えば、立方晶の炭化ケイ素(3C−SiC)から構成されていれば良い。立方晶の炭化ケイ素は、バンドギャップ値が2.2eV以上と広く、熱伝導率や、絶縁破壊電界が高いため、パワーデバイス用のワイドバンドギャップ半導体として好適である。またエピタキシャル層13を立方晶の窒化ガリウム(GaN)から構成することも好ましい。
このような構成の半導体基板10は、(110)面となるシリコンウエーハ11の一面11aに微細な凹凸12が形成され、この微細な凹凸12は、例えば(111)面の傾斜面12a,12bから構成された溝14を多数形成したものである。これにより、エピタキシャル層13を形成(成長)させる際に、エピタキシャル層に生じた面欠陥は、互いに鏡面対象となるような面欠陥の会合消滅機構によりエピタキシャル層途中で消滅する。
これにより、エピタキシャル層に生じた面欠陥は、微細な凹凸12によってエピタキシャル層13の途中で消滅し、表面に伝播することが抑制され、面欠陥の少ない優れた結晶構造を持つエピタキシャル層13を有する半導体基板10を実現できる。
なお、微細な凹凸12を成す傾斜面12a,12bは、(111)面以外にも、例えば、(100)面であってもよい。また、傾斜面12a,12bは、シリコンウエーハ11の一面11aに形成されるエピタキシャル層13に向かって、面欠陥が伝播することを抑制可能な角度を持つ面であれば、(111)面や(100)面以外の結晶面であってもよい。
また、シリコンウエーハ11の一面11aには、オフ角を形成されていることも好ましい。こうしたオフ角は、(110)面から特定の結晶面方向へ所定の角度だけ大きい、または小さい角度にシリコンウエーハ11の一面11aを傾斜させておくものである。オフ角を形成したシリコンウエーハ11の一面11aに微細な凹凸12を形成すれば、エピタキシャル層13に生じた面欠陥が伝播することを更に効果的に抑制できる。オフ角の一例としては、(110)面から[100]方向に0〜45°、(110)面から[111]方向に0〜35°傾斜するようにシリコンウエーハ11の一面11aを形成することが挙げられる。
次に、本発明に係る半導体基板の製造方法を図面に基づいて説明する。
図2は、本発明の半導体基板の製造方法を段階的に示す断面図である。半導体基板、例えばシリコンウエーハの一面に3C−SiCからなるエピタキシャル層を備えた半導体基板を製造する際には、まず、一面11aが(110)面を成すシリコンウエーハ11を用意する(図2(a)参照)。なお、この一面11aは、予め(110)面に対して所定のオフ角で傾斜した面であってもよい。
図2は、本発明の半導体基板の製造方法を段階的に示す断面図である。半導体基板、例えばシリコンウエーハの一面に3C−SiCからなるエピタキシャル層を備えた半導体基板を製造する際には、まず、一面11aが(110)面を成すシリコンウエーハ11を用意する(図2(a)参照)。なお、この一面11aは、予め(110)面に対して所定のオフ角で傾斜した面であってもよい。
次に、このシリコンウエーハ11の一面11aに対して、ウエットエッチング法によって異方性エッチングを行う(図2(b)参照)。ウエットエッチングの一例としては、スピンエッチングが挙げられる。スピンエッチングは、シリコンウエーハ11を回転させておき、ここに異方性エッチング液21を滴下して、遠心力により異方性エッチング液21が万遍なくシリコンウエーハ11の一面11aに拡がるようにする。これにより、シリコンウエーハ11の一面11aのどの部位にも異方性エッチング液21が均等に広がり、シリコンウエーハ11の一面11a全体に異方性エッチングが施される。
なお、ウエットエッチングとしては、本実施形態のようなスピンエッチング以外にも、シリコンウエーハ11を異方性エッチング液に浸漬するなど、一般的なウエットエッチングに用いられる処理技術および処理装置をそのまま利用することができる。
異方性エッチング液21としては、シリコンウエーハ11の一面11aを成す、ミラー指数(110)で表される結晶面よりも、他の結晶面、例えば、ミラー指数(100)で表される結晶面に対してエッチングレートが大きく、かつ、ミラー指数(111)で表される結晶面に対してエッチングレートが小さいものを用いる。このような異方性エッチング液の具体例としては、水酸化テトラメチルアンモニウム、水酸化カリウム、水酸化ナトリウム、水酸化アンモニウム、水酸化ルビジウム、エチレンジアミンピロカテコールのうち、少なくとも1種を含む溶液が挙げられる。
シリコンウエーハ11の一面11aに対して、異方性エッチングを行うと、シリコンウエーハ11の一面11aに微細な凹凸12が形成される(図2(c)参照)。この微細な凹凸12は、例えば(111)面からなる傾斜面12a,12bで構成された溝14が、周期的に多数形成されたものであればよい。
シリコンウエーハ11の一面11aに、(110)面よりも他の結晶面に対してエッチングレートが異なる異方性エッチング液が接触すると、(110)面からなるシリコンウエーハ11の一面11aは、(110)面に対して傾斜した面方向、例えば(100)面に沿った方向へのエッチングが促進される。その結果、(110)面からなるシリコンウエーハ11の一面11aは、シリコンウエーハ11の厚み方向に向けて均等に厚みが減じられるようにエッチングされず、(111)面からなる傾斜面12a,12bが出現する。これによって、傾斜面12a,12bが接続された断面三角形の溝14が、シリコンウエーハ11の一面11aに多数形成されることになる。
このような傾斜面12a,12bは、(111)面以外にも、(100)面、あるいは(111)面に対して所定の角度で交差する他の結晶面であればよい。傾斜面12a,12bを構成する結晶面は、シリコンウエーハ11の一面11aに所定のオフ角を設けることによって、あるいは異方性エッチング液の種類を選択する事によって、目的のミラー指数をもつ結晶面を適宜選択する事ができる。
微細な凹凸12を構成するそれぞれの溝14の幅wは、例えば100〜600nm程度に形成されればよい。また、溝14の深さdは、例えば1〜50nm程度に形成されればよい。なお、本実施形態においては、微細な凹凸12を構成する溝14は、シリコンウエーハ11の厚み方向に沿った断面を三角形(略V字形状)にしているが、溝14の形状はこれに限定されるものではない。例えば、溝14を断面を略台形にしたり、溝14を成す傾斜面12a,12bを傾斜面にしてもよい。
次に、微細な凹凸12が形成されたシリコンウエーハ11の一面11aに、エピタキシャル層13を形成する(図2(d)参照)。エピタキシャル層13は、例えば、立方晶の炭化ケイ素(3C−SiC)であればよい。エピタキシャル層13の形成にあたっては、一般的なCVD(Chemical Vapor Deposition)装置を用いて、微細な凹凸12を覆うように、所定の厚みで立方晶の炭化ケイ素を成膜すれば良い。
ところが、このようなエピタキシャル層を成膜する際、下層であるシリコンウエーハと格子定数が大きく異なることから、エピタキシャル層に多数の結晶欠陥が発生する。しかし、上述したように、本発明に係る半導体基板の製造方法によれば、例えば、(110)面となるシリコンウエーハ11の一面11aに(111)面となる傾斜面12a,12bから構成された溝14を備えた微細な凹凸12を形成した。これにより、エピタキシャル層13を形成(成長)させる際に、エピタキシャル層に生じた面欠陥は、互いに鏡面対象となるような面欠陥の会合消滅機構によりエピタキシャル層途中で消滅する。これにより、エピタキシャル層に生じた面欠陥は、微細な凹凸12によってエピタキシャル層13の途中で消滅し、表面に伝播することが抑制される。従って、面欠陥の少ない優れた結晶構造のエピタキシャル層13を備えた半導体基板10を得ることができる。
そして、エピタキシャル層13で発生した面欠陥の伝播を抑制する微細な凹凸12を形成する際には、シリコンウエーハ11の一面11aに異方性エッチング液を用いてウエットエッチングを行うだけでよい。これにより、従来のように、シリコンウエーハの一面に、溝などの微細な凹凸を形成する際に行われていたフォトリソグラフィーによる諸工程、即ち、レジスト層の形成、現像、露光など多くの工程を経ずとも、ウエットエッチング工程を経るだけで、シリコンウエーハ11の一面11aに微細な凹凸12を形成する事が可能になる。よって、少ない工程で、短時間に、かつ低コストで面欠陥の少ない優れた結晶構造のエピタキシャル層13を備えた半導体基板10を得ることができる。
なお、微細な凹凸12を構成する傾斜面12a,12bは、上述した(111)面以外にも、(100)面、あるいは(111)面に対して所定の角度で交差する他の結晶面であってもよい。こうした傾斜面12a,12bを構成する結晶面は、シリコンウエーハ11の一面11aに所定のオフ角を設けることによって、あるいは異方性エッチング液の種類を選択する事によって、目的のミラー指数をもつ結晶面を適宜選択する事ができる。
また、エピタキシャル層13は、立方晶の炭化ケイ素(3C−SiC)以外にも、例えば、立方晶の窒化ガリウム(GaN)から構成することも好ましい。
また、エピタキシャル層13は、立方晶の炭化ケイ素(3C−SiC)以外にも、例えば、立方晶の窒化ガリウム(GaN)から構成することも好ましい。
図3に、本発明の半導体基板の製造方法によって、一面に微細な凹凸を形成したシリコンウエーハのAFMによる拡大画像を示す。また、この微細な凹凸の断面におけるサイズ分布を示すグラフを図4に示す。図3及び図4によれば、異方性エッチング液を用いたウエットエッチングによって、幅200nm程度、深さ数nm程度の溝が周期的に多数形成されてなる微細な凹凸が、シリコンウエーハの一面に形成できることが確認された。
10 半導体基板
11 シリコンウエーハ
12 微細な凹凸
12a,12b 傾斜面
13 エピタキシャル層
14 溝
11 シリコンウエーハ
12 微細な凹凸
12a,12b 傾斜面
13 エピタキシャル層
14 溝
Claims (7)
- 第1面がミラー指数(110)で表される結晶面であるシリコンウエーハの、前記第1面にエッチングを行い、第2面を形成する工程と、
前記第2面上にエピタキシャル層を形成する工程と、
を有し、
前記エッチングは、異方性エッチング液を用いたウエットエッチングであり、
前記第2面は、所定の角度で傾斜した複数の傾斜面からなる凹凸を有する面であることを特徴とする半導体基板の製造方法。 - 前記異方性エッチング液は、
ミラー指数(100)で表される結晶面に対してのエッチングレートが、前記ミラー指数(110)で表される結晶面に対してのエッチングレートよりも大きく、かつ、ミラー指数(111)で表される結晶面に対してのエッチングレートが、前記ミラー指数(110)で表される結晶面に対してのエッチングレートよりも小さいことを特徴とする請求項1記載の半導体基板の製造方法。 - 前記異方性エッチング液は、水酸化テトラメチルアンモニウム、水酸化カリウム、水酸化ナトリウム、水酸化アンモニウム、水酸化ルビジウム、エチレンジアミンピロカテコールのうち、少なくとも1種を含む溶液であることを特徴とする請求項1または2記載の半導体基板の製造方法。
- 前記複数の傾斜面は、前記シリコンウエーハの厚み方向に沿った断面において、周期的な三角形の溝を形成する、請求項1ないし3記載のいずれか1項に記載の半導体基板の製造方法。
- 前記複数の傾斜面は、ミラー指数(100)で表される結晶面、またはミラー指数(111)で表される結晶面を含むことを特徴とする請求項1ないし4記載のいずれか1項に記載の半導体基板の製造方法。
- 前記エピタキシャル層は、立方晶の炭化ケイ素、または立方晶の窒化ガリウムからなることを特徴とする請求項1ないし5記載いずれか1項記載の半導体基板の製造方法。
- 請求項1ないし6いずれか1項記載の半導体基板の製造方法によって製造されたことを特徴とする半導体基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008292419A JP2010118616A (ja) | 2008-11-14 | 2008-11-14 | 半導体基板の製造方法、半導体基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008292419A JP2010118616A (ja) | 2008-11-14 | 2008-11-14 | 半導体基板の製造方法、半導体基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010118616A true JP2010118616A (ja) | 2010-05-27 |
Family
ID=42306071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008292419A Pending JP2010118616A (ja) | 2008-11-14 | 2008-11-14 | 半導体基板の製造方法、半導体基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010118616A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102842495A (zh) * | 2012-09-28 | 2012-12-26 | 中国科学院上海微系统与信息技术研究所 | 硅基纳米阵列图形化衬底及硅基外延层的制备方法 |
CN102842496A (zh) * | 2012-09-28 | 2012-12-26 | 中国科学院上海微系统与信息技术研究所 | 硅基纳米阵列图形化衬底及硅基外延层的制备方法 |
JP2014506727A (ja) * | 2011-01-25 | 2014-03-17 | エルジー イノテック カンパニー リミテッド | 半導体素子及び半導体結晶成長法 |
JP2020191434A (ja) * | 2019-05-21 | 2020-11-26 | 國立交通大學 | シリコン基板に窒化ガリウムをヘテロ統合した半導体構造、及びその製造方法 |
-
2008
- 2008-11-14 JP JP2008292419A patent/JP2010118616A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014506727A (ja) * | 2011-01-25 | 2014-03-17 | エルジー イノテック カンパニー リミテッド | 半導体素子及び半導体結晶成長法 |
US9269776B2 (en) | 2011-01-25 | 2016-02-23 | Lg Innotek Co., Ltd. | Semiconductor device and method for growing semiconductor crystal |
CN102842495A (zh) * | 2012-09-28 | 2012-12-26 | 中国科学院上海微系统与信息技术研究所 | 硅基纳米阵列图形化衬底及硅基外延层的制备方法 |
CN102842496A (zh) * | 2012-09-28 | 2012-12-26 | 中国科学院上海微系统与信息技术研究所 | 硅基纳米阵列图形化衬底及硅基外延层的制备方法 |
JP2020191434A (ja) * | 2019-05-21 | 2020-11-26 | 國立交通大學 | シリコン基板に窒化ガリウムをヘテロ統合した半導体構造、及びその製造方法 |
US11342179B2 (en) | 2019-05-21 | 2022-05-24 | National Chiao Tung University | Semiconductor structure having a Si substrate heterointegrated with GaN and method for fabricating the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4723500B2 (ja) | 積層欠陥核生成サイトを減らして、バイポーラデバイスのVfドリフトを低減する方法 | |
JP5268354B2 (ja) | 低減されたニンジン状欠陥を有する単結晶エピタキシャル炭化珪素層構造およびその製造方法 | |
JP4741572B2 (ja) | 窒化物半導体基板及びその製造方法 | |
JP5014117B2 (ja) | 積層欠陥核生成部位を低減する逐次的リソグラフィ方法および積層欠陥核生成部位を低減した構造 | |
JP5945505B2 (ja) | 炭化珪素基板、半導体素子ならびに炭化珪素基板の製造方法 | |
JP5140415B2 (ja) | 積層欠陥核生成部位を低減するリソグラフィ方法および積層欠陥核生成部位を低減した構造 | |
JP5730393B2 (ja) | 複合基板およびその製造方法 | |
JP2015002207A (ja) | SiCエピタキシャルウェハ及びその製造方法 | |
JP2005064383A (ja) | 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置 | |
US10043663B2 (en) | Enhanced defect reduction for heteroepitaxy by seed shape engineering | |
JP2007513499A (ja) | 格子チューニング半導体基板の形成 | |
JP2010118616A (ja) | 半導体基板の製造方法、半導体基板 | |
JP4459723B2 (ja) | 炭化珪素単結晶、炭化珪素基板およびその製造方法 | |
US20070224784A1 (en) | Semiconductor material having an epitaxial layer formed thereon and methods of making same | |
JP4856350B2 (ja) | ダイオード | |
JP2003321298A (ja) | SiC単結晶及びその製造方法,エピタキシャル膜付きSiCウエハ及びその製造方法,並びにSiC電子デバイス | |
JP5545310B2 (ja) | 炭化珪素エピタキシャルウエハの製造方法、および、炭化珪素エピタキシャルウエハ、ならびに、炭化珪素半導体装置 | |
JP2019014627A (ja) | 単結晶基板および炭化ケイ素基板 | |
US20150255281A1 (en) | Silicon substrate preparation for selective iii-v epitaxy | |
JP2019046859A (ja) | SiCエピタキシャルウェハ及びその製造方法 | |
Park et al. | Facet formation and lateral overgrowth of selective Ge epitaxy on SiO2-patterned Si (001) substrates | |
US20190103267A1 (en) | Semiconductor substrate and method of manufacturing thereof | |
KR101556090B1 (ko) | 실리콘(001) 기판 상에 다종의 반도체 에피층 성장방법 | |
KR100676828B1 (ko) | 서로 다른 게르마늄 함유량을 갖는 반도체 에피층 패턴들의평탄화 방법 | |
JP6636239B2 (ja) | 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド、単結晶ダイヤモンド基板の製造方法、単結晶ダイヤモンド基板及び半導体デバイス |