CN102842495A - 硅基纳米阵列图形化衬底及硅基外延层的制备方法 - Google Patents
硅基纳米阵列图形化衬底及硅基外延层的制备方法 Download PDFInfo
- Publication number
- CN102842495A CN102842495A CN2012103768023A CN201210376802A CN102842495A CN 102842495 A CN102842495 A CN 102842495A CN 2012103768023 A CN2012103768023 A CN 2012103768023A CN 201210376802 A CN201210376802 A CN 201210376802A CN 102842495 A CN102842495 A CN 102842495A
- Authority
- CN
- China
- Prior art keywords
- silicon
- preparation
- array
- nano
- array pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Weting (AREA)
Abstract
本发明提供一种硅基纳米阵列图形化衬底及硅基外延层的制备方法,该方法利用化学催化腐蚀法制备出硅基纳米阵列图形化衬底,然后在所述硅基纳米阵列图形化衬底上外延Ge或III-V族化合物,从而可以得到低缺陷密度、高晶体质量的Ge或III-V族化合物外延层。此外,本发明的制备工艺简单,成本低,有利于推广使用。
Description
技术领域
本发明涉及一种图形化衬底的制备方法,特别是涉及一种硅基纳米阵列图形化衬底及硅基外延层的制备方法。
背景技术
随着半导体器件尺寸的缩小,传统的体硅材料正接近其物理极限,Ge以及三五族材料由于其高迁移率而受到广泛关注.但是Ge以及三五族的体材料价格昂贵,尺寸较小,且不能与硅基工艺兼容。在硅基上外延时,由于锗以及三五族材料与硅材料的晶格常数或热膨胀系数的不匹配,外延制备的锗以及三五族材料缺陷密度较高,外延厚度厚,导致高成本的情况下得到了低的器件性能。
为了抑制位错的产生及滑移,得到低位错密度、高晶体质量的外延层,人们提出和发展一系列的图形化衬底技术。这种技术的主要思想是通过各种手段在衬底表面预制图形,有意识地改变外延层表面演化的动力学路径。从图形上来分,目前这种图形化衬底技术主要包括两类:一是几何图形化,也就也就是使衬底表面具有几何周期性结构来影响和控制量子点的生长。衬底表面的这种几何图形一般可以是晶体生长过程中形成的周期性台阶结构,也可以通过传统的光刻或选择性沉积生长得到。试验表明把衬底表面预制成合适的几何图形,可在一定程度上改善量子点的均匀性和密度。例如G.Jin等在文献(Controlled arrangement ofself-organized Ge islands on patterned Si(001)substrates,Appl.Phys.Lett.1999,75:2752)中通过选择性沉积Si得到具有周期性分布的平台结构,然后在这种图形化的Si衬底上沉积Ge原子。在长条状的平台上发现Ge量子点会形成尺寸均匀,排列有序的一维结构,在方形平台上,Ge量子点会优先在平台的四个角点形核长大,并形成有序结构。二是应变图形化,也就是在衬底表面预制周期性的应变分布来影响和控制量子点的生长。
然后,上述传统的图形化衬底的制备由于需要光刻以及刻蚀工艺,在增加了工艺复杂性的同时,也大大增加了生产成本。
鉴于此,如何提出一种图形化衬底的制备方法,并在利用该方法制备的图形化衬底上制备出高质量的外延层,以克服传统制备方法中工艺复杂以及成本高的问题,成为亟待解决的问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种硅基纳米阵列图形化衬底及硅基外延层的制备方法,用于解决现有技术中工艺复杂以及成本高的问题。
为实现上述目的及其他相关目的,本发明提供一种硅基纳米阵列图形化衬底及硅基外延层的制备方法,所述制备方法至少包括:
1)提供一硅衬底,将该硅衬底放入预定浓度的AgNO3和HF混合溶液中进行化学催化腐蚀形成具有硅纳米点阵列的硅衬底;
2)将所述步骤1)形成的结构放入浓硝酸溶液中一定时间以去除附着在该纳米点阵上的银颗粒;
3)利用热氧化工艺对所述硅纳米阵列以及硅纳米阵列所在的硅衬底表面进行氧化,以形成氧化硅纳米阵列、或者被氧化硅层包裹的硅纳米阵列;
4)将所述步骤3)中形成结构放入HF溶液中一定时间对热氧化生成的氧化硅进行腐蚀,以形成硅基纳米阵列图形化衬底。
可选地,在所述步骤1)和步骤4)中的腐蚀溶液中加入一定量的氟化铵以稳定腐蚀速度。
可选地,所述步骤1)中化学催化腐蚀的工艺条件为采用5mol/L的HF和0.02mol/L的AgNO3的混合溶液,在20℃~80℃温度下腐蚀1min~50min,得到高度小于20μm的硅纳米阵列。
可选地,所述步骤3)的热氧化工艺条件为在1000℃的温度下,热氧化150分钟。所述步骤4)中用5%的HF溶液,腐蚀时间为2min。所述步骤4)中的硅基纳米阵列图形化衬底包括将所述硅衬底表面的氧化硅层完全去除,同时在所述硅衬底上形成氧化硅纳米阵列、或者被氧化硅层包裹的硅纳米阵列。
此外,本发明还提供一种硅基外延层的制备方法,至少包括:
1)利用本发明的上述制备方法制作硅基纳米阵列图形化衬底;
2)利用选择性外延工艺在所述硅基纳米阵列图形化衬底上生长外延层。
可选地,所述外延层为Ge薄膜、III-V族化合物薄膜、或自下向上依次包括Ge薄膜和III-V族化合物薄膜的复合薄膜。
如上所述,本发明的硅基纳米阵列图形化衬底及硅基外延层的制备方法,具有以下有益效果:
本发明利用化学催化腐蚀法制备出硅基纳米阵列图形化衬底,然后在所述硅基纳米阵列图形化衬底上外延Ge或III-V族化合物,从而可以得到低缺陷密度、高晶体质量的Ge或III-V族化合物外延层。此外,本发明的制备工艺简单,成本低,有利于推广使用。
附图说明
图1显示为本发明实施例1中的对硅衬底进行化学催化腐蚀形成的硅纳米阵列工艺截面图。
图2a~2b显示为本发明实施例1中的对硅衬底及硅纳米阵列热氧化后的工艺截面图。其中图2a为将硅纳米阵列完全被氧化后的工艺截面图;图2b为硅纳米阵列部分被氧化后的工艺截面图。
图3a~3b显示为本发明实施例1中最终形成硅基纳米阵列图形化衬底的工艺截面图。其中,图3a为最终形成的氧化硅纳米阵列图形化衬底;图3b为最终形成的被氧化硅层包裹的硅纳米阵列图形化衬底。
图4a~4b显示为本发明实施例2中在所述硅基纳米阵列图形化衬底上制备外延层后的工艺截面图。其中图4a为在氧化硅纳米阵列图形化衬底上制备外延层后的工艺截面图;图4b为在被氧化硅包括的硅纳米阵列图形化衬底上制备外延层后的工艺截面图。
元件标号说明
10 硅衬底
100 硅纳米阵列
11 氧化硅层
110 氧化硅纳米阵列
12 外延层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1、图2a~2b、图3a~3b以及图4a~4b。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例1
如图所示,本实施例提供一种硅基纳米阵列图形化衬底的制备方法,包括以下步骤:
首先,如图1所示,在步骤一中,提供一硅衬底10,该硅衬底10的晶面为(100),由于薄膜的晶向要与硅衬底10表面晶向最匹配才能得以外延,在后续硅衬底10的(100)晶面上外延Ge时,更有利于释放张应力,但并不限于此,在其它实施例中亦可采用硅的其它晶面;然后将该硅衬底10放入预定浓度的AgNO3和HF混合溶液中进行化学催化腐蚀形成具有硅纳米阵列100的硅衬底10,在腐蚀时,可以在混合溶液中加入一定量的氟化铵以稳定腐蚀速度。本实施例中所述混合溶液AgNO3和HF的比例采用5mol/L的HF溶液和0.02mol/L的AgNO3溶液,但并不限于此,在其它实施例中所述混合溶液的比例可根据化学催化腐蚀情况的改变而改变。通常情况下,所述化学腐蚀的工艺条件为在20℃~80℃温度下腐蚀1min~50min,从而得到高度小于20μm的硅纳米阵列。本实施例中化学腐蚀的温度选为50℃,腐蚀时间为20min,最终通过化学催化腐蚀得到的硅纳米阵列100的高度为5μm。
需要说明的是,该步骤一中的AgNO3和HF混合溶液与硅衬底之间的化学反应后会在所述硅纳米阵列100以及硅纳米阵列100所在的硅衬底10表面附着一层银颗粒(未示出)。该化学反应为本领域技术人员所公知的技术,在此不再赘述。
在步骤二中,将所述步骤一形成的结构放入浓硝酸中一定时间,以将所述硅衬底10以及硅纳米阵列100上附着的银颗粒去除。
如图2a~2b所示,在步骤三中,利用热氧化工艺对所述硅纳米阵列100以及硅纳米阵列100所在的硅衬底10表面进行氧化,以形成氧化硅纳米阵列110、或者被氧化硅层11包裹的硅纳米阵列100。具体工艺如下:
首先,将去除银颗粒的所述硅衬底10放入氧化炉中,然后将所述氧化炉加热至1000℃的温度,并同时通入氧气热氧化150分钟,最终形成氧化硅纳米阵列110、或者被氧化硅层11包裹的硅纳米阵列100,且所述硅纳米阵列100热氧化生成的氧化硅层11的厚度大于硅纳米阵列100所在硅衬底10表面生成的氧化硅层11的厚度。
需要说明的是,该步骤中所述硅纳米阵列100是否完全被热氧化为氧化硅纳米阵列110或被氧化硅层11包裹的硅纳米阵列100,取决于步骤一中的化学催化腐蚀所得到的硅纳米阵列100的尺寸以及该步骤中热氧化的程度。因此,该步骤中热氧化的温度以及时间可以根据需要而调整。
如图3a~3b所示,在步骤四中,将具有氧化硅纳米阵列110、或者被氧化硅层1包裹的硅纳米阵列100的硅衬底10放入所述HF溶液中,通过控制HF的浓度和腐蚀时间,将所述衬底硅10上的氧化硅层11完全腐蚀掉,同时得到氧化硅纳米阵列110、或者被氧化硅层11包裹的硅纳米阵列100。在进行腐蚀时,可以在溶液中加入一定量的氟化铵(NH4F)以稳定腐蚀速度,从而能够准确控制对氧化硅层11的腐蚀。本实施例中采用5%的HF溶液,腐蚀时间为2min,但并不限于此,在其它实施例中可以针对硅衬底10上的氧化硅层11的厚度,采用不同的HF浓度和不同的腐蚀时间。至此,完成了硅基纳米阵列图形化衬底的制备。
由上述硅基纳米阵列图形化衬底的制备工艺可知,本实施例中通过催化腐蚀的方法可以低成本的制备出大面积的图形化衬底同时与传统图形化衬底制备方法相比,省去光刻等工艺,,工艺简单,并降低了成本。
实施例2
如图所示,本实施例提供一种硅基外延层的制备方法,包括以下步骤:
步骤一:利用本发明实施例一中所述的方法制备出硅基纳米阵列图形化衬底,本实施例中不再对该具体工艺赘述,具体工艺图参考实施例1中图1,、图2a~2b、以及图3a~3b。
步骤二:利用选择性外延工艺在所述硅基纳米阵列图形化衬底上生长外延层12,选择性外延工艺为本领域技术人员的常用手段,在此不再赘述。本实施中外延层12暂选为Ge层,但并不限于此,在其它实施例中可以通过调整硅基纳米阵列图形化衬底的制备工艺的参数以及外延工艺的参数,所述外延层12可以III-V族化合物薄膜、或自下向上依次包括Ge薄膜和III-V族化合物薄膜的复合薄膜。如图4a~4b所示为在所述硅基纳米阵列图形化衬底上生长外延层截面图。
采用选择性外延工艺在所述硅基纳米阵列图形化衬底上生长Ge层或III-V族化合物薄膜,可以得到低缺陷密度、高晶体质量的外延层12。这是由于在硅衬底上直接外延Ge或III-V族化合物薄膜,由于晶格常数不匹配,就会在外延层12中产生位错,产生的位错大部分是与Si的(100)晶面呈60度夹角。在图形化的衬底上,在选择性外延条件下,由于氧化硅上无法生长外延层12,外延Ge或III-V族化合物薄膜限制在硅槽中生长。当氧化硅足够厚时,产生的位错就会被限制在沟槽中,从而得到低位错密度,高晶体质量的外延层12。
此外,在所述硅基纳米阵列图形化衬底上外延Ge层厚,然后可以在Ge层直接外延III-V族化合物,因为Ge与III-V族化合物晶格匹配高,就可以得到低缺陷密度、高晶体质量的III-V族化合物外延层12。
综上所述,本发明提供一种硅基纳米阵列图形化衬底及硅基外延层的制备方法,该方法利用化学催化腐蚀法制备出硅基纳米阵列图形化衬底,然后在所述硅基纳米阵列图形化衬底上外延Ge或III-V族化合物,从而可以得到低缺陷密度、高晶体质量的Ge或III-V族化合物外延层。此外,本发明的制备工艺简单,成本低,有利于推广使用。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种硅基纳米阵列图形化衬底的制备方法,其特征在于,所述制备方法至少包括:
1)提供一硅衬底,将该硅衬底放入预定浓度的AgNO3和HF混合溶液中进行化学催化腐蚀形成具有硅纳米点阵列的硅衬底;
2)将所述步骤1)形成的结构放入浓硝酸溶液中一定时间以去除附着在该纳米点阵上的银颗粒;
3)利用热氧化工艺对所述硅纳米阵列以及硅纳米阵列所在的硅衬底表面进行氧化,以形成氧化硅纳米阵列、或者被氧化硅层包裹的硅纳米阵列;
4)将所述步骤3)中形成结构放入HF溶液中一定时间对热氧化生成的氧化硅进行腐蚀,以形成硅基纳米阵列图形化衬底。
2.根据权利要求1所述的硅基纳米阵列图形化衬底的制备方法,其特征在于:在所述步骤1)和步骤4)中的腐蚀溶液中加入一定量的氟化铵以稳定腐蚀速度。
3.根据权利要求1所述的硅基纳米阵列图形化衬底的制备方法,其特征在于:所述步骤1)中化学催化腐蚀的工艺条件为采用5mol/L的HF和0.02mol/L的AgNO3的混合溶液,在20℃~80℃温度下腐蚀1min~50min,得到高度小于20μm的硅纳米阵列。
4.根据权利要求1所述的硅基纳米阵列图形化衬底的制备方法,其特征在于:所述步骤3)的热氧化工艺条件为在1000℃的温度下,热氧化150分钟。
5.根据权利要求1所述的硅基纳米阵列图形化衬底的制备方法,其特征在于:所述步骤4)中用5%的HF溶液,腐蚀时间为2min。
6.根据权利要求1所述的硅基纳米阵列图形化衬底的制备方法,其特征在于:所述步骤4)中的硅基纳米阵列图形化衬底包括:将所述硅衬底表面的氧化硅层完全去除,同时在所述硅衬底上形成氧化硅纳米阵列、或者被氧化硅层包裹的硅纳米阵列。
7.一种硅基外延层的制备方法,其特征在于,至少包括:
1)利用如权利要求1-6中任一项所述的方法制作硅基纳米阵列图形化衬底;
2)利用选择性外延工艺在所述硅基纳米阵列图形化衬底上生长外延层。
8.根据权利要求7所述的硅基外延层的制备方法,其特征在于:所述外延层为Ge薄膜、III-V族化合物薄膜、或自下向上依次包括Ge薄膜和III-V族化合物薄膜的复合薄膜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210376802.3A CN102842495B (zh) | 2012-09-28 | 2012-09-28 | 硅基纳米阵列图形化衬底及硅基外延层的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210376802.3A CN102842495B (zh) | 2012-09-28 | 2012-09-28 | 硅基纳米阵列图形化衬底及硅基外延层的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102842495A true CN102842495A (zh) | 2012-12-26 |
CN102842495B CN102842495B (zh) | 2015-07-15 |
Family
ID=47369745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210376802.3A Active CN102842495B (zh) | 2012-09-28 | 2012-09-28 | 硅基纳米阵列图形化衬底及硅基外延层的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102842495B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103397381A (zh) * | 2013-08-07 | 2013-11-20 | 常熟苏大低碳应用技术研究院有限公司 | 聚合物辅助沉积制备外延锗薄膜制备方法 |
CN111477542A (zh) * | 2020-05-25 | 2020-07-31 | 芜湖启迪半导体有限公司 | 一种含超级结的3C-SiC外延结构及其制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010118616A (ja) * | 2008-11-14 | 2010-05-27 | Seiko Epson Corp | 半導体基板の製造方法、半導体基板 |
CN101814427A (zh) * | 2010-03-26 | 2010-08-25 | 中山大学 | GaN基图形衬底模板的制备方法 |
CN102205943A (zh) * | 2011-04-11 | 2011-10-05 | 北京理工大学 | 一种单晶硅纳米结构的制备方法 |
-
2012
- 2012-09-28 CN CN201210376802.3A patent/CN102842495B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010118616A (ja) * | 2008-11-14 | 2010-05-27 | Seiko Epson Corp | 半導体基板の製造方法、半導体基板 |
CN101814427A (zh) * | 2010-03-26 | 2010-08-25 | 中山大学 | GaN基图形衬底模板的制备方法 |
CN102205943A (zh) * | 2011-04-11 | 2011-10-05 | 北京理工大学 | 一种单晶硅纳米结构的制备方法 |
Non-Patent Citations (2)
Title |
---|
JUNG-PIL LEE ET AL: "Patterning of various silicon structures via polymer lithography and catalytic chemical etching", 《NANOTECHNOLOGY》, vol. 222011, no. 275305, 20 May 2011 (2011-05-20), pages 1 - 6 * |
龚文莉等: "图形化硅纳米线阵列的制备", 《功能材料与器件学报》, vol. 15, no. 6, 31 December 2009 (2009-12-31), pages 587 - 590 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103397381A (zh) * | 2013-08-07 | 2013-11-20 | 常熟苏大低碳应用技术研究院有限公司 | 聚合物辅助沉积制备外延锗薄膜制备方法 |
CN111477542A (zh) * | 2020-05-25 | 2020-07-31 | 芜湖启迪半导体有限公司 | 一种含超级结的3C-SiC外延结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102842495B (zh) | 2015-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5330349B2 (ja) | 単結晶薄膜の製造方法 | |
Yi | Semiconductor nanostructures for optoelectronic devices: processing, characterization and applications | |
US8669171B2 (en) | Method for eliminating the metal catalyst residues on the surface of wires produced by catalytic growth | |
CN102842496A (zh) | 硅基纳米阵列图形化衬底及硅基外延层的制备方法 | |
JP2011519730A (ja) | 超格子/量子井戸ナノワイヤ | |
CN102290435A (zh) | 一种大面积完美量子点及其阵列制造方法 | |
CN104576326B (zh) | 一种硅基ⅲ-v族砷化镓半导体材料制备方法和系统 | |
JP2007223024A (ja) | 局在細長ナノストラクチャの成長用担体を製造する方法 | |
CN106409653B (zh) | 硅纳米线阵列的制备方法 | |
CN102842495A (zh) | 硅基纳米阵列图形化衬底及硅基外延层的制备方法 | |
CN106348244B (zh) | 一种石墨烯基纳米线复合结构及其制备方法 | |
KR100986781B1 (ko) | 나노구조의 제조 방법 | |
JP2012186229A (ja) | 単結晶シリコン薄膜の製造方法、単結晶シリコン薄膜デバイスの製造方法及び太陽電池デバイスの製造方法並びに単結晶シリコン薄膜及びそれを用いた単結晶シリコン薄膜デバイス及び太陽電池デバイス | |
US20120160325A1 (en) | Method of manufacturing silicon thin film, method of manufacturing silicon thin-film photovoltaic cell, silicon thin film, and silicon thin-film photovoltaic cell | |
CN103014847B (zh) | 一种制备高单晶质量的张应变锗纳米薄膜的方法 | |
CN104637795A (zh) | 硅衬底上iii族氮化物外延薄膜的选区生长方法及结构 | |
TWI407506B (zh) | 一種氮化物半導體磊晶層的表面處理方法 | |
US10403783B2 (en) | Nanostructured substrates for improved lift-off of III-V thin films | |
CN103764881A (zh) | 通过横向扩散液相外延的半导体形成 | |
WO2020138226A1 (ja) | 半導体素子の製造方法、半導体素子および基板 | |
KR20090069911A (ko) | 성장방향으로 적층된 이종구조 및 이종 도핑 구조의 나노선제조 방법 | |
KR20140040624A (ko) | 헤테로에피택셜 단결정의 제조 방법, 헤테로 접합 태양 전지의 제조 방법, 헤테로에피택셜 단결정, 헤테로 접합 태양 전지 | |
JP3581036B2 (ja) | 結晶成長制御法 | |
KR101267424B1 (ko) | 기판 표면처리 공정을 이용한 자립형 실리콘 필름의 제조방법 | |
CN102569025B (zh) | 磊晶基板、使用该磊晶基板之半导体发光元件及其制程 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |