JP2019046859A - SiCエピタキシャルウェハ及びその製造方法 - Google Patents

SiCエピタキシャルウェハ及びその製造方法 Download PDF

Info

Publication number
JP2019046859A
JP2019046859A JP2017165550A JP2017165550A JP2019046859A JP 2019046859 A JP2019046859 A JP 2019046859A JP 2017165550 A JP2017165550 A JP 2017165550A JP 2017165550 A JP2017165550 A JP 2017165550A JP 2019046859 A JP2019046859 A JP 2019046859A
Authority
JP
Japan
Prior art keywords
outer peripheral
sic
single crystal
sic epitaxial
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017165550A
Other languages
English (en)
Other versions
JP7125252B2 (ja
Inventor
宏二 亀井
Koji Kamei
宏二 亀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2017165550A priority Critical patent/JP7125252B2/ja
Publication of JP2019046859A publication Critical patent/JP2019046859A/ja
Priority to JP2022128040A priority patent/JP7338759B2/ja
Application granted granted Critical
Publication of JP7125252B2 publication Critical patent/JP7125252B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】外周端から延在する外端ステップバンチングの密度が低いSiCエピタキシャルウェハを提供することである。【解決手段】本実施形態にかかるSiCエピタキシャルウェハは、c面に対してオフ角を有する面を主面とし、周縁部にベベル部を有する4H−SiC単結晶基板と、前記4H−SiC単結晶基板上に形成されたSiCエピタキシャル膜と、を備え、前記SiCエピタキシャル膜の外周端から延在し、前記外周端より3mm以上内側の位置まで至る外端ステップバンチングを有さない。【選択図】図1

Description

本発明は、SiCエピタキシャルウェハ及びその製造方法に関する。
炭化珪素(SiC)は、シリコン(Si)に比べて絶縁破壊電界が1桁大きく、バンドギャップが3倍大きく、熱伝導率が3倍程度高い等の特性を有する。炭化珪素はこれらの特性を有することから、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。このため、近年、上記のような半導体デバイスにSiCエピタキシャルウェハが用いられるようになっている。
SiCデバイスの実用化の促進には、高品質の結晶成長技術、高品質のエピタキシャル成長技術の確立が不可欠である。
SiCデバイスは、昇華再結晶法等で成長させたSiCのバルク単結晶から加工して得られたSiC単結晶基板(単に、SiC基板ということもある)上に、化学的気相成長法(Chemical Vapor Deposition:CVD)等によってデバイスの活性領域となるSiCエピタキシャル膜を成長させたSiCエピタキシャルウェハを用いて作製されるのが一般的である。
SiCエピタキシャルウェハは、(0001)面から<11−20>方向にオフ角を有する面を成長面とするSiC単結晶基板上にステップフロー成長(原子ステップからの横方向成長)させて4HのSiCエピタキシャル膜を成長させるのが一般的である。
ステップフロー成長により成長したSiCエピタキシャル膜には、ステップバンチングが形成される場合がある(特許文献1)。ステップバンチングとは、表面において原子ステップ(通常2〜10原子層程度)が集まって合体する現象をいい、表面の段差自体を指すこともある。ステップバンチングは、SiC単結晶基板の表面の欠陥や転位に起因し、ステップ端の成長速度のバラツキにより生じる。
また特許文献2には、SiCエピタキシャル膜を成長する際の温度条件、Si供給ガス及びC供給ガスの供給条件を設定することで、ステップバンチングを抑制できることが記載されている。
特開2011−49496号公報 国際公開第2014/125550号
特許文献1及び特許文献2に記載のステップバンチングは、欠陥や転位を起点とするものであり、SiCエピタキシャルウェハの表面に確率的に発生する。そのため、ステップバンチングは位置異方性を有さない。
一方で、本発明者らは、SiCエピタキシャルウェハの面内における位置異方性を有し、外周端部から延在して発生する外端ステップバンチングと言う新たな欠陥モードを見出した。SiCエピタキシャルウェハをデバイスとして用いる場合に熱酸化膜を形成することがある。外端ステップバンチングは熱酸化膜の耐電圧性を低下させ、熱酸化膜の寿命の劣化の原因となりうる。そのため、外端ステップバンチングは、SiCエピタキシャルウェハをショットキーバリアダイオード(SBD)として用いる場合は問題ならなかったが、SiCエピタキシャルウェハを電界効果型トランジスタ(MOSFET)として用いる際に大きな問題となる。
本発明は上記事情に鑑みてなされたものであり、外周端から延在する外端ステップバンチングの密度が低いSiCエピタキシャルウェハを提供することを目的とする。
本発明者らは、SiC単結晶基板の端面の形状に着目した。SiC単結晶基板の端部のエピタキシャル膜が形成される面の形状を所定の形状にすると、外端ステップバンチングの発生を効果的に抑制できることを見出した。すなわち、本発明は、上記課題を解決するために、以下の手段を提供する。
(1)第1の態様にかかるSiCエピタキシャルウェハは、c面に対してオフ角を有する面を主面とし、周縁部にベベル部を有する4H−SiC単結晶基板と、前記4H−SiC単結晶基板上に形成されたSiCエピタキシャル膜と、を備え、前記SiCエピタキシャル膜の外周端から延在し、前記外周端より3mm以上内側の位置まで至る外端ステップバンチングを有さない。
(2)上記態様にかかるSiCエピタキシャルウェハは、前記外周端から3mm以内の領域にも外端ステップバンチングを有さなくてもよい。
(3)第2の態様にかかるSiCエピタキシャルウェハは、c面に対してオフ角を有する面を主面とし、周縁部にベベル部を有する4H−SiC単結晶基板と、前記4H−SiC単結晶基板上に形成されたSiCエピタキシャル膜と、を備え、前記ベベル部の外周端部の上面の曲率半径が80μm以下である。
(4)第3の態様にかかるSiCエピタキシャルウェハの製造方法は、c面に対してオフ角を有する面を主面とする4H−SiC単結晶基板の外周端部の上面を、80μm以下の曲率半径に加工する工程を有する。
本実施形態にかかるSiCエピタキシャルウェハによれば、外周端から延在する外端ステップバンチングの密度を低くできる。
本実施形態にかかるSiCエピタキシャルウェハの断面模式図である。 外端ステップバンチングを説明するための模式図である。 (a)は外端ステップバンチングの原子間力顕微鏡(AFM)像であり、(b)はステップフロー方向(A−A方向)に沿ってエピタキシャル膜の表面粗さを測定した結果である。 外端ステップバンチングが発生するメカニズムを説明するための模式図である。 本実施形態にかかるSiCエピタキシャルウェハのベベル部近傍を拡大した模式図である。 実施例1の結果をまとめた図である。 実施例1−1と比較例1−1の共焦点顕微鏡像である。
以下、本発明を適用した実施形態であるSiCエピタキシャルウェハ及びその製造方法について、図面を用いて詳細に説明する。以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その効果を奏する範囲で適宜変更して実施することが可能である。
図1は、本実施形態にかかるSiCエピタキシャルウェハ10の断面模式図である。図1に示すように、SiCエピタキシャルウェハ10は、4H−SiC単結晶基板1(以下、単結晶基板1という。)と、SiCエピタキシャル膜2(以下、エピタキシャル膜2という。)とを備える。
単結晶基板1は、c面に対してオフセット角(以下、オフ角という)を有する主面1aを有する基板部11と、周縁に位置するベベル部12とを備える。ここで、ベベル部12は、単結晶基板1の周縁部において、基板の欠けやパーティクルの発生などを防止するために角取りされた部分であり、基板の厚みよりも薄い部分をいう。
エピタキシャル膜2は、単結晶基板1上に積層されている。なお、本明細書では単結晶基板1のエピタキシャル膜2が形成されている方向を「上」として表現する。エピタキシャル膜2は、上方から平面視した際に、SiCエピタキシャルウェハ10の外周端10eから延在し外周端10eより3mm以上内側の位置まで至る外端ステップバンチングを有さない。またエピタキシャル膜2は、外周端から3mm以内の領域にも外端ステップバンチングを有さない、すなわち外端ステップバンチングを有さないことが好ましい。
図2は、外端ステップバンチングを説明するための模式図である。図2の左図は、外端ステップバンチングが発生しやすいエリアを示す図であり、図2の右図は外端ステップバンチングの共焦点顕微鏡像である。
図2に示すように、外端ステップバンチングは、SiCエピタキシャルウェハ10の中心を通りステップフロー方向SFに延在する中心線を基準に反時計回りに、25°から155°の範囲内及び205°から335°の範囲内に存在する。
図3(a)は外端ステップバンチングのAFM像であり、図3(b)はステップフロー方向(図3(a)のA−A方向)に沿ってエピタキシャル膜の表面粗さをAFMを用いて測定した結果である。
図3(a)に示すように外端ステップバンチングは、SiCエピタキシャルウェハ10の外周端からステップフロー方向SF(図2参照)と交差する方向に延在する。エピタキシャル膜2の表面において外端ステップバンチングは、段差として確認される(図3(b)参照)。図3(a)に示すように、外端ステップバンチングは密集して存在する。欠陥又は転位起因のステップバンチングは、よほど欠陥又は転位が多い単結晶基板1でない限り、これほど密集して測定されない。
外端ステップバンチングの発生原因は明確になっていない。しかしながら、単結晶基板1の主面1aとベベル部12における外周上端1bとの傾斜角の違いにより発生するのではないかと考えられる。
図4(a)は、単結晶基板1の主面1aを拡大した断面模式図である。単結晶基板1の主面1aは、オフセット角を有し、(0001)面からわずかに傾いている。そのため、原子レベルのテラス22と、ステップ23により主面1aは構成される。
これに対し、図4(b)は、単結晶基板1の主面1aと外周上端1bとの境界を模式的に示した図である。図4に示すように主面1aと外周上端1bとでは、オフセット角が異なる。そのため、主面1aを構成するテラス22a及びステップ23aと、外周上端1bを構成するテラス22b及びステップ23bとは、形状が異なる。その結果、ステップフローの成長速度が主面1aと外周上端1bとでは異なり、エピタキシャル膜2を成長する過程で主面1aに基づくステップ23aと外周上端1bに基づくステップ23bとが重なりあり、外端ステップバンチングが形成されると考えられる。
このように外端ステップバンチングは、主面1aと外周上端1bとの間の成長速度の違いに起因して生じるものであり、欠陥等を起点として生じるステップバンチングとは異なる。
本実施形態にかかる単結晶基板1のベベル部12の外周端部の上面の曲率半径Rは80μm以下である。図5は、本実施形態にかかるSiCエピタキシャルウェハ10のベベル部近傍を拡大した模式図である。
図5に示すように、ベベル部12は様々な形状をとることができる。図5(a)に示すベベル部12Aは、外周端部31と、外周端部31と基板部11とを結ぶ斜面部32と、を有する。図5(a)に示す外周端部31は、曲率半径Rが80μm以下の外周端面31eを有する。外周端面31eは単結晶基板1の厚み方向に対称であり、外周端部31の上面の曲率半径Rも80μm以下である。
また図5(b)に示すベベル部12Bは、外周端部33のみからなる。図5(b)に示す外周端部33は、曲率半径Rが80μm以下の外周端面33eを有する。外周端面33eは単結晶基板1の厚み方向に対称であり、外周端部33の上面の曲率半径Rも80μm以下である。
また図5(c)に示すベベル部12Cは、外周端部35のみからなる。図5(c)に示す外周端部35の外周端面35eは、上面35e1と側面35e2と下面35e3とを有する。外周端面35eの形状は、単結晶基板1の厚み方向に非対称である。上面35e1の曲率半径は80μm以下である。
図5(a)〜(c)に示すベベル部は、外周端部31,33,35の上面の曲率半径Rが80μm以下である。外周端部31,33,35の上面の曲率半径Rが80μm以下の単結晶基板1を用いると、エピタキシャル膜2内に外端ステップバンチングが形成されにくい。
外端ステップバンチングは、主面と外周端部とのステップフローの成長速度の違いによって生じると考えられる。外周端部31,33,35の上面の曲率半径Rが小さいと、外周端部31,33,35の上面にエピタキシャル膜が成長しにくい。すなわち、外周端部の上面にエピタキシャル膜2が成長しなければ、ステップフローの成長速度の違いも生じず、外端ステップバンチングが生じないと考えられる。
ステップフローの成長速度の違いを発生させないという観点からは、図5(a)における斜面部32の長さは短い方が好ましい。具体的には、斜面部32の長さは、150μm以下であることが好ましい。また外周端部は、図5(b)及び図5(c)のように斜面部32を有さないことがさらに好ましい。
ここでエピタキシャル膜2の成長に影響を及ぼすのは、単結晶基板1の上面のみである。そのため、外周端部においても上面の曲率半径Rが80μm以下であればよく、図5(c)に示すように、側面35e2及び下面35e3の形状は特に問わない。そのため、図5(c)に示すように、外周端面35eの形状は、単結晶基板1の厚み方向に非対称であってもよい。
外周端部の上面の曲率半径Rは、80μm以下であればよく、40μm以下であることが好ましく、20μm以下であることがより好ましい。
「SiCエピタキシャルウェハの製造方法」
本実施形態にかかるSiCエピタキシャルウェハの製造方法は、c面に対してオフ角を有する面を主面とする4H−SiC単結晶基板の外周端部の上面を、80μm以下の曲率半径に加工する工程を有する。
まず4H−SiCのインゴットを作製する。SiCのインゴットは、公知の方向で作製できる。例えば、昇華法を用いて種結晶上に単結晶を結晶成長させる。
次いで、SiCインゴットから単結晶基板を作製する。単結晶基板は、SiCインゴットをワイヤーソー等で切断して得られる。切断は、c面に対してオフ角を持つように切断する。
次いで、単結晶基板の外周端部の上面を、80μm以下の曲率半径に加工する。加工は、公知の加工方法を用いて行うことができる。例えば、砥石を用いた外周研削、砥粒が固定されたラッピングフィルムを用いたフィルム研磨等を用いることができる。砥石を用いた外周研削としては、コンタクリング加工等を用いることができる。
加工後の端部が所定の形状を満たしているかは、面取り形状の観察機を用いて確認できる。例えば、SPEEDFAM社製のEPRO−212EN等を用いることができる。
そして、外周端部が所定の形状の単結晶基板上にエピタキシャル膜を成膜する。エピタキシャル膜の成膜は、公知の方法を用いることができる。
以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
「実施例1」
実施例1では、単結晶基板のベベル部の形状を変えながら、外端ステップバンチングの発生の有無を確認した。ベベル部の形状は、斜面部を有する場合は図5(a)の形状とし、斜面部を有さない場合は、図5(c)の形状とした。そして、曲率半径R(図5(a)、(c)参照)、斜面部32の斜面長さA1(図5(a)参照)、基板部11とベベル部12との接続点のなす角θ1の異なる単結晶基板を準備した。ここで、基板部11とベベル部12との接続点のなす角θ1は、図5(a)の場合は斜面部32の斜面と基板部11の主面とのなす角であり、図5(c)の場合は外周端部35の上面35e1と基板部11の主面とのなす角である。そして、これらの単結晶基板上に、エピタキシャル膜を10μm成膜した。その結果を、表1に示す。なお、表1において、反OFはSiCエピタキシャルウェハの中心に対してオリエンテーションフラットと反対側を意味し、反IFはSiCエピタキシャルウェハの中心に対してインデックスフラットと反対側を意味する。
また表1の結果を図6にまとめた。図6(a)は、曲率半径Rと、基板部とベベル部との接続点のなす角θ1と、の関係を示した図であり、図6(b)は、斜面部の斜面長さAと、基板部とベベル部との接続点のなす角θ1と、の関係を示した図である。図6(a)及び図6(b)において、四角のマークで図示したものが比較例1−1に対応する。図6(a)に示すように、外周端部の曲率半径Rが80μm以下の単結晶ウェハ上に、SiCエピタキシャル膜を形成すると、外端ステップバンチングは生じなかった。図7は、実施例1−1と比較例1−1の共焦点顕微鏡像である。
「実施例2」
実施例2では、単結晶基板上に成長させるエピタキシャル膜の厚みを変更した。その結果を表2に示す。
実施例2に示すように、エピタキシャル膜の厚さを変えても、外端ステップバンチングの発生の有無は変化がなかった。一方で、外端ステップバンチングが発生した比較例2−1において、エピタキシャル膜の厚みが変わると、外端ステップバンチングの長さが変化した。すなわち、外端ステップバンチングが多少発生する単結晶基板を用いる場合でも、エピタキシャル膜の厚みを薄くすると、デバイス作製に影響を及ぼすエリア内に、外端ステップバンチングが至ることを抑制できる。
10 SiCエピタキシャルウェハ
1 単結晶基板
2 エピタキシャル膜
11 基板部
12 ベベル部
1a 主面
1b 外周上端
10e 外周端
22,22a,22b テラス
23,23a,23b ステップ
31,33,35 外周端部
32 斜面部
31e,33e,35e 外周端面
35e1 上面
35e2 側面
35e3 下面

Claims (4)

  1. c面に対してオフ角を有する面を主面とし、周縁部にベベル部を有する4H−SiC単結晶基板と、
    前記4H−SiC単結晶基板上に形成されたSiCエピタキシャル膜と、を備え、
    前記SiCエピタキシャル膜の外周端から延在し、前記外周端より3mm以上内側の位置まで至る外端ステップバンチングを有さない、SiCエピタキシャルウェハ。
  2. 前記外周端から3mm以内の領域にも外端ステップバンチングを有さない、請求項1に記載のSiCエピタキシャルウェハ。
  3. c面に対してオフ角を有する面を主面とし、周縁部にベベル部を有する4H−SiC単結晶基板と、
    前記4H−SiC単結晶基板上に形成されたSiCエピタキシャル膜と、を備え、
    前記ベベル部の外周端部の上面の曲率半径が80μm以下である、SiCエピタキシャルウェハ。
  4. c面に対してオフ角を有する面を主面とする4H−SiC単結晶基板の外周端部の上面を、80μm以下の曲率半径に加工する工程を有する、SiCエピタキシャルウェハの製造方法。
JP2017165550A 2017-08-30 2017-08-30 SiCエピタキシャルウェハ及びその製造方法 Active JP7125252B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017165550A JP7125252B2 (ja) 2017-08-30 2017-08-30 SiCエピタキシャルウェハ及びその製造方法
JP2022128040A JP7338759B2 (ja) 2017-08-30 2022-08-10 4H-SiC単結晶基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017165550A JP7125252B2 (ja) 2017-08-30 2017-08-30 SiCエピタキシャルウェハ及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022128040A Division JP7338759B2 (ja) 2017-08-30 2022-08-10 4H-SiC単結晶基板

Publications (2)

Publication Number Publication Date
JP2019046859A true JP2019046859A (ja) 2019-03-22
JP7125252B2 JP7125252B2 (ja) 2022-08-24

Family

ID=65814688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017165550A Active JP7125252B2 (ja) 2017-08-30 2017-08-30 SiCエピタキシャルウェハ及びその製造方法

Country Status (1)

Country Link
JP (1) JP7125252B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220130675A1 (en) * 2020-10-28 2022-04-28 Denso Corporation Processed wafer and method of manufacturing chip formation wafer
WO2022137727A1 (ja) * 2020-12-21 2022-06-30 Jx金属株式会社 リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
JP2022098257A (ja) * 2020-12-21 2022-07-01 Jx金属株式会社 リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043969A (ja) * 2007-08-09 2009-02-26 Osaka Univ 半導体ウエハ外周部の加工方法及びその装置
JP2011049496A (ja) * 2009-08-28 2011-03-10 Showa Denko Kk SiCエピタキシャルウェハ及びその製造方法
JP2012051795A (ja) * 2011-10-25 2012-03-15 Showa Denko Kk SiCエピタキシャルウェハ
JP2013219206A (ja) * 2012-04-10 2013-10-24 Sumitomo Electric Ind Ltd 炭化珪素単結晶基板およびその製造方法
JP2014231457A (ja) * 2013-05-29 2014-12-11 住友電気工業株式会社 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法
JP2015170648A (ja) * 2014-03-05 2015-09-28 信越半導体株式会社 半導体エピタキシャルウェーハの製造方法及び半導体エピタキシャルウェーハ
JP2016032002A (ja) * 2014-07-28 2016-03-07 昭和電工株式会社 SiCエピタキシャルウェハの製造方法、SiCエピタキシャルウェハ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043969A (ja) * 2007-08-09 2009-02-26 Osaka Univ 半導体ウエハ外周部の加工方法及びその装置
JP2011049496A (ja) * 2009-08-28 2011-03-10 Showa Denko Kk SiCエピタキシャルウェハ及びその製造方法
JP2012051795A (ja) * 2011-10-25 2012-03-15 Showa Denko Kk SiCエピタキシャルウェハ
JP2013219206A (ja) * 2012-04-10 2013-10-24 Sumitomo Electric Ind Ltd 炭化珪素単結晶基板およびその製造方法
JP2014231457A (ja) * 2013-05-29 2014-12-11 住友電気工業株式会社 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法
JP2015170648A (ja) * 2014-03-05 2015-09-28 信越半導体株式会社 半導体エピタキシャルウェーハの製造方法及び半導体エピタキシャルウェーハ
JP2016032002A (ja) * 2014-07-28 2016-03-07 昭和電工株式会社 SiCエピタキシャルウェハの製造方法、SiCエピタキシャルウェハ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220130675A1 (en) * 2020-10-28 2022-04-28 Denso Corporation Processed wafer and method of manufacturing chip formation wafer
US11881407B2 (en) 2020-10-28 2024-01-23 Denso Corporation Processed wafer and method of manufacturing chip formation wafer
WO2022137727A1 (ja) * 2020-12-21 2022-06-30 Jx金属株式会社 リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
JP2022098256A (ja) * 2020-12-21 2022-07-01 Jx金属株式会社 リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
JP2022098257A (ja) * 2020-12-21 2022-07-01 Jx金属株式会社 リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
JP7166323B2 (ja) 2020-12-21 2022-11-07 Jx金属株式会社 リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
JP7166324B2 (ja) 2020-12-21 2022-11-07 Jx金属株式会社 リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ

Also Published As

Publication number Publication date
JP7125252B2 (ja) 2022-08-24

Similar Documents

Publication Publication Date Title
JP6459132B2 (ja) SiCエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法
JP6493690B2 (ja) SiCエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法
JP5839069B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
JP2008535761A (ja) 歪み、反り、及びttvが少ない75ミリメートル炭化珪素ウェハ
US9966249B2 (en) Silicon carbide semiconductor substrate and method for manufacturing same
TWI570260B (zh) 矽晶圓
JP2019046859A (ja) SiCエピタキシャルウェハ及びその製造方法
KR20160065090A (ko) 다이아몬드 기판 및 다이아몬드 기판의 제조 방법
JP2010076967A (ja) 炭化ケイ素基板の製造方法および炭化ケイ素基板
JP6669157B2 (ja) C面GaN基板
KR102071161B1 (ko) SiC 에피택셜 웨이퍼의 제조 방법
JP6645896B2 (ja) 炭化珪素半導体基板の製造方法
JP2018104231A (ja) SiCウェハの製造方法及びSiCウェハ
JP6260603B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
JP4223455B2 (ja) サセプタ
JP6583989B2 (ja) SiC単結晶シード、SiCインゴット、SiC単結晶シードの製造方法及びSiC単結晶インゴットの製造方法
JP6635579B2 (ja) SiCエピタキシャルウェハ
JP7338759B2 (ja) 4H-SiC単結晶基板
JP6465193B2 (ja) 炭化珪素単結晶基板および炭化珪素エピタキシャル基板
JP6489191B2 (ja) 炭化珪素半導体基板
JP2016111043A (ja) ウェハ支持台、化学気相成長装置、エピタキシャルウェハ
WO2019003668A1 (ja) SiCエピタキシャルウェハ及びその製造方法
JP2014086446A (ja) SiCウェハの切断方法
JP2008235767A (ja) 半導体素子及びその製造方法
JP2020126985A (ja) SiCエピタキシャルウェハ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220812

R150 Certificate of patent or registration of utility model

Ref document number: 7125252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350