JP5014117B2 - 積層欠陥核生成部位を低減する逐次的リソグラフィ方法および積層欠陥核生成部位を低減した構造 - Google Patents

積層欠陥核生成部位を低減する逐次的リソグラフィ方法および積層欠陥核生成部位を低減した構造 Download PDF

Info

Publication number
JP5014117B2
JP5014117B2 JP2007503907A JP2007503907A JP5014117B2 JP 5014117 B2 JP5014117 B2 JP 5014117B2 JP 2007503907 A JP2007503907 A JP 2007503907A JP 2007503907 A JP2007503907 A JP 2007503907A JP 5014117 B2 JP5014117 B2 JP 5014117B2
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide layer
epitaxial silicon
crystallographic direction
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007503907A
Other languages
English (en)
Other versions
JP2007529901A (ja
Inventor
ハリン クリステル
レンデンマン ハインツ
ジョン スマケリス ジョセフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2007529901A publication Critical patent/JP2007529901A/ja
Application granted granted Critical
Publication of JP5014117B2 publication Critical patent/JP5014117B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Stacking Of Articles And Auxiliary Devices (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Detection And Correction Of Errors (AREA)

Description

本発明は、半導体材料およびデバイスならびにその作製方法に関し、より詳細には、単結晶半導体材料を成長させる方法、それによって形成される材料およびその中に形成されるデバイスに関する。
本出願は、２００４年３月１８日付け出願の「Ｌｉｔｈｏｇｒａｐｈｉｃ Ｍｅｔｈｏｄ ｔｏ Ｒｅｄｕｃｅ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ Ｎｕｃｌｅａｔｉｏｎ Ｓｉｔｅｓ ａｎｄ Ｒｅｄｕｃｅ Ｖｆ Ｄｒｉｆｔ ｉｎ Ｂｉｐｏｌａｒ Ｄｅｖｉｃｅｓ ａｎｄ Ｓｔｒｕｃｔｕｒｅｓ Ｈａｖｉｎｇ Ｒｅｄｕｃｅｄ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ Ｎｕｃｌｅａｔｉｏｎ Ｓｉｔｅｓ」という名称の米国特許仮出願第６０／５５４１２３号明細書の利益と優先権を主張するものであり、その開示を、その全文が本明細書に記載されているかのように参照により本明細書に組み入れる。
本発明は、米国政府契約番号Ｎ０００１４−０２−Ｃ−０３０２の下に創出された。米国政府は、本発明における支払済みライセンスを有するとともに、限定的状況において、Ｄｅｆｅｎｓｅ Ａｄｖａｎｃｅｄ Ｒｅｓｅａｒｃｈ Ｐｒｏｊｅｃｔｓ Ａｇｅｎｃｙ （“ＤＡＲＰＡ”）が授与した契約番号Ｎ０００１４−０２−Ｃ−０３０２の条項により規定される妥当な条件で他者にライセンスを与えることを特許権所有者に対して要求する権利を有する。
本発明は、パワーエレクトロニクスデバイスなどの電子デバイスに使用される半導体材料を作製する方法に関する。特に、本発明のいくつかの実施形態は、炭化ケイ素内の結晶欠陥を低減することのできるプロセス、ならびに結果として得られる構造およびデバイスに関する。本発明は、同時係属であり同一出願人による特許出願である特許文献１および２に開示された主題に関係しており、この両者の内容は、本明細書に完全に記載されているかのように参照によりその全文を本明細書に組み入れてある。
炭化ケイ素
炭化ケイ素（ＳｉＣ）は、最近の２０年間において、シリコンおよびガリウム砒素の両方よりも多くの利点をもたらすことのできる適当な半導体材料の候補として登場した。炭化ケイ素は特に、広いバンドギャップ、高い破壊電界、高い熱伝導度、高い飽和電子ドリフト速度を有するとともに、物理的に極めて頑強（ｒｏｂｕｓｔ）である。炭化ケイ素は、融点が極めて高く、世界中で知られた最も硬い材料の１つである。
しかしながら、その物理的特性ゆえに、炭化ケイ素は作製が比較的困難な場合もある。炭化ケイ素は多くのポリタイプ（ｐｏｌｙｔｙｐｅ）として成長する可能性があるので、大きな単結晶に成長することが難しい場合がある。炭化ケイ素を成長させるために使用される高い温度によっても、不純物レベル（ドーピングを含む）の制御が比較的困難となり、同様に、薄膜（例えば、エピタキシャル層）の作製において困難を生じることもある。その硬さゆえに、半導体ウエハをスライスおよび研磨する従来の工程も、炭化ケイ素についてはより困難となることがある。同様に、それは化学的侵食に対して耐性があるため、従来の方法でエッチングすることが困難な場合がある。
さらに、炭化ケイ素は１５０を超えるポリタイプを形成する可能性があり、それらの多くは、比較的小さい熱力学的差異で隔てられている。結果として、炭化ケイ素で単結晶の基板および高品質なエピタキシャル層（「エピ層（ｅｐｉｌａｙｅｒ）」）を成長させることは、従来から困難な課題であり、現在でも困難なことがある。
しかしながら、本発明の譲受人によりなされたものを含めて、この特定の分野における大量の研究および発見に基づいて、炭化ケイ素の成長およびその有用なデバイスへの加工において数多くの進歩があった。したがって、現在では、ＩＩＩ族窒化物などの他の有用な半導体のための基板として炭化ケイ素を組み込んだ市販デバイスが入手可能であり、青色および緑色の発光ダイオードが作製される。また、マイクロ波および無線周波数（ＲＦ）の高電力・高電圧用途、および／またはその他の用途の市販の炭化ケイ素ベースのデバイスが入手可能である。
炭化ケイ素技術の成功によってある種のＳｉＣベースのデバイスの利用可能性が増大したことによって、それらのデバイスの特定の側面がより明白となってきた。特に、バイポーラパワーデバイスなどのある種の炭化ケイ素ベースのバイポーラデバイスの順方向電圧（Ｖｆ）は、ある種のデバイスの動作中に顕著に増大する場合があることが観測されている。この増大は、一般に、「Ｖｆドリフト」と呼ばれる。半導体デバイスにおけるそのような機能上の問題は、多くの理由により、それらのデバイスが形成されている材料の結晶構造上の欠陥から生じる可能性がしばしばある。これらの欠陥の例について以下で考察する。
基板上に薄いエピタキシャル膜などの半導体材料の層を形成するために、堆積システムおよび方法が一般的に使用されている。例えば、化学気相蒸着（ＣＶＤ）反応器システムおよびプロセスを使用して、基板上に炭化ケイ素（ＳｉＣ）などの半導体材料の層を形成することができる。ＣＶＤプロセスは、エピタキシャル層など、制御された特性、厚さ、および／または配置を有する層を形成するのに特に有効である。一般に、ＣＶＤなどの堆積システムにおいて、基板が、サセプタ（ｓｕｓｃｅｐｔｏｒ）に入れられて反応チャンバ内に配置され、基板上に堆積させようとする試薬または反応物質を含む１種または複数のプロセスガスが、基板に隣接するチャンバ中に導入される。プロセスガスは、均一な、または制御された濃度の試薬または反応物質を基板に提供するために、反応チャンバを通過して流してもよい。
炭化ケイ素の結晶構造
ＣＶＤ反応器などの堆積システムを使用して、２Ｈ、４Ｈ、６Ｈ、１５Ｒ、３Ｃなどの所定のポリタイプを有する単結晶炭化ケイ素基板上に、炭化ケイ素のエピタキシャル層を形成することができる。「ポリタイプ」という用語は、結晶構造中の原子の層の順序および配置を意味する。したがって、炭化ケイ素の異なるポリタイプは化学量論的には同一であるが、それらは異なる結晶構造を有し、その結果として、バンドギャップ、キャリヤ移動度および破壊電界強度などの材料特性において異なる可能性がある。文字Ｈ、ＲおよびＣは、ポリタイプの一般的な結晶構造、すなわち、六方晶、菱面体および立方体をそれぞれ指す。ポリタイプ表記内の数字は、層配置の反復周期を意味する。したがって、４Ｈ結晶は、結晶内の原子の配置が、４つの二重層（ｂｉ−ｌａｙｅｒ）毎に反復される六方晶構造を有する。
図１は、仮想的結晶の六方単位格子を示す。単位格子６０は、一対の対向する六角形面６１Ａ、６１Ｂを含む。この六角形面は、ｃ軸に垂直であり、このｃ軸は、六方晶における方向を表記するためのミラー・ブラヴェ（Ｍｉｌｌｅｒ−Ｂｒａｖａｉｓ）指数系によって定義される、＜０００１＞方向に沿って延びている。したがって、この六角形面は、ｃ面（ｃ−ｆａｃｅ）と呼ばれることがあり、これは結晶のｃ平面（ｃ−ｐｌａｎｅ）または底面を画定する。ｃ平面に垂直な平面は、柱面（ｐｒｉｓｍａｔｉｃ ｐｌａｎｅ）と呼ばれる。
炭化ケイ素は、半導体性能およびデバイスにとって潜在的に有利な多くの物理的および電子的特徴を有する。これらには、広いバンドギャップ、高い熱伝導度、高い飽和電子ドリフト速度、高い電子移動度、優れた機械的強度、および耐放射性（ｒａｄｉａｔｉｏｎ ｈａｒｄｅｎｅｓｓ）などがある。しかしながら、炭化ケイ素膜内の結晶欠陥の存在は、その欠陥の種類、場所、および密度に応じて、その膜内に作製される電子デバイスの性能を制限する可能性がある。したがって、相当な量の研究において、炭化ケイ素膜内の欠陥の低減が注目されてきた。マイクロパイプ（ｍｉｃｒｏｐｉｐｅ）などのある種の欠陥は、デバイスの性能を大幅に制限し、デバイスの動作を阻止さえすることが知られている。その他の欠陥、例えば貫通転位（ｔｈｒｅａｄｉｎｇ ｄｉｓｌｏｃａｔｉｏｎ）などは、個々にはデバイス動作に破局的であるとは考えられておらず、したがって、それらは、エピタキシャル膜で通常見られる密度においてはデバイス性能に大きく影響を与えないだろう。
高電圧ブロック能力（ｈｉｇｈ ｖｏｌｔａｇｅ ｂｌｏｃｋｉｎｇ ｃａｐａｂｉｌｉｔｙ）が望まれる用途（例えば、パワースイッチング用途）には、炭化ケイ素膜は、通常「オフアクシス（ｏｆｆ−ａｘｉｓ）」で成長される。すなわち、基板結晶が、垂直（ｎｏｒｍａｌ）結晶軸（ｃ軸）に対してわずかに傾斜した角度で、スライシングされる。４Ｈまたは６Ｈなどの六方晶ポリタイプを例に取ると、この切断の傾斜角は、図２に示す標準的な結晶学的方向の１つ、すなわち（六方単位格子の点に向う）
Figure 0005014117
方向または（六方単位格子の平坦な側面の中心に向かう）
Figure 0005014117
方向、あるいは異なる方向に沿わせることができる。オフアクシススライシングの結果として、作製された基板の面はプラトーとステップの周期的な配置で特徴づけることができる。例えば、本明細書に完全に記載されているかのようにその開示が本明細書に参照により組み入れてある、特許文献３を参照されたい。
したがって、エピタキシャル層が基板上で成長されるとき、堆積された原子は、結晶層のステップの露出した縁部にある原子と結合し、これによって、そのステップはいわゆるステップ・フロー方式で横方向に成長する。ステップ・フロー成長は、図３に示してある。各層またはステップは、結晶が最初にオフアクシスに切断された方向（図３に示す場合では
Figure 0005014117
方向）に成長する。
結晶学的欠陥
最も基本的なレベルにおいて、構造上の結晶学的欠陥は、４つのカテゴリーに分類することができる。これらのカテゴリーは、点欠陥、線欠陥、面欠陥および３次元欠陥である。点欠陥には空孔があり、線欠陥には転位があり、面欠陥には積層欠陥があり、また３次元欠陥にはポリタイプの包含（ｉｎｃｌｕｓｉｏｎ）がある。
転位とは、結晶中で多数の単位格子にわたって延びる、一種の構造的欠陥である。転位についてのより明確な説明では、転位は、らせん（ｓｃｒｅｗ）転位と刃状（ｅｄｇｅ）転位に分類される。当業者には認識されているように、現実の結晶において原子から原子（またはイオンからイオン）へと続き、それ自体に戻る対称形の経路は、バーガース（Ｂｕｒｇｅｒｓ）回路と呼ばれている。その構造を類型化する格子中における同経路がそれ自体に戻らず、それによって始点と終点とが同一の原子上にない場合には、バーガース回路は１つまたは複数の転位を包含する。格子において閉回路を完成するベクトルは、バーガースベクトルと呼ばれ、転位の大きさおよび方向を示す。
バーガースベクトルが、転位の位置を特定する線と平行である場合には、その欠陥は、らせん転位と呼ばれる。反対に、バーガースベクトルが、転位と垂直である場合には、それは刃状転位と呼ばれる。刃状転位の最も簡単な形態は、一枚の余分のカードがトランプの一組（ｄｅｃｋ）に途中まで差し込まれているのに似た形で、２つの正常な平面間に織り込まれた（ｉｎｔｅｒｗｏｖｅｎ）原子またはイオンの不完全な平面である。
らせん転位は、必ずしも不利益ではなく、実際に、結晶の成長にとって有益である場合がある。例えば、炭化ケイ素結晶の名目上（０００１）面を向いた成長表面における、１Ｃ貫通らせん転位（１Ｃ ｔｈｒｅａｄｉｎｇ ｓｃｒｅｗ ｄｉｓｌｏｃａｔｉｏｎ）は、１原子または数原子の高さである再生端部（ｒｅｇｅｎｅｒａｔｉｎｇ ｅｄｇｅ）を提供する。この端部においては、結晶の連続成長が比較的容易である。しかしながら、転位は、結晶内で塑性流動を比較的に容易に起させる。転位は、選好的にすべり面に沿って移動する。転位は、結晶中を比較的容易に移動するが、その理由は、すべり面における移動に必要なことは、構造要素のわずかな変位だけであるからである。言い換えると、すべり面は、結晶がそれによって再構成されることができる、低エネルギー中間状態を提供する。
炭化ケイ素内の欠陥
炭化ケイ素パワーデバイスにおいては、そのような比較的低エネルギーの中間状態が利用可能なことは、転位の運動を駆動するのに必要となるであろう比較的少量のエネルギーがデバイスの動作により提供されるので、欠陥が成長し続けることを助長する。
市販品質のＳｉＣウエハおよびエピ層は、通常、らせん転位および刃状転位の両方を含む。これらの転位は、結晶内部でのそれらの配列によってさらに分類することができる。ｃ軸に沿って伝播する転位は、貫通転位と呼ばれ、ｃ平面中にある転位は、底面（ｂａｓａｌ ｐｌａｎｅ）転位と呼ばれる。一般に、ＳｉＣにおいて、底面転位が以下に記述するメカニズムによって部分転位に優先的に分解できることがエネルギー的に好ましい。
Figure 0005014117
上記の分解反応は、底面転位の２つのショックレー（Ｓｈｏｃｋｌｅｙ）部分転位への分解を説明する。上記の分解中に生成される線欠陥は、積層欠陥の境界を定めることになる。実際に、部分転位は、一般に、積層欠陥が自由表面に到達しない限り、積層欠陥の全外周を覆う（ｂｉｎｄ）。この積層欠陥は、一般に、バイポーラデバイスにおいて電気的に活性であり、順方向動作中に、電子−空孔プラズマ（ｅｌｅｃｔｒｏｎ−ｈｏｌｅ ｐｌａｓｍａ）の濃度が、積層欠陥の近傍において減少することがある。プラズマ濃度が減少すると、デバイスの順方向電圧が増大することがある。問題をさらに潜在的に複雑にするのは、再結合により促進される転位すべり（ｄｉｓｌｏｃａｔｉｏｎ ｇｌｉｄｅ）によって、積層欠陥が、デバイスの順方向動作中に拡張し続ける可能性があることである。この挙動は、機能特性が動作中に予測不能に変化する可能性のあるデバイスをもたらす可能性があるので、デバイスの利用に対する大きな障害となりうる。
言い換えると、炭化ケイ素バイポーラデバイスを介して電流を流すと、結晶内に先在する欠陥のために、結晶構造内での変化が開始または伝播しやすい（あるいはその両方である）。上述のように、多くのＳｉＣポリタイプが熱力学的に密に近接しており、固体相転移の可能性が非常に高い。積層欠陥がデバイスの活性領域のかなりの部分に影響を与える場合には、それらの欠陥は、多くの用途において要求または要望されるように精密におよび／または効率的に動作することを妨害する可能性がある望ましくない形で、順方向電圧を増大させる傾向がある。
ある慣習では、転位密度は、材料１立方センチメートル当りの、センチメートルで表した転位の長さによって記述され、したがって転位密度単位は、平方センチメートル当り（ｃｍ−２）ということになる。別の慣習（そして本明細書において使用する態様）においては、ＳｉＣエピ層成長のための４Ｈ−ＳｉＣ基板のオフアクシスの方向付け、および転位を検出するのに使用される一般的エッチング技法によって、（やはりｃｍ−２の単位の）エッチピット密度を使用してＳｉＣ内の転位密度を記述することがより便宜になる。したがって、当業者は、ｃｍ／ｃｍ３で表わされる所与の転位密度について、ピット数／ｃｍ２で表わした場合、代表的な転位の配置および基板のオフアクシス角に応じて非常に異なる転位ピット密度を得る可能性があることを理解するであろう。それゆえ、２つの数字は、同一の正味の単位（ｃｍ−２）を有することになるが、それらは必ずしも同一の実際転位密度を示すものではない。明瞭性と整合性のために、本出願においては転位密度は、ケイ素面が作製され（０００１）面から８°オフアクシスの基板（ｓｉｌｉｃｏｎ ｆａｃｅ ｐｒｅｐａｒｅｄ，８°ｏｆｆ−ａｘｉｓ（０００１）ｏｒｉｅｎｔｅｄ ｓｕｂｓｔｒａｔｅ）、のエッチングされたエピ表面上に描かれた（ｄｅｌｉｎｅａｔｅｄ）固有ピットの密度（ｄｅｎｓｉｔｙ ｏｆ ｓｐｅｃｉｆｉｃ ｐｉｔｓ）として記述する。
現在、市販されている４Ｈ−ＳｉＣ基板は、本明細書で使用する慣習でｃｍ２当りほぼ１Ｅ３から１Ｅ５（約１０３〜１０５）本の転位を有することがある。これには、貫通らせん状転位および貫通刃状転位ならびに底面転位が含まれる。おそらくは、すべての種類の転位がデバイス性能に影響を与える可能性があるが、特に底面転位は、Ｖｆドリフトを発生させる可能性のある積層欠陥の有力な核生成部位であると言われている。
そしてまた、基板内の欠陥は、そのような基板上に成長したエピタキシャル層内に複製されることが多く、したがって、基板結晶の品質が、結果として得られるデバイスの品質と性能に対して非常に重要な因子となる。
従来式の基板作製およびエピ層成長の実施方法は、底面転位の密度を、基板内での１Ｅ３〜１Ｅ４ｃｍ−２から、エピ層内での約４００ｃｍ−２まで、かなり効率的に低減することが可能である。この転位密度の低減は、基板作製およびエピ層成長操作の両方における変更を通じて達成することができる。
米国特許出願第10/046346号明細書（米国特許出願公開第2003-0080842 Al明細書） 米国特許出願第10/605312号明細書 米国特許第4912064号明細書 米国特許第4865685号明細書 米国特許第4981551号明細書 米国特許出願第10/046346号明細書 米国特許公開第2003/0079689号明細書 米国特許出願第10/414787号明細書 米国特許出願第09/756548号明細書 米国特許出願第10/117858号明細書 米国特許第4912063号明細書 米国特許第5679153号明細書 米国特許第6297522号明細書 米国特許第6034001号明細書 米国特許第5571374号明細書 米国特許第5227034号明細書
したがって、ＳｉＣベースのバイポーラおよび他のデバイスの構造および動作を引き続き改良するために、下にある基板およびそれらの結晶構造を引き続き改良することが望ましい。
本発明のいくつかの実施形態によれば、エピタキシャル炭化ケイ素層は、所定の結晶学的方向に向かってオフアクシスに方向付けられた炭化ケイ素基板の表面に、複数の第１の形態（ｆｅａｔｕｒｅ）を形成することによって作製することができる。複数の第１の形態は、所定の結晶学的方向に非平行（すなわち、斜めまたは直角）に方向付けられた、少なくとも１つの側壁を備える。次いで、第１のエピタキシャル炭化ケイ素層が、複数の第１の形態を備える炭化ケイ素基板の表面上で成長させられる。次いで、複数の第２の形態が、第１のエピタキシャル層の表面内に形成される。この複数の第２の形態は、所定の結晶学的方向に対して非平行に方向付けられた、少なくとも１つの側壁を備える。次いで、第２のエピタキシャル炭化ケイ素層が、複数の第２の形態を備える第１のエピタキシャル層の表面上で成長させられる。第１および第２の形態は、同一のものにしても、少なくとも部分的に異なるものにしてもよい。
いくつかの実施形態においては、第１および／または第２の形態は、炭化ケイ素表面をマスキングして、次いで露出されている表面をエッチングすることによって形成される。いくつかの実施形態においては、エッチングは、ドライエッチングによって実施される。ドライエッチングは、ＮＦ３および／またはＳＦ６などのエッチングガスエッチングを使用して実施される。いくつかの実施形態において、ＮＦ３が使用される。いくつかの実施形態において、所定の結晶学的方向は
Figure 0005014117
方向である。
いくつかの実施形態において、複数の第１および／または第２の形態は、所定の結晶学的方向に直角の方向に延びる複数のトレンチを備える。他の実施形態においては、トレンチは、所定の結晶学的方向に対して斜めに延びる。斜め方向および直角方向のトレンチを設けてもよい。他の実施形態において、複数の第１および／または第２の形態は、六角形ピットの周期的繰り返しパターンなどの複数のピットを備える。トレンチなどの第１および第２の形態は、互いに位置をずらせて（ｏｆｆｓｅｔ）もよい。
いくつかの実施形態において、第１のエピタキシャル炭化ケイ素層は、第１のエピタキシャル炭化ケイ素層が炭化ケイ素基板よりも低い底面転位密度を有するように、炭化ケイ素基板の表面上に成長させられる。さらに、本発明の他の実施形態においては、第２のエピタキシャル炭化ケイ素層は、第１のエピタキシャル炭化ケイ素層よりも低い底面転位密度を有する。
本発明のいくつかの実施形態による炭化ケイ素半導体構造は、所定の結晶学的方向に向かってオフアクシスに方向付けられ、その表面内に複数の第１の形態を備える炭化ケイ素基板を備える。複数の第１の形態は、所定の結晶学的方向に非平行（すなわち、斜めおよび／または直角）に方向付けられた、少なくとも１つの側壁を備える。また、第１のエピタキシャル炭化ケイ素層が、複数の第１の形態を備える炭化ケイ素基板の表面上に設けられている。第２の形態が、炭化ケイ素基板に対して遠方側の、第１のエピタキシャル層の表面内に設けられ、第２のエピタキシャル炭化ケイ素層が、第１のエピタキシャル層の表面上に設けられている。
所定の結晶学的方向は、
Figure 0005014117
方向とすることができる。第１および／または第２の形態は、トレンチおよび／または凹部（ｄｅｐｒｅｓｓｉｏｎ）を備えることができ、かつ／または上述のように位置をずらせることができる。やはり上述したように、第１のエピタキシャル炭化ケイ素層は、炭化ケイ素基板よりも低い底面転位密度を有し、第２のエピタキシャル炭化ケイ素層は、第１のエピタキシャル炭化ケイ素層よりも低い底面転位密度を有することができる。
本発明の他の実施形態では、所定の結晶学的方向に向かってオフアクシスに方向付けられた炭化ケイ素基板の表面内の、複数の第１の形態の少なくとも１つの側壁からエピタキシャル成長させてエピタキシャル炭化ケイ素層を形成することによって、エピタキシャル炭化ケイ素層を作製し、この少なくとも１つの側壁は、所定の結晶学的方向に対して非平行に方向付けられている。複数の第２の形態の少なくとも１つの側壁が、第１のエピタキシャル層の表面内にエピタキシャル成長される。この形態は、上述のように、トレンチおよび／または凹部とすることができる。
さらに、本発明の他の実施形態による方法および構造では、炭化ケイ素以外の単結晶基板を使用して、２つ以上のエピタキシャル層をその上に作製してもよい。
本発明の実施形態が示されている添付の図面を参照して、本発明を以下により詳細に説明する。しかしながら、本発明は、多くの異なる形態に具現化することが可能であり、本明細書に示す実施形態に限定されると解釈すべきではない。そうではなく、これらの実施形態は、本開示を綿密で完全なものとし、本発明の範囲を当業者に十分に伝えるために提示するものである。図面においては、層および領域の大きさおよび相対的大きさが、明瞭性のために誇張してある場合がある。要素または層が、別の要素または層の「上に」あると言及されるとき、要素または層は、他の要素または層の上に直接あるか、または要素または層が介在することがあることが理解されるだろう。対照的に、要素が、別の要素または層の「上に直接」あると言及されるときには、介在する要素または層は存在しない。類似の番号は、全体通して類似の要素を指す。本明細書において使用されるとき、「および／または」という用語は、関連する列挙項目の１つまたは複数の任意の組合せのすべてを含む。
本明細書において使用する用語は、特定の実施形態を記述するためだけのものであり、本発明を限定することを意図するものではない。本明細書に使用するとき、単数形「ａ」、「ａｎ」および「ｔｈｅ」は、文脈がそうではないことを明確に示さない限り、複数形も含むことが意図されている。さらに、本明細書で使用するとき、「含む」、「備える」という用語は、述べられた形態、整数（ｉｎｔｅｇｅｒ）、ステップ、動作、要素、および／または構成要素の存在を明示するが、１つまたは複数の他の形態、整数、ステップ、動作、要素、構成要素、および／またはそれらの群の存在または追加を除外しないことが理解されるだろう。したがって、例えば、２つの層の成長が本明細書に記載されているとしても、本発明の実施形態によって、３つ以上の層を成長させることが可能である。
第１、第２などの用語が本明細書において様々な要素、構成要素、領域、層および／または区分を記述するのに使用されることがあるが、これらの要素、構成要素、領域、層および／または区分は、これらの用語で限定されるべきでないことが理解されるだろう。これらの用語は、１つの要素、構成要素、領域、層または区分を、別の領域、層または区分と区別するためだけに使用される。したがって、以下に考察する第１の要素、構成要素、領域、層または区分は、本発明の教示から逸脱することなく、第２の要素、構成要素、領域、層または区分と名づけることができる。
さらに、「下方（ｌｏｗｅｒ）」または「底部（ｂｏｔｔｏｍ）」および「上方（ｕｐｐｅｒ）」または「頂部（ｔｏｐ）」などの相対的用語を、本明細書においては、図に示されているような１つの要素の別の要素に対する関係を記述するのに使用することがある。相対的用語は、図に表わされた方向付けに加えて、デバイスの異なる方向付けを包含することが意図されていることが理解されるだろう。例えば、図中のデバイスを反転した場合、他の要素の「下方」側にあると記述された要素は、他の要素の「上方」側に位置付けされることになる。したがって、例示的用語「下方」は、図の特定の方向付けに応じて「下方」および「上方」の両方の方向付けを包含することができる。同様に、１つの図中のデバイスが反転されると、他の要素の「下に（ｂｅｌｏｗ，ｂｅｎｅａｔｈ）」あると記述された要素は、他の要素の「上に（ａｂｏｖｅ）」位置付けされることになる。したがって、例示的用語「下に」は、上下の方向付けの両方を包含することができる。
本明細書においては、本発明の実施形態を、本発明の理想化した実施形態の略図である断面図および／または他の図を参照して説明する。したがって、例えば、製造技法および／または公差の結果として、図示された形状からの変動が予期されるべきである。したがって、本発明の実施形態は、本明細書に示す領域の特定の形状に限定されるものと解釈すべきではなく、例えば、製造から生じる形状の偏りを含む。例えば、多角形として図示されている成長または堆積された領域は、通常、第１の領域から異なる組成の第２の領域への不連続な変化ではなく、別の領域との縁部において、丸い又は曲線状の形態および／または濃度の勾配を有する。したがって、図に示す領域は、本質的に概略的なものであり、それらの形状は、デバイスの領域の正確な形状を図示することを意図するものではなく、また本発明の範囲を限定することを意図するものでもない。
本発明のいくつかの実施形態によれば、第１の結晶学的方向に向かってオフアクシスに方向付けられた炭化ケイ素基板上にエピタキシャル炭化ケイ素層を作製する方法は、第１の基板表面を、パターン形成されたエッチングマスクでマスキングすること、第１の基板表面をエッチングして複数の形態を形成することであって、それぞれの形態が第１の結晶学的方向に対して斜めまたは直角の角度で方向付けられた側壁を備えること、および前記エッチングされた第１の表面上に炭化ケイ素のエピタキシャル層を成長させることを含むことができる。基板は、例えば
Figure 0005014117
方向などの第１の結晶学的方向に向かってオフアクシスに方向付けられている。部分的にマスキングされた基板は、ＮＦ３および／またはＳＦ６を使用する反応性イオンエッチングなどのドライエッチングプロセスを使用してエッチングすることができる。
いくつかの実施形態において、複数の形態は、第１の結晶学的方向に対して斜めまたは直角の方向に延びる複数のトレンチを備える。その他の実施形態においては、複数の形態は、六角形の凹部の周期的繰り返しパターンを備える。
いくつかの実施形態において、基板が側壁を備える複数の形態によってパターン形成され、第１のエピタキシャル層が第１の欠陥密度で成長される。次いで、第１のエピタキシャル層が側壁を有する複数の形態によりパターン形成され、第２のエピタキシャル層が第１の欠陥密度よりも小さい第２の欠陥密度で成長される。
本発明のいくつかの実施形態による半導体構造は、第１の表面と、この第１の表面上に形成された炭化ケイ素のエピタキシャル層とを有するオフアクシス炭化ケイ素基板を備えることができる。この基板の第１の表面は、複数の形態を備え、各形態は、オフアクシス結晶学的方向に対して直角または斜めの側壁を有する。エピタキシャル層は、基板と比較して低い底面転位密度を有する。
本発明の他の実施形態は、第１の表面と、この第１の表面上に形成された炭化ケイ素の第１のエピタキシャル層とを有するオフアクシス炭化ケイ素基板を備える。この基板の表面は複数の形態を備え、各形態はオフアクシス結晶学的方向に直角または斜めの側壁を有する。第１のエピタキシャル層は、基板と比較して、低い底面転位密度を有する。第１のエピタキシャル層は複数の形態をさらに備え、各形態はオフアクシス結晶学的方向に直角または斜めの側壁を有する。第１のエピタキシャル層の上に第２のエピタキシャル層が成長される。第２のエピタキシャル層は、第１のエピタキシャル層と比較して、低い底面転位密度を有する。
本発明のいくつかの実施形態は、炭化ケイ素ベースのバイポーラデバイスにおいて積層欠陥核生成部位密度を低減する方法および／または順方向電圧（Ｖｆ）ドリフトを低減する方法、ならびに積層欠陥核生成部位として機能することのできる底面転位の密度を低減した炭化ケイ素構造を提供することができる。
いくつかの実施形態は、ドライエッチング、そしていくつかの実施形態ではＮＦ３および／またはＳＦ６の化学作用を使用した反応性イオンエッチング（ＲＩＥ）などのエッチングを炭化ケイ素基板のマスキングされた表面上で実施して、エピタキシャル成長がそこから進行することのできる側壁を有する複数の構造を形成することを含む。例示的であって限定的ではないが、炭化ケイ素のドライエッチングのための技法が特許文献４および５に記載されており、その内容のすべてを参照により本明細書に組み入れる。本明細書において説明するエッチングを実施するための他の技法および化学作用は、当該技術分野において一般に広く認識されており、本発明の実施形態を説明する目的以外では、本明細書において詳細には説明しない。
用語「基板」は、本明細においては、バルク単結晶（通常ブール（ｂｏｕｌｅ）から切り出される）、および、１つまたは複数のエピタキシャル層を含むことができるが基本的には（必ずしも排他的ではないが）その上に形成されるデバイスのための物理的および電子的サポートの役割を果たす、ウエハなどのデバイス先駆（ｐｒｅｃｕｒｓｏｒ）構造の両方を含むのに十分に広い意味で使用する。
同様に、用語「ドライエッチング」および「ウェットエッチング」は、反応性イオンもしくはプラズマエッチング（「ドライ」）または溶融塩もしくは他の溶液中でのエッチング（「ウェット」）を意味して使用することが多い。
必ずしもそうではないが一般的に基板はｎ型であり、これはｎ型基板が炭化ケイ素ベースのデバイスにおいて多くの利点をもたらすことができるためであり、ｃｍ３当り約１Ｅ１８〜１Ｅ１９（１×１０１８〜１×１０１９）キャリヤの活性キャリヤ濃度を有することができる。基板と比較して、エピタキシャル層のキャリヤ濃度は、その目的の観点から選択（または説明）することができる。「導電性」層は、通常、１Ｅ１８〜１Ｅ１９ｃｍ−３のキャリヤ濃度を有する。「ブロッキング」層は、通常、１Ｅ１６ｃｍ−３未満のキャリヤ濃度を有することができる。「活性」層は、最終デバイスの構造または目的に応じて、これらのパラメータの間のキャリヤ濃度を有することができる。したがって、ｎ、ｎ＋およびｎ−などの用語を、基板およびエピ層の両方を記述するのに使用することができるが、そのような用語は、限定的ではなく説明的な意味で考えるべきである。
デバイスがその上に形成される炭化ケイ素基板は、通常、炭化ケイ素ブールから炭化ケイ素基板ウエハをソーイングするステップ、およびその後に基板ウエハ上で非選択的エッチングを実行するステップによって、より大きな結晶（または「ブール」）から取り出すことができる。ほとんどの状況においては、ソーイングされた基板ウエハは、本発明のいくつかの実施形態による第１のパターン形成されたエッチングを実施する前に、ラッピング、研磨、エッチング（通常はＲＩＥ）、および（酸または溶媒による）洗浄が行われる。「ラッピングされた」という用語は、その典型的な意味、すなわち逆回転する（ｃｏｕｎｔｅｒ−ｒｏｔａｔｉｎｇ）ラップ盤と研磨剤（例えば、ダイアモンド）スラリーとを使用してウエハ表面を平坦化するステップを記述するのに使用される。ラッピングは、ウエハ表面を平行にするのを助け、鋸模様などの機械的欠陥を低減することができる。同様に、研磨、エッチングおよび洗浄のステップは、本発明のステップの前に、従来方式の別の方法で実行することもできる。
本発明のいくつかの実施形態は、エピ層内の底面転位の密度を有利に低減することができる。このような底面転位密度の低減は、先に組み入れた特許文献６において考察されている、活性デバイス領域を基板および表面欠陥と隔離するために特定された手段と組み合わせることができ、ＳｉＣバイポーラデバイスを得るのに使用してもよい。
本発明のいくつかの実施形態を実施することのできる堆積システム１０１を、図４の平面図に図式的に示してある。堆積システム１０１は、サセプタアセンブリ１００、貫通路１８０Ａを画定する石英（ｑｕａｒｔｚ）管１８０、電磁周波数（ＥＭＦ）発生器１８２（例えば、電源および管１８０を包囲するＲＦコイルを備える）、およびプロセスガスサプライ１６０を備える、水平、ホットウォール型、流入式（ｆｌｏｗ ｔｈｒｏｕｇｈ）、ＣＶＤシステムとすることができる。石英管１８０に加えて又はその代わりに、絶縁カバーをサセプタアセンブリ１００のまわりに設けてもよい。堆積システム１０１は、基板１２０（図５）上に層または膜を形成するのに使用することができる。図５には単一の基板１２０だけを示してあるが、システム１０１は、複数の基板１２０上に膜を同時に形成するように適合させることができる。
基板１２０は、堆積させようとする層の材料と同一または異なる材料によって形成されたウエハまたは他の構造とすることができる。基板１２０は、例えば、２Ｈ−、４Ｈ−または６Ｈ−ＳｉＣで形成することができる。膜をその上に堆積させる基板表面は、基礎となる基板とするか、または基礎となる基板上に重ねられた第１の若しくはその次の層とすることができる。例えば、堆積膜を支えるための基板１２０の表面は、堆積システム１０１または代替装置を使用して先に堆積させた層としてもよい。当業者であれば本開示に照らして理解するように、本発明の実施形態は、本明細書に具体的に言及した半導体材料以外のものについて有利に利用することができる。
一般的に、プロセスガスサプライ１６０は、以下に考察するように、プロセスガスをサセプタアセンブリ１００中に供給してそこを通過させる。ＥＭＦ発生器１８２は、サセプタアセンブリ１００を誘導加熱して、サセプタアセンブリ１００内に堆積反応が起こるホットゾーンをもたらす。プロセスガスは、継続してサセプタアセンブリ１００を通過して、排出ガスとしてそこから出るが、この排出ガスは、プロセスガスの残留成分に加えて、例えば反応副生成物を含むことがある。本発明の実施形態は、ホットウォールＣＶＤシステム以外の形式の堆積システムを使用することもできる。本発明のシステムおよび方法に対する他の修正は、本明細書の説明を読めば当業者には明白となるであろう。
プロセスガスは、試薬、反応物質、化学種（ｓｐｅｃｉｅｓ）、キャリヤなどの１種または複数の成分を含んでもよい。基板上にＳｉＣ層を形成することが望ましい場合、プロセスガスは、精製水素ガス（Ｈ２）などのキャリヤガスと共に、シラン（ＳｉＨ４）およびプロパン（Ｃ３Ｈ８）などの前駆体ガスを備えることができる。プロセスガスサプライ１６０は、必要に応じて流量制御装置および／または計量装置を有する、１つまたは複数のガス加圧容器から供給することができる。
例示的な従来型サセプタ１００を図５に示してある。サセプタ１００は、例えば図４に示したようなホットウォール、および／またはＣＶＤ反応器を通過する流れの中で使用することができる。サセプタ１００は、頂部サセプタ部材１００Ａおよび底部サセプタ部材１００Ｂを有する。また、サセプタ１００は、反応チャンバ１０７を画定する頂部ライナ１０３および底部ライナ１０５を有する。半導体ウエハなどの基板１２０を、反応チャンバ１０７内に配置し、例えば、（回転することができる）プラター１５４の内部表面上に設置することができる。プロセスガスＰは、一端で反応チャンバ１０７に導入され、基板１２０を過ぎて反応チャンバ１０７を通過して、最終的に、反対端で反応チャンバ１０７から排出される。本明細書において使用する場合、プロセスガスという用語は、１種または複数種のガスを意味する。図５に示すような反応チャンバ１０７内の矢印で示すように、プロセスガスが反応チャンバ１０７を通過するときに、プロセスガスの一部分が、意図されるように基板１２０と接触して、それによって基板１２０上に試薬または反応物質を堆積して、その上に層を形成する。いくつかのシステムにおいて、反応チャンバ１０７は、長さを約０．１〜１ｍの間、幅を約０．０５〜０．５ｍの間、そして高さを約１〜１０ｃｍの間にすることができる。しかしながら、反応チャンバ１０７は、これらの寸法に限定されるものではない。サセプタ部材としては、高品質グラファイトを挙げることができる。サセプタの設計を含むＣＶＤ堆積システムの例が、特許文献７および８に記載されており、両者のすべては参照により本明細書に組み入れてある。
ある特定の実施形態においては、サセプタ部材１００Ａ、１００Ｂは、ＥＭＦ発生器１８２によってその中に生成される渦電流に応じて熱を生成するのに好適な材料で形成されており、そのような材料および誘導加熱設備は当業者には周知である。これらの部材は、グラファイト、より好ましくは高純度グラファイトで形成することができる。
プラター１５４その他を、底部部材１００Ｂと基板１２０の間に設置して、基板１２０を支持してもよい。いくつかの実施形態によれば、プラター１５４は、適当な機構（図示せず）によって回転するように駆動してもよい。例えば、そのシステムには、特許文献９および／または特許文献１０に記載されているようなガス駆動回転システムを含めてもよく、これらの開示のすべてを参照により本明細書に組み入れる。代替的に、プラター１５４は静止させてもよい。プラター１５４は、１つまたは複数の基板１２０を保持するように適合させてもよい。プラター１５４は、ＳｉＣ被覆グラファイト、固体ＳｉＣおよび／または固定ＳｉＣ合金などの好適な材料のうちの任意のもので形成することができる。プラター１５４を省略して、基板が、サセプタ部材１００Ｂ、ライナ１０５、またはその他適当な支持体の上に支持されるようにしてもよい。
使用に際しては、プロセスガスサプライ１６０は、プロセスガスＰの流れを、取入開口１０２を介して反応チャンバ１０７に供給する。プロセスガスＰは、概して、流れ方向Ｒに流れる。図に示すように、プロセスガスの一部およびその中の試薬は、基板１２０と接触して、基板１２０の露出された表面上に所望の層（例えば、エピ層）を形成する。
前述の堆積システム１０１および方法は、水平、ホットウォール、ＣＶＤ、流入式堆積プロセスに関係して説明したが、本発明の様々な態様は、他の形式の堆積システムおよびプロセスに使用することができる。特定の実施形態を、「頂部」、「底部」などを参照して説明したが、他の方向付けおよび構成も本発明に従って利用することができる。例えば、この堆積システムおよび方法は、コールドウォールおよび／または非水平流入式システムおよびプロセスとしてもよい。この堆積システムおよびプロセスは、ＣＶＤシステムまたはプロセスではなく、気相エピタキシ（ＶＰＥ）、液相エピタキシ（ＬＰＥ）、またはプラズマＣＶＤ（ＰＥＣＶＤ）堆積システムおよびプロセスとしてもよい。
次に図６を参照すると、１つまたは複数のエピタキシャル層がその上に成長される単結晶炭化ケイ素基板ウエハ１０は、一般的に円形の外周を有する。１対のフラット（ｆｌａｔ）が、ウエハ中にフライス加工（ｍｉｌｌｉｎｇ）されて、ウエハの方向付けを支援する。特に、ウエハ１０は、一次フラット１２および２次フラット１４を備える。ウエハの表面１６は、一般に、ウエハが
Figure 0005014117
方向に向かってオフアクシス角αで切断されていることを除いて、炭化ケイ素結晶のｃ面に対応する。このオフアクシス角αは、いくつかの実施形態において約８°である。１次フラット１２は、
Figure 0005014117
方向に沿って延びるのに対して、２次フラット１４は、
Figure 0005014117
方向に沿って方向付けられている。
いくつかの実施形態においては、エピタキシャル成長の前に、ウエハ１０の表面１６はマスキングおよびエッチングされて、所定のパターンがその中に形成される。ＳｉＯ２、Ｓｉ３Ｎ４、インジウム錫酸化物（ＩＴＯ）および／または他の従来のマスキング材料をからなる従来のマスクを使用することができる。これらのマスクは、従来の技法を使用して、作製およびパターン形成することができる。エッチングプロセスは、上述のように反応性イオンエッチングを含むことができる。他の実施形態においては、マスクレスエッチングおよび／または選択的成長技法を使用して、基板内に複数の形態を形成することができる。さらに他の実施形態においては、レーザーパターニングを使用して、基板内に複数の形態を形成することができる。このパターンは、複数の形態を備え、これらの形態は、ステップ・フローエピタキシャル成長が生じる結晶学的方向に対して斜めまたは直角（すなわち、非平行）に方向付けられた少なくとも１つの側壁を備える。図示した実施形態においては、ウエハ１０は、
Figure 0005014117
方向に向かってオフアクシスに切断されており、したがって、エピタキシャル成長は、
Figure 0005014117
方向に生じる。したがって、図示した実施形態においては、ウエハは、
Figure 0005014117
結晶学的方向に斜めまたは直角に方向付けられた少なくとも１つの側壁を備える複数の形態を備える。
例示的なエッチングパターンを図７Ａに示してあり、これは、エッチング後のウエハ１０の表面の一部分２５の拡大図の理想化した概略図である。そこに図示されている「ように、ウエハ１０の表面１６は、そこにエッチングされた、複数の周期的に繰り返される六角形ピット２０を備える。それぞれのピットは、６つの側壁２２に包囲されている。図７Ａに示す実施形態を含むいくつかの実施形態において、少なくとも１つのピット２０が、またいくつかの実施形態においてはそれぞれのピット２０が、その側壁の２つがエピタキシャル成長の起こる結晶学的方向（この場合には、
Figure 0005014117
方向）にほぼ平行に延びるのと同時に、残りの４つの側面がエピタキシャル成長が起こる結晶学的方向に対して斜めになるように方向付けられている。他の実施形態においては、少なくとも１つのピット２０が、その側壁の２つがエピタキシャル成長の起こる結晶学的方向にほぼ直角に延びると同時に、残りの４つの側面がエピタキシャル成長の起こる結晶学的方向に対して斜めになるように方向付けられている。
六角形ピット２０を、図７Ｂに詳細に示してある。ピット２０は、対向する側壁の対２２ａ、２２ｂ、２２ｃを備える。このピット２０は、対向する頂点の間を六角形の中心を通過して延びる主軸２４と、対向する側面の間を六角形の中心を通過して延びる副軸２６とによってさらに特徴づけられる。
いくつかの実施形態において、六角形ピット２０の深さを約０．１〜約１μｍ、主軸を約５〜約３０μｍとすることができる。特定の実施形態において、ピット２０の深さを０．５μｍとし、その主軸は約１０μｍにすることができる。いくつかの実施形態においては、ピット２０は、主軸と深さとの比が約２０：１である。側壁２２の幅は、約０．２５〜５μｍとすることができる。特定の実施形態においては、側壁の幅を約４μｍにすることができる。
図８Ａ〜８Ｃは例示的構造を示す。図８Ａは、周期的六角形ピット構造を備える、本発明のいくつかの実施形態によってパターン形成された炭化ケイ素ウエハの表面の干渉法により導出したトポグラフィ表現である。図８Ｂは、線分Ｂ−Ｂに沿った深さプロファイルであり、図８Ｃは線分Ｃ−Ｃに沿った深さプロファイルである。図８Ａ〜８Ｃに示した構造は、主軸が約９．７３μｍ、深さが約０．５μｍ、および側壁幅が約４μｍである。
本発明の範囲から逸脱することなく、その他の寸法を選択することもできる。例えば、上述の例示的寸法は、約８°のオフアクシス角αを仮定しており、これは現在の理解と能力に基づいて選択されたものである。異なるオフアクシス角を使用する場合には、他の寸法を使用して、欠陥低減の程度を増大または最大化することができる。
本発明の他の実施形態においては、六角形に加えて、その他の形態形状を使用することもできる。これらの形態としては、例えば、線、ヘリングボーン（ｈｅｒｒｉｎｇｂｏｎｅ）パターン、または他の多角形が挙げられる。図９Ａは、メサストライプ（ｍｅｓａ ｓｔｒｉｐｅ）３４によって離隔された一連のトレンチ３２が、例えば反応性イオンエッチングによって形成された基板３０の一部を示している。トレンチ３２は、ステップ・フローエピタキシャル成長が起こる結晶学的方向、この場合には
Figure 0005014117
方向に対して直角に延びる、対向する側壁３２Ａ、３２Ｂを備える。いくつかの実施形態においては、側壁は、ステップ・フローエピタキシャル成長が起こる結晶学的方向に対して斜めに配列されている。
図９Ｂは、他の実施形態によるトレンチ３２およびメサ３４を示している基板３０の側面図である。いくつかの実施形態において、トレンチ３２の幅は約１０〜約４０μｍとすることができる。特定の実施形態においては、トレンチ３２の深さを約０．５μｍ、幅を約１８μｍとすることができる。いくつかの実施形態においては、トレンチ３２の幅と深さとの比は約３６：１とすることができる。メサ３４の幅は約０．２５〜５μｍとすることができる。特定の実施形態においては、メサ３４の幅は約３μｍとすることができる。図９Ｂの側面図には、マスク３６も示してある。
側壁３２Ａ、３２Ｂは、図９Ｂに示すようにトレンチ３２のフロア３２Ｃに対して垂直とすることができ、または図９Ｃに示すようにフロア３２Ｃに対して角度をつけることもできる。さらに、側壁３２Ａ、３２Ｂは、図のように直線とするか、または曲線部分を備えていてもよい。同様に、六角形または他の多角形などの他の形態形状に関して、形態の側壁は、基板に対して垂直にするかまたは角度をつけることができ、加えて直線または曲線の部分を備えることができる。例えば、このような構造は、図９Ｃに示すように側壁３２Ａ、３２Ｂがトレンチフロア３２Ｃに対して角度がつくようにエッチングすることができる。この場合には、メサ３４の頂部３４Ａは、その基部（ｂａｓｅ）よりも幅が狭い。いくつかの実施形態においては、リソグラフィおよび／または他の技法に応じて、メサの幅は約０〜約５μｍにすることができる。
ウエハをエッチングし、上述のように表面形態をその中に形成して、任意選択でマスクを除去した後に、ウエハは、上述の反応器１００のようなエピタキシャル成長反応器中に配置され、炭化ケイ素の１つまたは複数のエピタキシャル層がウエハ上に成長される。上述のように、オフアクシスウエハ上での炭化ケイ素のエピタキシャル成長は、そのオフアクシス切断の方向にステップ・フロー式で進行することができる。正確なメカニズムは完全には理解されていないが、現在の理解では、基板結晶内を伝播するいくつかの底面転位は、表面形態のエッチングされた側壁において遮られるか、または異なる型の転位に変換されて、底面転位としてエピタキシャル層中に伝播することが防止または抑制される。一部の底面転位が、エピタキシャル層中に底面転位として伝播するのを防止されるので、それらの転位は、電気的に活性な積層欠陥を形成することのできる、ショックレー部分転位によって囲まれた積層欠陥に分解され難くなる。
パターン形成された基板からのエピタキシャル成長が、図１０に示してある。基板３０は、その表面上に複数のトレンチ３２を備える。エピタキシャル層４０が、基板の表面からステップ・フロー式に成長する。本発明のいくつかの実施形態によれば、トレンチ３２の側壁３２Ａから核生成して成長する領域４２は、メサ側壁から核生成して成長することのない領域４４と比較して、底面欠陥密度を低くすることができる。特に、領域４２は、底面欠陥密度を１０分の１程度にすることができる。
図１０に示すように、欠陥減少から利益を受けるエピタキシャル層４０の割合は、形態の幾何学形状に依存する。特に側壁の高さ、幅および／または間隔がその割合に影響を与える。底面欠陥密度の大きな低減をもたらすために、最初のエピタキシャル層の成長の後に、第２の形態形成およびエピタキシャル層成長サイクルを実施することが望ましい。図１１に示すように、基板３０はその中にエッチングされたトレンチ３２を備える。第１のエピタキシャル層４０は基板３０の上に成長され、第１のエピタキシャル層４０は、底面欠陥密度を低減された領域４２を備え、この領域は、底面欠陥密度の低減されていない可能性のある領域４４と交互している。第１のエピタキシャル層４０が所定の厚さまで成長された後に、基板は、再びマスキングおよびエッチングされて、側壁５２Ａを有するトレンチ５２を形成し、トレンチ５２は、いくつかの実施形態おいては領域４４にかかる（ｓｐａｎ）側壁５２Ａを有している。トレンチ５２は、トレンチ４２と同じ寸法とするか、またはトレンチ５２の少なくとも一部がトレンチ４２の少なくとも一部と異なる寸法となるようにすることができる。次いで、エピタキシャル層５０がその上に成長される。層５０の底面転位密度は、層４０の底面転位密度に対して、低減させることができる。図１１に示す実施形態においては、トレンチ５２が、基板３０に形成されたトレンチ３２の直上に形成されている。図１２に示すように、エピタキシャル層４０内に形成されたトレンチ５２は、基板３０に形成されたトレンチ３２から位置をずらすことができる。図１３は、下にあるメサ３４から位置がずらされているメサ５４を備える炭化ケイ素ウエハの表面の一部の写真である。
図１４は、本発明の実施形態による、６角形にエッチングされた表面上に成長されたエピタキシャル層表面のノマルスキー（Ｎｏｍａｒｓｋｉ）顕微鏡写真である。図１５は、本発明の実施形態による、ラインエッチングされた表面上に成長したエピタキシャル層の表面のノマルスキー顕微鏡写真である。
第１および／または第２のエピタキシャル層を形成した後に、バイポーラデバイスなどの１つまたは複数の電子デバイスを、当業者には周知の技法を用いて、第１および／または第２のエピタキシャル炭化ケイ素層内に作製することができる。バイポーラデバイスなどの電子デバイスの作製は、当業者には周知であり、本明細書においてさらに説明する必要がない。これらのデバイスは、明瞭性のために図１０〜１２には示していない。さらに、形態形成およびエピタキシャル成長ステップを３回以上繰り返して実施することができることが理解されるだろう。
本明細書において参照する技法は、それぞれ当該技術においてよく認知かつ理解されており、必要以上の実験を行うことなく実施することができる。本明細書において開始構造（ｓｔａｒｔｉｎｇ ｓｔｒｕｃｔｕｒｅ）として使用することのできる型の単結晶炭化ケイ素ウエハは、クリー社（Ｃｒｅｅ，Ｉｎｃ． ４６００ Ｓｉｌｉｃｏｎ Ｄｒｉｖｅ，Ｄｕｒｈａｍ，Ｎｏｒｔｈ Ｃａｒｏｌｉｎａ ２７７０６）により市販されている。炭化ケイ素エピタキシャル層の成長は、特許文献１１、特許文献３、特許文献１２、１３に記載のものなどの技法を用いて実施することができる。炭化ケイ素のドライエッチイングおよび電解腐食（ｅｌｅｃｔｒｏｌｙｔｉｃ ｅｔｃｈｉｎｇ）は、特許文献１４、１５、１６、５、４に記載されている。溶融（ｍｏｌｔｅｎ）水酸化カリウムをエッチャントとして使用して、半導体表面を識別して特徴づけることは、よく理解されており、ＡＳＴＭ標準として表わされたバージョンを含む（例えば、ＡＳＴＭ Ｆ１４０４．９２）。基板ウエハの切断、機械研磨およびラッピングも、当該技術において完全に従来からあるものである。
図面および明細書において、本発明の代表的な実施形態を開示し、特定の用語を使用したが、それらは、限定の目的ではなく、一般的で記述的な意味のみで使用したものであり、本発明の範囲は添付の請求の範囲に記載されている。
六方晶の単位格子構造の概略図である。 標準的な結晶学的方向を示している六方晶単位格子の上面図である。 オフアクシス炭化ケイ素結晶の概略側面図である。 エピタキシャル堆積システムの概略図である。 図４の堆積システムの一部となることのできるサセプタアセンブリの断面図である。 本発明のいくつかの実施形態により処理された、ＳｉＣウエハの概略図である。 本発明のいくつかの実施形態により処理されたＳｉＣウエハの表面の一部分の拡大図である。 本発明のいくつかの実施形態により処理されたＳｉＣウエハの表面の一部分の拡大図である。 周期的六角形ピット構造を有する、本発明のいくつかの実施形態によりパターン形成された炭化ケイ素ウエハの表面の、干渉法により導出したトポグラフィ表現である。 図８Ａの線分Ｂ−Ｂに沿った深さプロファイルである。 図８Ａの線分Ｃ−Ｃに沿った深さプロファイルである。 周期的トレンチ構造を有する、本発明のいくつかの実施形態によってパターン形成された炭化ケイ素ウエハの表面の概略平面図である。 図９Ａに示す構造の概略立面図である。 図９Ａに示す構造の代替実施形態の概略立面図である。 本発明のいくつかの実施形態による構造の概略立面図である。 本発明のいくつかの実施形態による構造の概略立面図である。 本発明のいくつかの実施形態による構造の概略立面図である。 本発明のいくつかの実施形態によるＳｉＣエピタキシャル層の表面の顕微鏡写真である。 本発明のさらに別の実施形態によるＳｉＣエピタキシャル層の表面の顕微鏡写真である。 本発明のさらに別の実施形態によるＳｉＣエピタキシャル層の表面の顕微鏡写真である。

Claims (47)

  1. （０００１）面から所定の結晶学的方向に向かってオフアクシスに方向付けられた炭化ケイ素基板の表面内に複数の第１の形態を形成するステップであって、前記複数の第１の形態は、前記所定の結晶学的方向に対して非平行に方向付けられた少なくとも１つの第１の側壁を備えるステップと、
    前記複数の第１の形態を備える前記炭化ケイ素基板の表面上に、前記少なくとも１つの第１の側壁の深さよりも大きい厚さまで第１のエピタキシャル炭化ケイ素層を成長させて、第１の平面外部表面を形成するステップと、
    前記第１のエピタキシャル炭化ケイ素層の前記第１の平面外部表面内に複数の第２の形態を形成するステップであって、前記複数の第２の形態は、前記所定の結晶学的方向に対して非平行に方向付けられた少なくとも１つの第２の側壁を備えるステップと、
    前記複数の第２の形態を備える前記第１のエピタキシャル炭化ケイ素層の前記第１の平面外部表面上に、前記少なくとも１つの第２の側壁の深さよりも大きい厚さまで第２のエピタキシャル炭化ケイ素層を成長させて、第２の平面外部表面を形成するステップと
    を含むことを特徴とするエピタキシャル炭化ケイ素層の作製方法。
  2. 前記複数の第１の形態を形成するステップは、
    前記（０００１）面から所定の結晶学的方向に向かってオフアクシスに方向付けられた前記炭化ケイ素基板の表面をマスキングするステップと、
    前記マスキングによって露出される前記炭化ケイ素基板の表面をエッチングして、マスキングされた炭化ケイ素基板の表面内に前記複数の第１の形態を形成するエッチングステップと
    を含むことを特徴とする請求項１に記載の方法。
  3. 前記エッチングステップは、マスキングされた前記炭化ケイ素基板の表面を、ＮＦ３および／またはＳＦ６を使用してドライエッチングするステップを含むことを特徴とする請求項２に記載の方法。
  4. 前記所定の結晶学的方向は、
    Figure 0005014117
    方向であることを特徴とする請求項１に記載の方法。
  5. 前記複数の第１の形態を形成するステップは、前記（０００１）面から所定の結晶学的方向に向かってオフアクシスに方向付けられた前記炭化ケイ素基板の表面内に、複数のトレンチを形成するステップであって、前記複数のトレンチは、前記所定の結晶学的方向に対して斜めおよび／または直角に延びるとともに、前記所定の結晶学的方向に対して非平行に方向付けられた少なくとも１つの第１の側壁を備えるステップを含むことを特徴とする請求項１に記載の方法。
  6. 前記複数の第１の形態を形成するステップは、前記（０００１）面から所定の結晶学的方向に向かってオフアクシスに方向付けられた前記炭化ケイ素基板の表面内に複数の凹部を形成するステップを含み、前記所定の結晶学的方向に対して非平行に方向付けられた少なくとも１つの第１の側壁を備えることを特徴とする請求項１に記載の方法。
  7. 前記複数の凹部は、六角形ピットの周期的繰り返しパターンを備えることを特徴とする請求項６に記載の方法。
  8. 前記複数の第２の形態を形成するステップは、
    前記第１のエピタキシャル炭化ケイ素層の前記第１の平面外部表面をマスキングするステップと、
    前記マスキングによって露出される前記第１のエピタキシャル炭化ケイ素層の前記第１の平面外部表面をエッチングして、マスキングされた前記第１のエピタキシャル炭化ケイ素層内に前記複数の第２の形態を形成するエッチングステップと
    を含むことを特徴とする請求項１に記載の方法。
  9. 前記エッチングステップは、マスキングされた前記第１のエピタキシャル炭化ケイ素層を、ＮＦ３および／またはＳＦ６を使用してドライエッチングするステップを含むことを特徴とする請求項８に記載の方法。
  10. 前記複数の第２の形態を形成するステップは、前記第１のエピタキシャル炭化ケイ素層の第１の平面外部表面内に複数のトレンチを形成するステップであって、前記複数のトレンチは、前記所定の結晶学的方向に対して斜めおよび／または直角に延びるとともに、前記所定の結晶学的方向に対して非平行に方向付けられた少なくとも１つの第２の側壁を備えるステップを含むことを特徴とする請求項１に記載の方法。
  11. 前記複数の第２の形態を形成するステップは、前記第１のエピタキシャル炭化ケイ素層の前記第１の平面外部表面内に複数の凹部を形成するステップを含み、前記所定の結晶学的方向に対して非平行に方向付けられた少なくとも１つの第２の側壁を備えることを特徴とする請求項１に記載の方法。
  12. 前記複数の凹部は、六角形ピットの周期的繰り返しパターンを備えることを特徴とする、請求項１１に記載の方法。
  13. 前記第１のエピタキシャル炭化ケイ素層を成長させるステップは、前記複数の第１の形態を備える前記炭化ケイ素基板の表面上に前記第１のエピタキシャル炭化ケイ素層を成長させて、前記第１のエピタキシャル炭化ケイ素層が、前記炭化ケイ素基板よりも低い底面転位密度を有するようにするステップを含み、
    前記第２のエピタキシャル炭化ケイ素層を成長させるステップは、前記複数の第２の形態を備える前記第１のエピタキシャル炭化ケイ素層の前記第１の平面外部表面上に前記第２のエピタキシャル炭化ケイ素層を成長させて、前記第２のエピタキシャル炭化ケイ素層が、前記第１のエピタキシャル炭化ケイ素層よりも低い底面転位密度を有するようにするステップを含む
    ことを特徴とする請求項１に記載の方法。
  14. 前記第１および第２の形態は、互いに横方向に位置をずらされていることを特徴とする請求項１に記載の方法。
  15. 前記第２のエピタキシャル炭化ケイ素層内に半導体デバイスを形成するステップ
    をさらに含むことを特徴とする請求項１に記載の方法。
  16. （０００１）面から所定の結晶学的方向に向かってオフアクシスに方向付けられ、複数の第１の形態を備える炭化ケイ素基板であって、前記複数の第１の形態は、前記所定の結晶学的方向に対して非平行に方向付けられた少なくとも１つの第１の側壁を備える炭化ケイ素基板と、
    前記複数の第１の形態を備える前記炭化ケイ素基板の表面上の第１のエピタキシャル炭化ケイ素層であって、前記第１のエピタキシャル炭化ケイ素層は、前記少なくとも１つの第１の側壁の深さよりも厚く、かつ前記炭化ケイ素基板に対して遠方側の表面内に複数の第２の形態を備え、前記複数の第２の形態は、前記所定の結晶学的方向に対して非平行に方向付けられた少なくとも１つの第２の側壁を備える第１の炭化ケイ素層と、
    前記複数の第２の形態を備える前記第１のエピタキシャル炭化ケイ素層の表面上にあり、前記少なくとも１つの第２の側壁の深さよりも厚い第２のエピタキシャル炭化ケイ素層と
    を備えることを特徴とする炭化ケイ素半導体構造。
  17. 前記所定の結晶学的方向は
    Figure 0005014117
    であることを特徴とする請求項１６に記載の構造。
  18. 前記複数の第１の形態は、前記所定の結晶学的方向に対して斜めおよび／または直角に延びるとともに前記所定の結晶学的方向に対して非平行に方向付けられた少なくとも１つの第１の側壁を備える複数のトレンチを備えることを特徴とする請求項１６に記載の構造。
  19. 前記複数の第１の形態は、前記所定の結晶学的方向に対して非平行に方向付けられた少なくとも１つの第１の側壁を備える、複数の凹部を備えることを特徴とする請求項１６に記載の構造。
  20. 前記複数の凹部は、六角形ピットの周期的繰り返しパターンを備えることを特徴とする請求項１９に記載の構造。
  21. 前記複数の第２の形態は、前記第１のエピタキシャル炭化ケイ素層の表面内の複数のトレンチを備え、前記複数のトレンチは、前記所定の結晶学的方向に対して斜めおよび／または直角に延びるとともに、前記所定の結晶学的方向に対して非平行に方向付けられた少なくとも１つの第２の側壁を備えることを特徴とする請求項１６に記載の構造。
  22. 前記複数の第２の形態は、前記第１のエピタキシャル炭化ケイ素層の表面内の複数の凹部を備え、前記複数の凹部は、前記所定の結晶学的方向に対して非平行に方向付けられた少なくとも１つの第２の側壁を備えることを特徴とする請求項１６に記載の構造。
  23. 前記複数の凹部は、六角形ピットの周期的繰り返しパターンを備えることを特徴とする請求項２２に記載の構造。
  24. 前記エピタキシャル炭化ケイ素層は、前記炭化ケイ素基板よりも低い底面転位密度を有することを特徴とする請求項１６に記載の構造。
  25. 前記第１のエピタキシャル炭化ケイ素層は、前記炭化ケイ素基板よりも低い底面転位密度を有し、前記第２のエピタキシャル炭化ケイ素層は、前記第１のエピタキシャル炭化ケイ素層よりも低い底面転位密度を有することを特徴とする請求項１６に記載の構造。
  26. 前記第１および第２の形態は、互いに横方向に位置がずらされていることを特徴とする請求項１６に記載の構造。
  27. 前記第２のエピタキシャル炭化ケイ素層の上の半導体デバイスをさらに備えることを特徴とする請求項１６に記載の構造。
  28. （０００１）面から所定の結晶学的方向に向かってオフアクシスに方向付けられた単結晶炭化ケイ素基板の表面内に、複数の第１の形態を形成するステップであって、前記複数の第１の形態は少なくとも１つの第１の側壁を備えるステップと、
    前記複数の形態を備える前記単結晶炭化ケイ素基板の表面上に、前記少なくとも１つの第１の側壁の深さよりも大きい厚さまで第１のエピタキシャル炭化ケイ素層を成長させて、第１の平面外部表面を形成するステップと、
    前記第１のエピタキシャル炭化ケイ素層の前記第１の平面外部表面内に、複数の第２の形態を形成するステップであって、前記複数の第２の形態は少なくとも１つの第２の側壁を備えるステップと、
    前記複数の第２の形態を備える前記第１のエピタキシャル炭化ケイ素層の前記第１の平面外部表面上に、前記少なくとも１つの第２の側壁の深さよりも大きい厚さまで第２のエピタキシャル炭化ケイ素層を成長させて、第２の平面外部表面を形成するステップと
    を含むことを特徴とするエピタキシャル炭化ケイ素単結晶層を作製する方法。
  29. 前記複数の第１の形態を形成するステップは、
    前記（０００１）面から所定の結晶学的方向に向かってオフアクシスに方向付けられた前記単結晶炭化ケイ素基板の表面をマスキングするステップと、
    マスキングされた前記単結晶炭化ケイ素基板の表面をエッチングして、マスキングされた単結晶炭化ケイ素基板の表面内に前記複数の第１の形態を形成するエッチングステップと
    を含むことを特徴とする請求項２８に記載の方法。
  30. 前記複数の第２の形態を形成するステップは、
    前記第１のエピタキシャル炭化ケイ素層の前記第１の平面外部表面をマスキングするステップと、
    マスキングされた前記第１のエピタキシャル炭化ケイ素層の前記第１の平面外部表面をエッチングして、マスキングされた第１のエピタキシャル炭化ケイ素層の表面内に前記複数の第２の形態を形成するステップと
    を含むことを特徴とする請求項２８に記載の方法。
  31. 前記第１のエピタキシャル炭化ケイ素層を成長させるステップは、前記複数の第１の形態を備える前記単結晶炭化ケイ素基板の表面上に、前記第１のエピタキシャル炭化ケイ素層を成長させて、前記第１のエピタキシャル炭化ケイ素層が、前記単結晶炭化ケイ素基板よりも低い底面転位密度を有するようにするステップを含み、
    前記第２のエピタキシャル炭化ケイ素層を成長させるステップは、前記複数の第２の形態を備える前記第１の層の前記第１の平面外部表面上に、前記第２の炭化物層を成長させて、前記第２のエピタキシャル炭化ケイ素層が、前記第１のエピタキシャル炭化ケイ素層よりも低い底面転位密度を有するようにするステップを含む
    ことを特徴とする請求項２８に記載の方法。
  32. 前記第１および第２の形態は、互いに横方向に位置をずらされていることを特徴とする請求項２８に記載の方法。
  33. （０００１）面から所定の結晶学的方向に向かってオフアクシスに方向付けられ、表面内に複数の第１の形態を備える単結晶炭化ケイ素基板であって、前記複数の第１の形態は、前記所定の結晶学的方向に対して非平行に方向付けられた少なくとも１つの第１の側壁を備える単結晶炭化ケイ素基板と、
    前記複数の第１の形態を備える前記単結晶炭化ケイ素基板の表面上の第１のエピタキシャル炭化ケイ素層であって、前記少なくとも１つの第１の側壁の深さよりも厚く、かつ前記単結晶炭化ケイ素基板に対して遠方側の表面内に複数の第２の形態を備え、前記複数の第２の形態は、前記所定の結晶学的方向に対して非平行に方向付けられた少なくとも１つの第２の側壁を備える第１のエピタキシャル炭化ケイ素層と、
    前記複数の第２の形態を備える前記第１のエピタキシャル炭化ケイ素層の表面上にあり、前記少なくとも１つの第２の側壁の深さよりも厚い第２のエピタキシャル炭化ケイ素層と
    を備えることを特徴とする半導体構造。
  34. 前記第１のエピタキシャル炭化ケイ素層は、前記単結晶炭化ケイ素基板よりも低い底面転位密度を有することを特徴とする請求項３３に記載の構造。
  35. 前記第１のエピタキシャル炭化ケイ素層は、前記単結晶炭化ケイ素基板よりも低い底面転位密度を有し、前記第２のエピタキシャル炭化ケイ素層は、前記第１のエピタキシャル炭化ケイ素層よりも低い底面転位密度を有することを特徴とする請求項３３に記載の構造。
  36. 前記第１および第２の形態は、互いに横方向に位置をずらされていることを特徴とする請求項３３に記載の構造。
  37. （０００１）面から所定の結晶学的方向に向かってオフアクシスに方向付けられた炭化ケイ素基板の表面内の複数の第１の形態の少なくとも１つの第１の側壁から、前記少なくとも１つの第１の側壁の深さよりも大きい厚さまでエピタキシャル成長させて、第１のエピタキシャル炭化ケイ素層を形成するステップであって、前記少なくとも１つの第１の側壁は前記所定の結晶学的方向に対して非平行に方向付けられているステップと、
    前記第１のエピタキシャル炭化ケイ素層の表面内の複数の第２の形態の少なくとも１つの第２の側壁から、前記少なくとも１つの第２の側壁の深さよりも大きい厚さまでエピタキシャル成長させて、第２のエピタキシャル炭化ケイ素層を形成するステップであって、前記少なくとも１つの第２の側壁は、前記所定の結晶学的方向に対して非平行に方向付けられているステップと
    を含むことを特徴とするエピタキシャル炭化ケイ素層を作製する方法。
  38. 前記所定の結晶学的方向は、
    Figure 0005014117
    方向であることを特徴とする請求項３７に記載の方法。
  39. 前記複数の第１の形態は、前記（０００１）面から所定の結晶学的方向に向かってオフアクシスに方向付けられた前記炭化ケイ素基板の表面内の複数のトレンチを備え、前記複数のトレンチは、前記所定の結晶学的方向に対して直角に延びるとともに、前記所定の結晶学的方向に対して非平行に方向付けられた少なくとも１つの第１の側壁を備えることを特徴とする請求項３７に記載の方法。
  40. 前記複数の第１の形態は、前記（０００１）面から所定の結晶学的方向に向かってオフアクシスに方向付けられた前記炭化ケイ素基板の表面内の複数の凹部を備え、前記複数の凹部は、前記所定の結晶学的方向に対して非平行に方向付けられた少なくとも１つの第１の側壁を備えることを特徴とする請求項３７に記載の方法。
  41. 前記複数の凹部は、六角形ピットの周期的繰り返しパターンを備えることを特徴とする請求項４０に記載の方法。
  42. 前記複数の第２の形態は、前記第１のエピタキシャル炭化ケイ素層の表面内の複数のトレンチを含備え、前記複数のトレンチは、前記所定の結晶学的方向に対して直角に延びるとともに、前記所定の結晶学的方向に対して非平行に方向付けられた少なくとも１つの第２の側壁を備えることを特徴とする請求項３７に記載の方法。
  43. 前記複数の第２の形態は、前記第１のエピタキシャル炭化ケイ素層の表面内の複数の凹部を備え、前記複数の凹部は、前記所定の結晶学的方向に対して非平行に方向付けられた少なくとも１つの第２の側壁を備えることを特徴とする請求項３７に記載の方法。
  44. 前記複数の凹部は、六角形ピットの周期的繰り返しパターンを備えることを特徴とする請求項４３に記載の方法。
  45. 前記エピタキシャル炭化ケイ素層は、前記炭化ケイ素基板よりも低い底面転位密度を有することを特徴とする請求項３７に記載の方法。
  46. 前記第１のエピタキシャル炭化ケイ素層は、前記炭化ケイ素基板よりも低い底面転位密度を有し、
    前記第２のエピタキシャル炭化ケイ素層は、前記第１のエピタキシャル炭化ケイ素層よりも低い底面転位密度を有する
    ことを特徴とする請求項３７に記載の方法。
  47. 前記第１および第２の形態は、互いに横方向に位置をずらされていることを特徴とする請求項３７に記載の方法。
JP2007503907A 2004-03-18 2005-02-14 積層欠陥核生成部位を低減する逐次的リソグラフィ方法および積層欠陥核生成部位を低減した構造 Active JP5014117B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US55412304P 2004-03-18 2004-03-18
US60/554,123 2004-03-18
US10/929,911 2004-08-30
US10/929,911 US7109521B2 (en) 2004-03-18 2004-08-30 Silicon carbide semiconductor structures including multiple epitaxial layers having sidewalls
PCT/US2005/004480 WO2005095679A2 (en) 2004-03-18 2005-02-14 Sequential lithographic methods to reduce stacking fault nucleation sites and structures having reduced stacking fault nucleation sites

Publications (2)

Publication Number Publication Date
JP2007529901A JP2007529901A (ja) 2007-10-25
JP5014117B2 true JP5014117B2 (ja) 2012-08-29

Family

ID=34972528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007503907A Active JP5014117B2 (ja) 2004-03-18 2005-02-14 積層欠陥核生成部位を低減する逐次的リソグラフィ方法および積層欠陥核生成部位を低減した構造

Country Status (9)

Country Link
US (2) US7109521B2 (ja)
EP (1) EP1726037B1 (ja)
JP (1) JP5014117B2 (ja)
KR (1) KR101074598B1 (ja)
AT (1) ATE466377T1 (ja)
CA (1) CA2554815A1 (ja)
DE (1) DE602005020911D1 (ja)
TW (1) TW200601412A (ja)
WO (1) WO2005095679A2 (ja)

Families Citing this family (182)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109521B2 (en) * 2004-03-18 2006-09-19 Cree, Inc. Silicon carbide semiconductor structures including multiple epitaxial layers having sidewalls
US7173285B2 (en) * 2004-03-18 2007-02-06 Cree, Inc. Lithographic methods to reduce stacking fault nucleation sites
KR20080106402A (ko) 2006-01-05 2008-12-05 일루미텍스, 인크. Ｌｅｄ로부터 광을 유도하기 위한 개별 광학 디바이스
JP2008094700A (ja) * 2006-09-13 2008-04-24 Nippon Steel Corp 炭化珪素単結晶エピタキシャルウェハ及びその製造方法
JP2008071896A (ja) * 2006-09-13 2008-03-27 Nippon Steel Corp 金属−絶縁膜−炭化珪素半導体構造
EP2070123A2 (en) 2006-10-02 2009-06-17 Illumitex, Inc. Led system and method
US8157914B1 (en) 2007-02-07 2012-04-17 Chien-Min Sung Substrate surface modifications for compositional gradation of crystalline materials and associated products
US8652255B2 (en) * 2007-10-12 2014-02-18 The United States Of America, As Represented By The Secretary Of The Navy Method of producing epitaxial layers with low basal plane dislocation concentrations
KR20100122485A (ko) 2008-02-08 2010-11-22 일루미텍스, 인크. 발광체층 쉐이핑을 위한 시스템 및 방법
US9640609B2 (en) * 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
TW201034256A (en) 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
JP4978637B2 (ja) * 2009-02-12 2012-07-18 株式会社デンソー 炭化珪素単結晶の製造方法
US8569106B2 (en) * 2009-03-05 2013-10-29 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
US8637386B2 (en) 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
US8449128B2 (en) 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
WO2011074308A1 (ja) * 2009-12-16 2011-06-23 住友電気工業株式会社 炭化珪素基板
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
JP2012089612A (ja) * 2010-10-18 2012-05-10 Sumitomo Electric Ind Ltd 炭化珪素基板を有する複合基板
US8741778B2 (en) 2010-12-14 2014-06-03 Applied Materials, Inc. Uniform dry etch in two stages
JP2012146921A (ja) * 2011-01-14 2012-08-02 Denso Corp 炭化珪素半導体装置
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8803277B2 (en) 2011-02-10 2014-08-12 Cree, Inc. Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same
US8771539B2 (en) 2011-02-22 2014-07-08 Applied Materials, Inc. Remotely-excited fluorine and water vapor etch
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
JP2012201543A (ja) * 2011-03-25 2012-10-22 Sumitomo Electric Ind Ltd 炭化珪素基板
JP5958949B2 (ja) * 2011-05-26 2016-08-02 一般財団法人電力中央研究所 炭化珪素基板、炭化珪素ウェハ、炭化珪素ウェハの製造方法及び炭化珪素半導体素子
US8771536B2 (en) 2011-08-01 2014-07-08 Applied Materials, Inc. Dry-etch for silicon-and-carbon-containing films
US8679982B2 (en) 2011-08-26 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and oxygen
US8679983B2 (en) 2011-09-01 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and nitrogen
US8927390B2 (en) 2011-09-26 2015-01-06 Applied Materials, Inc. Intrench profile
US8808563B2 (en) 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
JP2013089741A (ja) * 2011-10-18 2013-05-13 Renesas Electronics Corp 半導体装置、半導体基板、半導体装置の製造方法、及び半導体基板の製造方法
WO2013070436A1 (en) 2011-11-08 2013-05-16 Applied Materials, Inc. Methods of reducing substrate dislocation during gapfill processing
US9653309B2 (en) 2012-05-25 2017-05-16 The Regents Of The University Of California Method for fabrication of high aspect ratio trenches and formation of nanoscale features therefrom
KR101926694B1 (ko) * 2012-05-30 2018-12-07 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101926678B1 (ko) * 2012-05-31 2018-12-11 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9034770B2 (en) 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
US9023734B2 (en) 2012-09-18 2015-05-05 Applied Materials, Inc. Radical-component oxide etch
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US8765574B2 (en) 2012-11-09 2014-07-01 Applied Materials, Inc. Dry etch process
US8969212B2 (en) 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US8980763B2 (en) 2012-11-30 2015-03-17 Applied Materials, Inc. Dry-etch for selective tungsten removal
US9064816B2 (en) 2012-11-30 2015-06-23 Applied Materials, Inc. Dry-etch for selective oxidation removal
US9111877B2 (en) 2012-12-18 2015-08-18 Applied Materials, Inc. Non-local plasma oxide etch
US8921234B2 (en) 2012-12-21 2014-12-30 Applied Materials, Inc. Selective titanium nitride etching
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9040422B2 (en) 2013-03-05 2015-05-26 Applied Materials, Inc. Selective titanium nitride removal
US8801952B1 (en) 2013-03-07 2014-08-12 Applied Materials, Inc. Conformal oxide dry etch
US10170282B2 (en) 2013-03-08 2019-01-01 Applied Materials, Inc. Insulated semiconductor faceplate designs
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
JP6123408B2 (ja) * 2013-03-26 2017-05-10 三菱電機株式会社 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
US8895449B1 (en) 2013-05-16 2014-11-25 Applied Materials, Inc. Delicate dry clean
US9114438B2 (en) 2013-05-21 2015-08-25 Applied Materials, Inc. Copper residue chamber clean
US9493879B2 (en) 2013-07-12 2016-11-15 Applied Materials, Inc. Selective sputtering for pattern transfer
US9773648B2 (en) 2013-08-30 2017-09-26 Applied Materials, Inc. Dual discharge modes operation for remote plasma
US8956980B1 (en) 2013-09-16 2015-02-17 Applied Materials, Inc. Selective etch of silicon nitride
US8951429B1 (en) 2013-10-29 2015-02-10 Applied Materials, Inc. Tungsten oxide processing
US9236265B2 (en) 2013-11-04 2016-01-12 Applied Materials, Inc. Silicon germanium processing
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9520303B2 (en) 2013-11-12 2016-12-13 Applied Materials, Inc. Aluminum selective etch
US9245762B2 (en) 2013-12-02 2016-01-26 Applied Materials, Inc. Procedure for etch rate consistency
US9117855B2 (en) 2013-12-04 2015-08-25 Applied Materials, Inc. Polarity control for remote plasma
US9287095B2 (en) 2013-12-17 2016-03-15 Applied Materials, Inc. Semiconductor system assemblies and methods of operation
US9263278B2 (en) 2013-12-17 2016-02-16 Applied Materials, Inc. Dopant etch selectivity control
US9190293B2 (en) 2013-12-18 2015-11-17 Applied Materials, Inc. Even tungsten etch for high aspect ratio trenches
US9287134B2 (en) 2014-01-17 2016-03-15 Applied Materials, Inc. Titanium oxide etch
US9293568B2 (en) 2014-01-27 2016-03-22 Applied Materials, Inc. Method of fin patterning
US9396989B2 (en) 2014-01-27 2016-07-19 Applied Materials, Inc. Air gaps between copper lines
US9385028B2 (en) 2014-02-03 2016-07-05 Applied Materials, Inc. Air gap process
US9499898B2 (en) 2014-03-03 2016-11-22 Applied Materials, Inc. Layered thin film heater and method of fabrication
US9299575B2 (en) 2014-03-17 2016-03-29 Applied Materials, Inc. Gas-phase tungsten etch
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9299538B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9136273B1 (en) 2014-03-21 2015-09-15 Applied Materials, Inc. Flash gate air gap
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
US9269590B2 (en) 2014-04-07 2016-02-23 Applied Materials, Inc. Spacer formation
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9847289B2 (en) 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
US9406523B2 (en) 2014-06-19 2016-08-02 Applied Materials, Inc. Highly selective doped oxide removal method
US9378969B2 (en) 2014-06-19 2016-06-28 Applied Materials, Inc. Low temperature gas-phase carbon removal
US9425058B2 (en) 2014-07-24 2016-08-23 Applied Materials, Inc. Simplified litho-etch-litho-etch process
US9496167B2 (en) 2014-07-31 2016-11-15 Applied Materials, Inc. Integrated bit-line airgap formation and gate stack post clean
US9378978B2 (en) 2014-07-31 2016-06-28 Applied Materials, Inc. Integrated oxide recess and floating gate fin trimming
US9159606B1 (en) 2014-07-31 2015-10-13 Applied Materials, Inc. Metal air gap
US9165786B1 (en) 2014-08-05 2015-10-20 Applied Materials, Inc. Integrated oxide and nitride recess for better channel contact in 3D architectures
US9659753B2 (en) 2014-08-07 2017-05-23 Applied Materials, Inc. Grooved insulator to reduce leakage current
US9553102B2 (en) 2014-08-19 2017-01-24 Applied Materials, Inc. Tungsten separation
US9355856B2 (en) 2014-09-12 2016-05-31 Applied Materials, Inc. V trench dry etch
US9478434B2 (en) 2014-09-24 2016-10-25 Applied Materials, Inc. Chlorine-based hardmask removal
US9368364B2 (en) 2014-09-24 2016-06-14 Applied Materials, Inc. Silicon etch process with tunable selectivity to SiO2 and other materials
US9613822B2 (en) 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US9299583B1 (en) 2014-12-05 2016-03-29 Applied Materials, Inc. Aluminum oxide selective etch
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US9502258B2 (en) 2014-12-23 2016-11-22 Applied Materials, Inc. Anisotropic gap etch
US9343272B1 (en) 2015-01-08 2016-05-17 Applied Materials, Inc. Self-aligned process
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9373522B1 (en) 2015-01-22 2016-06-21 Applied Mateials, Inc. Titanium nitride removal
US9449846B2 (en) 2015-01-28 2016-09-20 Applied Materials, Inc. Vertical gate separation
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
WO2016166939A1 (ja) 2015-04-17 2016-10-20 富士電機株式会社 半導体の製造方法およびＳｉＣ基板
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10896803B2 (en) 2016-08-19 2021-01-19 The Regents Of The University Of California Ion beam mill etch depth monitoring with nanometer-scale resolution
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US9721789B1 (en) 2016-10-04 2017-08-01 Applied Materials, Inc. Saving ion-damaged spacers
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
JP2017122047A (ja) * 2017-03-29 2017-07-13 三菱電機株式会社 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
WO2019216684A1 (ko) * 2018-05-11 2019-11-14 서울바이오시스 주식회사 반도체 기판의 제조 방법
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912064A (en) * 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US4912063A (en) * 1987-10-26 1990-03-27 North Carolina State University Growth of beta-sic thin films and semiconductor devices fabricated thereon
US4865685A (en) * 1987-11-03 1989-09-12 North Carolina State University Dry etching of silicon carbide
US4981551A (en) * 1987-11-03 1991-01-01 North Carolina State University Dry etching of silicon carbide
DE4033355C2 (de) * 1990-10-19 1999-08-26 Siemens Ag Verfahren zum elektrolytischen Ätzen von Siliziumcarbid
US6034001A (en) * 1991-10-16 2000-03-07 Kulite Semiconductor Products, Inc. Method for etching of silicon carbide semiconductor using selective etching of different conductivity types
US5679153A (en) * 1994-11-30 1997-10-21 Cree Research, Inc. Method for reducing micropipe formation in the epitaxial growth of silicon carbide and resulting silicon carbide structures
US5571374A (en) * 1995-10-02 1996-11-05 Motorola Method of etching silicon carbide
JPH09148556A (ja) * 1995-11-24 1997-06-06 Mitsubishi Electric Corp 半導体装置，及びその製造方法
US6063186A (en) * 1997-12-17 2000-05-16 Cree, Inc. Growth of very uniform silicon carbide epitaxial layers
JPH11251592A (ja) * 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP3576432B2 (ja) * 1998-10-10 2004-10-13 Ｈｏｙａ株式会社 炭化珪素膜及びその製造方法
US6569250B2 (en) * 2001-01-08 2003-05-27 Cree, Inc. Gas-driven rotation apparatus and method for forming silicon carbide layers
JP2003068654A (ja) * 2001-08-27 2003-03-07 Hoya Corp 化合物単結晶の製造方法
US6855981B2 (en) * 2001-08-29 2005-02-15 Denso Corporation Silicon carbide power device having protective diode
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
US6849874B2 (en) * 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
US6896738B2 (en) * 2001-10-30 2005-05-24 Cree, Inc. Induction heating devices and methods for controllably heating an article
JP2003178983A (ja) * 2001-12-10 2003-06-27 Toshiba Corp 炭化珪素基板及びその製造方法、及び半導体装置及びその製造方法
US6797069B2 (en) * 2002-04-08 2004-09-28 Cree, Inc. Gas driven planetary rotation apparatus and methods for forming silicon carbide layers
JP4110875B2 (ja) 2002-08-09 2008-07-02 株式会社デンソー 炭化珪素半導体装置
JP2004247545A (ja) * 2003-02-14 2004-09-02 Nissan Motor Co Ltd 半導体装置及びその製造方法
US7109521B2 (en) * 2004-03-18 2006-09-19 Cree, Inc. Silicon carbide semiconductor structures including multiple epitaxial layers having sidewalls

Also Published As

Publication number Publication date
WO2005095679A3 (en) 2005-12-08
US7109521B2 (en) 2006-09-19
WO2005095679A2 (en) 2005-10-13
EP1726037A2 (en) 2006-11-29
US7226805B2 (en) 2007-06-05
JP2007529901A (ja) 2007-10-25
KR20060128013A (ko) 2006-12-13
DE602005020911D1 (de) 2010-06-10
EP1726037B1 (en) 2010-04-28
US20060243985A1 (en) 2006-11-02
TW200601412A (en) 2006-01-01
ATE466377T1 (de) 2010-05-15
KR101074598B1 (ko) 2011-10-17
US20050205872A1 (en) 2005-09-22
CA2554815A1 (en) 2005-10-13

Similar Documents

Publication Publication Date Title
JP5014117B2 (ja) 積層欠陥核生成部位を低減する逐次的リソグラフィ方法および積層欠陥核生成部位を低減した構造
JP5140415B2 (ja) 積層欠陥核生成部位を低減するリソグラフィ方法および積層欠陥核生成部位を低減した構造
EP2192211B1 (en) Stable Power Devices on Low-Angle Off-Cut Silicon Carbide Crystals
JP5268354B2 (ja) 低減されたニンジン状欠陥を有する単結晶エピタキシャル炭化珪素層構造およびその製造方法
EP1665343B1 (en) Method for reducing stacking fault nucleation sites in silicon carbide bipolar components
CN102037164B (zh) 在低度偏轴碳化硅基片上的外延生长及利用其制造的半导体器件
US20040144301A1 (en) Method for growth of bulk crystals by vapor phase epitaxy
WO1992022922A2 (en) Process for the controlled growth of single-crystal films of silicon carbide polytypes on silicon carbide wafers
JP2008260650A (ja) ＳｉＣ単結晶エピタキシャル薄膜の成長方法
Bakin SiC Homoepitaxy and Heteroepitaxy
Bakin SiC homoepitaxy and heteroepitaxy
Skowronski et al. Silicon carbide epitaxy
KR20070017097A (ko) 결정핵 생성 자리의 적층 결함 및 양극 디바이스에서의Ｖｆ를 감소시키는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080201

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120605

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5014117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250