JPS63503104A - 格子不整単結晶基板上のエピタキシャル層を含む半導体デバイス - Google Patents
格子不整単結晶基板上のエピタキシャル層を含む半導体デバイスInfo
- Publication number
- JPS63503104A JPS63503104A JP62502183A JP50218387A JPS63503104A JP S63503104 A JPS63503104 A JP S63503104A JP 62502183 A JP62502183 A JP 62502183A JP 50218387 A JP50218387 A JP 50218387A JP S63503104 A JPS63503104 A JP S63503104A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- substrate
- layer
- plateau
- essentially
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims description 36
- 239000013078 crystal Substances 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 title description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 229910021426 porous silicon Inorganic materials 0.000 claims description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 241000209140 Triticum Species 0.000 description 1
- 235000021307 Triticum Nutrition 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 230000003042 antagnostic effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 235000013305 food Nutrition 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
- H01L21/0265—Pendeoepitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
格子不整単結晶基板上のエピタキシャル層を含む半導体デバイス
本発明の背景
本発明は格子不整材料のA接した層を含む半導体デバイス稟二係る。
各1の電子回路の分野二おいて、格子不整のエピタキシャル層が得られることは
望ましく、異なる材料のそれぞれはその特定の材料を用いて実現するのが最善で
あるデバイス晟能を与えるために用いられる。しかし、異なる半導体材料間の格
子不整、たとえば、GC及びSi間の約0.22オングストローム又は約4%の
不整5二より、エピタキシャル成長中エピタキシャル層及び基、仮の界蘭領域中
に大きな応力が発生するのは避けられず、それによりエピタキシャル層は格子転
位のような欠陥を生じる性!’Yもち、そのためエピタキシャル層中に形成され
たトランジスタは、もしできたとしても適切二は動作しない。
エピタキシャル層が厚(なるにつれ、格子転位の形成はより起りやす(なる。た
とえば単結晶シリコン基板上盛=100オングストロームもの小さな厚さをもつ
Qe、3i、−。
の無転位エピタキシャル層を成長させるためには、GeO量は約0.5より小さ
いモル分率τ二限られ、一方エビタキシャル層中に形成される光要素には、1(
純粋なGe)に等しいモル分率Xが望ましい。そして、従来技術においては、そ
のような層(X−1)は層の゛厚さをどんなに小さくしても、シリコン基板上二
点転位に成長することができない。より一般的2:は、単若晶基板上の無転位へ
テロエピタキシャル層の厚さの範囲を延ばすことが望ましい。基板というのはS
i、ガリウムひ素CQaAs )及びインジウムリン(InP )のような市販
の半導体である。
本発明の要約
純粋な()eのような格子不整材料の任意の厚さの無転位エピタキシャル層が、
適切に多孔質にするか、構造を作るかあるいは適切にサブミクロンにパターン形
成されたSi のような単結晶基板の表面上シニ成長させられる。
そのようニして、基板二対するエピタキシャル層の格子不整による応力から生じ
る〔層の単位面積当りの〕全歪エネルギーは以下でより詳細に説明するよう【二
、転位が生じるレベルまで延びない。従って、エピタキシャル層の質ははるかコ
ニ改善され、それによって無転位格子不整へテロエピタキシャル層が、より大き
な厚さまで成長させることができる。1格子不整”ということにより、基板及び
エピタキシャル層はそれらの格子定数が少(とも約0.5%又は0.03オング
ストロームだけ異なることを意味する。
図面の簡単な説明
第1図は単結晶基板の典型的な構造Z形成した表面領域の上面図;
第2図は第1図に示された典型的な構造をもつ表面領域の断面図;
第3図は本発明の原理に従う第1及び2図中に示された格子不整の構造を形成し
た表面上に成長させたエピタキシャル層の水平方向の格子長が基板のそれより大
きい場合のエピタキシャル層中の接線方向の応力を示す図;第4図は本発明の具
体的な実施例に従い多孔質単結晶シリコン基板上に成長させたゲルマニウムのエ
ピタキシャル層の断面を示す図;
第5図は本発明に従い成長させた格子不整半導体のエピタキシャル層部分を含む
集積回路の断面図である。
詳細な記述
先に述べたように0本発明コニ従いエピタキシャル層が多孔質あるいは構造を形
成するか、サブミクロンのパターン暑形成した表面上コニ成長させられる。′構
造を形成した”というのは、主表面における基板の断面が、急峻な丘と谷を特徴
とし、丘の最上部は谷コニより形成される間隙により相互に分離された平坦な台
地表面部分乞規定することを意味する。一般:二1サブミクロンパターン形成さ
れた”表面というのは、任意の形状の平坦な台地を特徴とし、各台地は1ミクロ
ンより小さな横方向寸法なもち1台地間に配置された溝により形成された間隙を
有すること乞意味する。これはたとえばK 、 Douglas (ケイ。
ダグラス〕らによりApplied physics 、l、etters (
アプライド・フィジックス・レターズ〕第48巻、1lll11,676−67
8頁(1986年3月〕り発表された1ナノメ一タ分子リソグラフィ”と題する
論文:二連べられているナノメータリングラフィ;二より得られる。
単結晶基板の台地部分は全べて同じ結晶学的方位乞もつことに注意すべきである
。すなわち、これらの台地はすべて同じ単結晶基板から始まるため、それらの各
結晶構造は基板の最初の表面が多孔質にされるか、構造乞形成するかあるいは適
切にパターン形成された麦ですら。
相互に同じ方向乞もつ。格子不整があっても、基板の表面の適当なパターン形成
二より、エピタキシャル層中の歪の源が減り、そのためエピタキシャル層は以下
で詳細に述べるように、厚さによらず無転位である。そのような適切なパターン
形成は横方向の寸法がある糧の条件を満す台地及び間NY特徴とする。より具体
的には1間隙の横方向寸法は異なる台地から生じる歪の重量によって転位が形成
されるのを防止するため1台地の横方向寸法の約3分の1より大きくすべきであ
るが2間隙の横方向寸法は間隙中の基板表面の領域から、多結晶成長のエピタキ
シャル層が好ましくないほど支配的コニなるのを避けるため1台地のおおよその
横方向寸法乞越えてはならなぃ。更二0台地の最大横方向寸法(2L)は望まし
いエピタキシャル層の厚さ;二幾分依存するある種の臨界長〔2LC)乞越えて
はならない。3i上;二成長させた任意の厚さの縄砕なGe層の場合、この−臨
界長(2LC)は約200オングストロームと期待される。臨界長の同様の値は
、3i上;二成長させた任意の厚さのガリウムひ素層の成長の場合5二も期待さ
れる。
間隙及び台地がともに通常100オングストローム以下、典型的な場合約35オ
ングストロームの横方向寸法を有する多孔質シリコンの基板は、任意の厚さをも
つ無転位の純伜なゲルマニウムのエピタキシャル成長;二対し。
これらすべての灸件を満す。
第4図1示されるよう;二、エピタキシャルゲルマニウム層〔43〕が多孔質シ
リコン半導体基板部分(41)の表面〔42〕上に配置されている。この多孔質
基板部分(41)は単結晶n形バルクシリコン半導体基板(40〕の最上部p形
部分乞なし、たとえば基板はaaフッ化水素酸との、陽極設化二より、この最上
部分は多孔質シーなっている。湯面反応は当業者には周知のように、n形シリコ
ンよりp形シリコン中で速く進む。そのような陽極酸化については、たとえば第
46巻、86−88頁(1986年1月):二M、 I 、 J 、 BeaL
e (工A ・フイ・シエイ・ヒーレ〕うにより発表された“多孔ズシリコンの
微細構造と基本的乗構”と題する論文中に述べられている。エタノールを陽色反
応中好ましくい気泡の発生を抑えろためフッ化水素酸に加えると有利にできる。
ゲルマニウム層C43)は多孔質基板を適切C二浄化した後2表面上に分子線エ
ピタキシー(MBE)により成長させると有利である。たとえば、基板を浄化す
るため5二は、基板全体を乾燥した酸素中で約300℃に加熱し、多孔質シリコ
ンの表面部分を酸化し9次に識化物を除くため基板を約700ないし750℃の
温度;二に空容器中で加熱する。
あるいは過酸化水素及び塩酸の溶液中で兼化し、読いて真空容器中で加熱するこ
とにより、浄化できる。最後に。
当業者には周知で、たとえばMaterials Re5earch 主由立2
45−254頁(1954)−二発表されたJ、C,Bearl(ジエイ・シー
・ビーン〕≦二よる” GexSi、−、c/ (Si 、 Ge)歪層へテロ
接合及び超格子の分子線エピタキシー”と題する論文中により詳細に述べられて
いるように、同じ真空容器中で基板の表面にゲルマニウムのMBBを行うのが好
ましい。
次に、エピタキシャル層(43)及び多孔質シリコン層(41)は、第5図に示
されるよう1二比較的大きな領域(又は複数)にパターン形成でき、それ5二よ
ってシリコン基板(40〕の一部分が露出される。すると、当業者には周知のよ
うi二、1ないし複数の光−電子要素又はデバイスが、残ったエピタキシャル層
〔56〕中に製作中の大規模集積回路(VLSI)とともに製作でき、シリコン
基板(40)の露出された部分中に集積化される。
これらの光−電子デバイス及び集積回路は9次二たとえば金属線(SS)及び(
SS):二上り透気的に相互接続できる。典型的な場合、これらの線はアルミニ
ウム又は他の適当な金属線の形をとり、それらは当業者には周知のよう;二、絶
縁層中の窓を貫く、各デバイス及び回路のt−i領域を除いて、絶縁層(図示さ
れていない)5二より基板(40)及びエピタキシフル層(53)から絶縁され
ろ。あるいは、エピタキシャル層は最初から基板表面の限られた部分上S二のみ
成長させることができる。また。
エピタキシャル層(53)中コニ製作される光−亀子デバイス;二枚り、あるい
はそれ二加えて、を子回路もこのエピタキシャル層中に裏作でき、それによって
データn浬システム中での動作中、エピタキシャル層中の回路はより厳密さを必
要とするデータ計算の仕事すなわちより高速で行うことが望ましい計算ンするよ
う割当てられる。
本発明の限底にある原理をよりよ(理解するために。
稟1,2及び3図を参照するのが有用である。構造を形成した表面をもつ単結晶
基tai01上に、エピタキシャル層(15)(第3図)を成長しである。基板
との界面よ二おける7音中の(格子不農による)接線方向の応力は、第3図中の
矢印で示゛されている。構造を形成した表面は平坦な台地(11)(第2図〕、
各項方向寸法2L、及び谷(12)を特徴とし、各谷は垂直な列壁(13〕を有
する。谷(12)は横方向寸法Gの3面(12)乞もつ。
矢印の長さは谷の中央付近の台地の端部で比較的長く。
台地の中央点付近で比較的短いこと1二注意すべきである。
このことは、谷付近の台地の端部;二おける接線方向の応力が比較的大きく2台
地の中央付近で比較的応力が小さいことを示している。
本発明の条件01つに従う間隙の横方向の大きさGは。
異なる台地の上の歪源からエピタキシャル層(15)Y貫いて伝播する歪場が、
干渉しないように、すなわち別の歪源から生じた歪場の重なりが本質的でないよ
う;二。
十分大きくなければならない。従って、エピタキシャル層を貫く歪乞発生するこ
とを含む得られる境界値間」の物理曲解は、界面からの距離の関数として、歪の
値が指数関数的に減少することを′4漱とする。このように、エピタキシャル層
の単位面積当りの歪エネルギーは、大きさにはよらず任意の厚さに対して有限で
ある。更C二、歪エネルギーは台地の横方向の長さ2Lが減少するとともC減少
し9台地の最小横方向寸法2Lが十分小さい場合には、歪エネルギーは転位形成
の1地エネルギーを越えろことはない。特コニ、もしSiの表!上の台地の2L
が約200オングストロームより小さいなら、純粋なゲルマニウムエピタキシャ
ル層は1層がいか;二厚いかによらず。
転位を発生することはない。もしSiの台地の横方向の寸法2Lが幾分大きいな
ら、純伜なGeエピタキシャル層はその厚さがあまり大きくない限り、無転位の
ままである。そのような場合、3i上への:4伜なQeの無転位成長に対する臨
界層厚は、有限ではあるがパターン形成されない(なめらかな)Si上への成長
の場合に予測される値(10オングストローム)より太き(なるであろう。
各種の修正が可能である。たとえば、純伜なQeの代りユニ無転位エピタキシャ
ル層はQex3il−Xでよく、x【二依存して横方向の台地の大きさ2Lの許
される値が幾分大きくなる。あるいは、それはガリウムひ素にできる。より一般
的には、基板及びエピタキシャル層は任意の格子軍警結晶半導体又は非半導体で
よい。たとえば9本発明の視野内で、二元、三元又は四元■−■化合物半導体合
金・−・−・・・’ −、を的に(In、Ga、A7 ) −(As、P )は
QaAs 、InP又はGaP のような格子不整パターン形成したIV−V単
拮晶基改上;ニエピタキシャル成長させられる。
GaPはj9iとわずか0.4%の格子不整で、従って池の■−■化合物半導体
より3iには完全二格子整合するが。
GaPそれ自身は間接禁制i′(!′もち、光デバイスには有用でないこと2二
注意すべきである。このように本発明の視野内で任意のIV−V格子不整(oa
pに対して)材料乞。
サブミクロンのパターン形成したGaP層上に成長でき。
GaP層はシリコン基板のなめらかな(パターン形成されていない〕表面上にエ
ピタキシャル放炎されている。
FIG、I
FIG、2
FIG、 4
FIG、5
国際調査報告
一#1III+IIIMI^−−−−−とテ/υS 87100612A111
’NEX To THE INTERNATIO1’!AI−SEA:’LCH
REPCRT ONI NTERNAT 工○NAL APPLrCATION
No、 PCT/US 57100612 (SA 1678:L)
Claims (10)
- 1.エピタキシャル層が基体の格子定数とは異る格子定数をもち,本質的に単結 晶の基体(41)の表面(42)上に配置されたエピタキシャル層(第4図,4 3)を含むデバイスにおいて、 表面はサブミクロンパターン形成されることを特徴とするデバイス。
- 2.請求の範囲第1項に記載されたデバイスにおいて,エピタキシャル層は本質 的にゲルマニウムで,基体は本質的にシリコンであることを特徴とするデバイス 。
- 3.請求の範囲第2項に記載されたデバイスにおいて,パターン形成された表面 は約200オングストロームより小さな最大横寸法をもつ台地と,少くとも約1 00オングストロームの厚さを有するエピタキシャル層を特徴とするデバイス。
- 4.請求の範囲第3項に記載されたデバイスにおいて,近接した台地は少くとも 約60オングストローム間瞭により分離されていることを特徴とするデバイス。
- 5.請求の範囲第1項に記載されたデバイスにおいて,パターン形成された表面 は本質的に多孔質シリコンであることを特徴とするデバイス。
- 6.請求の範囲第5項に記載されたデバイスにおいて,多孔質シリコンは100 オングストロームより小さい横方向寸法を有する台地を特徴とするデバイス。
- 7.請求の範囲第7項に記載されたデバイスにおいて,エピタキシャル層は本質 的にガリウムひ素で基体は本質的にシリコンであることを特徴とするデバイス。
- 8.請求の範囲第7項に記載されたデバイスにおいて,パターン形成された表面 は約100オングストロームより小さな最大横方向寸法をもつ台地を特徴とする デバイス。
- 9.請求の範囲第8項に記載されたデバイスにおいて,近接した台地少くとも3 0オングストロームの間隙により分離されていることを特徴とするデバイス。
- 10.請求の範囲第1項に記載された表面は台地の最大横寸法の少くとも約3分 の1の間隙により分離されていることを特徴とするデバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US85048386A | 1986-04-10 | 1986-04-10 | |
US850,483 | 1986-04-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63503104A true JPS63503104A (ja) | 1988-11-10 |
JP2854302B2 JP2854302B2 (ja) | 1999-02-03 |
Family
ID=25308247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62502183A Expired - Lifetime JP2854302B2 (ja) | 1986-04-10 | 1987-03-19 | 格子不整単結晶基板上のエピタキシャル層を含む半導体デバイス |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP0263866B1 (ja) |
JP (1) | JP2854302B2 (ja) |
KR (1) | KR910005734B1 (ja) |
CA (1) | CA1272527A (ja) |
DE (1) | DE3779547T2 (ja) |
ES (1) | ES2004276A6 (ja) |
WO (1) | WO1987006392A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6428808A (en) * | 1987-07-23 | 1989-01-31 | Matsushita Electric Ind Co Ltd | Method for growing epitaxial thin film crystal |
JP2002299261A (ja) * | 2001-03-30 | 2002-10-11 | Shin Etsu Handotai Co Ltd | 半導体基板及びその製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5079616A (en) * | 1988-02-11 | 1992-01-07 | Gte Laboratories Incorporated | Semiconductor structure |
GB8905511D0 (en) * | 1989-03-10 | 1989-04-19 | British Telecomm | Preparing substrates |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2757470A1 (de) * | 1977-12-22 | 1979-07-05 | Siemens Ag | Verfahren zum herstellen einer halbleiteranordnung |
-
1987
- 1987-03-19 KR KR1019870701116A patent/KR910005734B1/ko not_active IP Right Cessation
- 1987-03-19 DE DE8787902923T patent/DE3779547T2/de not_active Expired - Fee Related
- 1987-03-19 WO PCT/US1987/000612 patent/WO1987006392A1/en active IP Right Grant
- 1987-03-19 JP JP62502183A patent/JP2854302B2/ja not_active Expired - Lifetime
- 1987-03-19 EP EP87902923A patent/EP0263866B1/en not_active Expired - Lifetime
- 1987-03-30 ES ES8700901A patent/ES2004276A6/es not_active Expired
- 1987-04-09 CA CA000534486A patent/CA1272527A/en not_active Expired - Fee Related
Non-Patent Citations (2)
Title |
---|
APPL PHYS LETT=1974 * |
APPL PHYS LETT=1986 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6428808A (en) * | 1987-07-23 | 1989-01-31 | Matsushita Electric Ind Co Ltd | Method for growing epitaxial thin film crystal |
JP2002299261A (ja) * | 2001-03-30 | 2002-10-11 | Shin Etsu Handotai Co Ltd | 半導体基板及びその製造方法 |
JP4569026B2 (ja) * | 2001-03-30 | 2010-10-27 | 信越半導体株式会社 | 半導体基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR910005734B1 (ko) | 1991-08-02 |
DE3779547D1 (de) | 1992-07-09 |
DE3779547T2 (de) | 1993-01-28 |
JP2854302B2 (ja) | 1999-02-03 |
ES2004276A6 (es) | 1988-12-16 |
EP0263866A1 (en) | 1988-04-20 |
CA1272527A (en) | 1990-08-07 |
EP0263866B1 (en) | 1992-06-03 |
WO1987006392A1 (en) | 1987-10-22 |
KR880701456A (ko) | 1988-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4806996A (en) | Dislocation-free epitaxial layer on a lattice-mismatched porous or otherwise submicron patterned single crystal substrate | |
JP2669368B2 (ja) | Si基板上化合物半導体積層構造の製造方法 | |
US5757024A (en) | Buried porous silicon-germanium layers in monocrystalline silicon lattices | |
CA1330194C (en) | Unstrained defect-free epitaxial mismatched heterostructures and method of fabrication | |
US6406795B1 (en) | Compliant universal substrates for optoelectronic and electronic devices | |
JPH069192B2 (ja) | 半導体素子 | |
US5258322A (en) | Method of producing semiconductor substrate | |
KR101700728B1 (ko) | 다중접합 태양 전지 소자들의 제조 | |
Bolkhovityanov et al. | Artificial GeSi substrates for heteroepitaxy: Achievements and problems | |
JPS63503104A (ja) | 格子不整単結晶基板上のエピタキシャル層を含む半導体デバイス | |
Venkatasubramanian et al. | High quality GaAs on Si using Si0. 04Ge0. 96/Ge buffer layers | |
JPS61188927A (ja) | 化合物半導体装置 | |
JPS61294877A (ja) | 半導体装置 | |
Li et al. | Strain relaxation in PbSnSe and PbSe/PbSnSe layers grown by liquid-phase epitaxy on (1 0 0)-oriented silicon | |
KR20140138333A (ko) | 다중접합 태양 전지 소자들의 제조 | |
JPH0722312A (ja) | 歪半導体膜の製造方法 | |
JPH0412092A (ja) | 化合物半導体及びその成長方法 | |
JPH07107895B2 (ja) | 化合物半導体基板 | |
JP2560600B2 (ja) | 元素半導体基板上の金属膜/化合物半導体積層構造の製造方法 | |
JP2546531B2 (ja) | 半導体積層構造、半導体装置及びそれらの製造方法 | |
JPS5951755B2 (ja) | 太陽電池の製造方法 | |
JPH03235376A (ja) | タンデム型太陽電池の製造方法 | |
JPS59132119A (ja) | 半導体ウエハ | |
Griggs et al. | Design Approaches and materials processes for ultrahigh efficiency lattice mismatched multi-junction solar cells | |
JPS6380527A (ja) | 化合物半導体層の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |