JP2002299261A

JP2002299261A - 半導体基板及びその製造方法

Info

Publication number: JP2002299261A
Application number: JP2001101357A
Authority: JP
Inventors: Masaki Kimura; 雅規木村
Original assignee: Shin Etsu Handotai Co Ltd
Current assignee: Shin Etsu Handotai Co Ltd
Priority date: 2001-03-30
Filing date: 2001-03-30
Publication date: 2002-10-11
Anticipated expiration: 2021-03-30
Also published as: JP4569026B2

Abstract

(57)【要約】（修正有）【課題】有害物質であるＡｓ材料を使用することな
く、あるいは使用するとしても可能な限り少なくし、シ
リコン結晶基板上に格子欠陥が少なく結晶性の良い化合
物半導体膜をエピタキシャル成長させた半導体基板及び
その製造方法を提供する。【解決手段】シリコン結晶基板２上に化合物結晶層４
を形成した半導体基板１であって、前記シリコン結晶基
板２の表面上にＳｉＧｅ結晶層３が形成され、該ＳｉＧ
ｅ結晶層３の表面側が多孔質化しており、該多孔質Ｓｉ
Ｇｅ結晶層の表面に化合物結晶層４が形成されてなるも
のであることを特徴とする半導体基板１及びその製造方
法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体基板とその製
造方法に関するものであり、さらに詳しくは半導体レー
ザーや電子デバイス用の基板材料として使用される化合
物結晶層を備えた半導体基板とその製造方法に関するも
のである。

【０００２】

【従来の技術】化合物結晶層を備えた半導体基板として
化合物半導体基板があり、該化合物半導体結晶基板は、
発光ダイオードあるいはレーザーダイオード等の光デバ
イスや通信用高速電子デバイスなどの材料として期待さ
れた半導体材料である。特にレーザーダイオードは光通
信システムの発光源として使用され、高速電子デバイス
と共に情報化社会の成長に向けて大量に必要とされてい
る。

【０００３】一般に、化合物半導体結晶基板は、高圧雰
囲気下で液体封止チョクラルスキー法によってその単結
晶を成長させて単結晶インゴットを得て、その後スライ
ス、面取り、ラッピング、エッチング、研磨、洗浄等の
基板加工工程を経て製造される。しかし、化合物単結晶
を成長させる際、双晶や転位などの結晶欠陥が発生しや
すく、また成長できる結晶直径はＧａＡｓ単結晶の直径
は６インチ程度、ＩｎＰ単結晶に至っては３インチ以下
しか量産レベルに到達していない。またＩｎＰ単結晶は
他の半導体結晶よりも柔らかいため、単結晶インゴット
を得た後にスライス、研磨といった基板加工を施す際、
基板が割れやすいことなどから基板加工における歩留ま
りが低い。このため、ＩｎＰ等の化合物半導体基板の製
造はコストが高く、生産性が低いことが問題であった。

【０００４】このような問題を解決するために、シリコ
ン単結晶基板上にＩｎＰなどの化合物半導体結晶層をエ
ピタキシャル成長させて半導体基板を得る方法が提案さ
れてきた。シリコン単結晶は安価で、機械的強度に優れ
且つ大きな熱伝導率を有しており、さらに直径６インチ
以上の基板を容易に生産できる利点がある。従って、シ
リコン基板上にＩｎＰやＧａＡｓ等の化合物半導体結晶
層を結晶性良くエピタキシャル成長できれば、安価なレ
ーザーダイオードや高速電子デバイスの作製が可能とな
る。一般に、化合物半導体をエピタキシャル成長する方
法として、有機金属気相成長（以下、ＭＯＶＰＥと言
う）法、分子線エピタキシー（以下、ＭＢＥと言う）法
などが知られている。

【０００５】図２に、このようなシリコン結晶基板上に
化合物結晶層が形成された半導体基板の断面図を示す。
この半導体基板６は、シリコン結晶基板２の表面に多孔
質化したシリコン結晶層５を形成し、この上に化合物結
晶層４をエピタキシャル成長させた半導体基板である。
しかし、このようにエピタキシャル成長によってシリコ
ン結晶基板上に化合物結晶層４を成長させた場合、両者
の格子定数の違いにより内部応力が発生し、化合物結晶
層４に転位が発生する。たとえば、格子定数が５．４３
１Åであるシリコン基板上に格子定数が５．６５３Åの
ＧａＡｓを成長させる場合、Ｓｉに比べＧａＡｓの格子
定数は約４％程度大きいため、化合物結晶層４内に圧縮
応力が働き、膜圧が厚くなるにつれて転位が発生する。
シリコン基板の表面を多孔質化したシリコン結晶層５と
することである程度歪みを緩和できるが、歪みを吸収し
きれずに転位が発生し、デバイスに応用することが非常
に困難であった。

【０００６】このような問題に対する対策として、シリ
コン結晶基板上にシリコン多孔質層を形成し、続いてＭ
ＯＶＰＥ法などによって成長温度を３段階に分けＳｉと
ＧａＡｓとの格子不整を緩和するためのＧａＡｓよりな
る第一のバッファ層、ＧａＡｓ活性層の結晶性の再現性
を良くするためのＧａＡｓよりなる第二のバッファ層、
ＧａＡｓ活性層の順に形成する方法、また特開平１０−
２２９０３４号にみられるように、シリコン結晶基板上
にシリコン多孔質層を形成し、前記多孔質層の上面に薄
いシリコン結晶層をＣＶＤ法によって形成し、該シリコ
ン結晶層の上にＧａＡｓ、ＩｎＰ等を形成する方法等が
提案されてきた。これらのようにＧａＡｓよりなるバッ
ファ層を成膜することや、またシリコン結晶基板の表面
を多孔質化し、その後薄いＳｉ層を形成する方法は、格
子不整を緩和させる有効な方法である。

【０００７】

【発明が解決しようとする課題】しかしながら、上述の
半導体基板製造方法には以下のような問題がある。ま
ず、ＧａＡｓ活性層を成長させる場合にはもちろんのこ
と、ＩｎＰ活性層を形成する場合にも、Ｓｉとの格子不
整を緩和するためには、ＧａＡｓをバッファ層として厚
く成長させる必要がある。しかし、ＧａＡｓの構成元素
であるＡｓは有害物質である。したがって、環境安全の
観点からＧａＡｓを活性層とする半導体基板の場合であ
っても可能な限りＧａＡｓ材料を少なくすべきであり、
ＩｎＰを活性層とするデバイスにあってはＧａＡｓを用
いたバッファ層を使用しないことが良いことは言うまで
もない。

【０００８】また、ＧａＡｓをバッファ層として形成し
てもＳｉとの格子不整の緩和は十分でなく、バッファ層
に転位が形成され、活性層の形成時に伝播する場合があ
る。特にＧａＡｓバッファ層の上にＩｎＰ活性層を形成
する場合には、ＧａＡｓとＩｎＰの両者の格子不整も作
用しＧａＡｓバッファ層から転位が伝播しやすくなる。
このような問題は薄いＳｉ層をバッファ層として形成す
る場合にも同様であり、ＧａＡｓ層、ＩｎＰ層との格子
不整は十分には緩和されず、これらの層に転位が発生す
る場合があった。

【０００９】さらに、前記化合物結晶層を成長する際の
昇温・降温、または化合物結晶層の成長が終了し基板温
度を下げる際の降温で、化合物結晶層とシリコン結晶層
との熱膨張係数の違いにより化合物結晶層内に熱応力が
働く。このため、化合物結晶層は反った状態になり、該
化合物結晶層の膜厚が厚い場合にはクラックが発生する
ことがあった。

【００１０】本発明は上記問題点に鑑みて為されたもの
であり、本発明の目的は、有害物質であるＡｓ材料を使
用することなく、あるいは使用するとしても可能な限り
少なくし、シリコン結晶基板上に格子欠陥が少なく結晶
性の良い化合物半導体膜をエピタキシャル成長させた半
導体基板及びその製造方法を提供することにある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、本発明によれば、シリコン結晶基板上に化合物結晶
層を形成した半導体基板であって、前記シリコン結晶基
板の表面上にＳｉＧｅ結晶層が形成され、該ＳｉＧｅ結
晶層の表面側が多孔質化しており、該多孔質ＳｉＧｅ結
晶層の表面に化合物結晶層が形成されてなるものである
ことを特徴とする半導体基板が提供される（請求項
１）。

【００１２】このように、Ｓｉに比べてＧａＡｓやＩｎ
Ｐ（格子定数：５．８６９Å）の格子定数により近い格
子定数を有するＧｅ（格子定数：５．６５７Å）を含む
ＳｉＧｅ結晶層が、シリコン結晶基板と化合物結晶層の
間に形成された半導体基板であれば、基板内の格子不整
が小さく結晶性の良い化合物結晶層が形成された半導体
基板とすることができる。また、前記ＳｉＧｅ結晶層は
多孔質化しているため、該ＳｉＧｅ結晶層の弾性変形可
能な歪み範囲が広くなり、前記化合物結晶層を成長する
際の昇温・降温に伴う前記シリコン基板と前記化合物結
晶層との熱膨脹係数差による基板面に平行な方向の歪み
を吸収できる半導体基板とすることができる。

【００１３】この時、前記化合物結晶層が、ＩｎＰ結晶
層であることが好ましい（請求項２）。このように、本
発明では、シリコン結晶基板上に結晶性の良いＩｎＰ結
晶層を成長させた半導体基板を提供することができる。

【００１４】また、本発明によれば、シリコン結晶基板
上に化合物結晶層を形成した半導体基板の製造方法であ
って、シリコン結晶基板の表面上にＳｉＧｅ結晶層を形
成させ、該ＳｉＧｅ結晶層の表面を多孔質化した後、該
多孔質ＳｉＧｅ結晶層の表面に化合物結晶層を形成させ
ることを特徴とする半導体基板の製造方法が提供される
（請求項３）。

【００１５】このように、シリコンに比べて活性層とし
て形成される化合物半導体の格子定数により近い格子定
数を有するＳｉＧｅ結晶層をシリコン結晶基板の表面上
に形成することによって、シリコン結晶と化合物単結晶
の格子定数差を緩和することができ、また該ＳｉＧｅ結
晶層を多孔質化することによって、Ｓｉ基板と化合物結
晶層の熱膨張係数差に伴なう歪みを緩和することができ
る。その結果、結晶性の良い化合物結晶層をエピタキシ
ャル成長させた半導体基板を製造することができる。

【００１６】この場合、前記シリコン結晶基板上に形成
した前記ＳｉＧｅ結晶層に、酸化と酸化膜除去の工程を
１回以上施し、その後該ＳｉＧｅ結晶層の表面を多孔質
化することが好ましい（請求項４）。

【００１７】このように、シリコン結晶基板上にＳｉＧ
ｅ結晶層を形成した後、該結晶層表面に対して酸化・酸
化膜除去を施すことによって、ＳｉＧｅ結晶層中のＧｅ
比率が高くなり、それによって、ＳｉＧｅの格子定数は
ＧａＡｓやＩｎＰの格子定数に近づき、より格子整合を
取りやすくすることができる。

【００１８】また、この時、前記シリコン結晶基板とし
てＳＯＩ基板を用いることができる（請求項５）。シリ
コン結晶基板としてＳＯＩ基板を用いた場合、酸化・酸
化膜除去により内部に押し込められたＧｅ原子が、前記
ＳＯＩ基板の埋め込み酸化膜によって拡散することが遮
られることによってＳｉＧｅ層に蓄積され、Ｇｅ濃度の
高いＳｉＧｅ結晶層を効率良く得ることができる。

【００１９】さらに、前記ＳｉＧｅ結晶層を形成する前
に、前記シリコン結晶基板の表面を多孔質化することが
好ましい（請求項６）。

【００２０】このようにシリコン結晶基板の表面も多孔
質化しておくことにより、多孔質層がシリコン結晶基板
とＳｉＧｅ結晶層の格子定数の差による歪みを緩和する
ため、あらかじめＧｅの組成比が高く格子定数の大きい
ＳｉＧｅ層を成長させることができる。

【００２１】また、前記化合物結晶層として、ＩｎＰ結
晶層とすることができる（請求項７）。このように、本
発明の半導体基板の製造方法によって、シリコン基板上
に結晶性の良いＩｎＰ結晶層を成長させた半導体基板を
製造することができる。

【００２２】以下、本発明についてさらに詳細に説明す
るが、本発明はこれらに限定されるものではない。

【００２３】本発明者等は、Ｓｉ結晶と前記３−５属化
合物結晶の格子定数差を緩和する材料について鋭意調査
した。その結果、Ｇｅ結晶の格子定数が５．６５７Åと
ＧａＡｓ並に大きく、しかもＳｉとＧｅは任意の組成を
取りうるため、Ｓｉに比べて、活性層として形成する化
合物半導体の格子定数により近い格子定数を有するＳｉ
Ｇｅバッファ層を容易に形成できることに着目し、検討
を重ねることにより本発明を完成するに至った。

【００２４】すなわち、シリコン結晶基板の表面にＳｉ
Ｇｅ結晶層を成長させた後、前記ＳｉＧｅ結晶層の表面
を多孔質化し、前記多孔質ＳｉＧｅ結晶層表面に化合物
結晶層を成長させることにより、Ｓｉに比べてＧａＡｓ
やＩｎＰに格子定数がより近づき、半導体基板内の格子
不整を小さくすることができる。ここで、ＳｉＧｅ結晶
層中のＧｅの組成比率をｘとすると、一般にＳｉ_１−ｘ
Ｇｅ_ｘと記述するが、本発明では総称してＳｉＧｅと記
述する。尚、ＳｉＧｅ結晶層をシリコン結晶基板の表面
に成長させる際に、Ｇｅの組成比率を除々に増加させて
も良いし、成長の初期から目的の比率としても良い。

【００２５】また、ＳｉＧｅ結晶層を多孔質化すること
にって、該ＳｉＧｅ結晶層の弾性変形可能な歪み範囲を
広くすることができ、前記化合物結晶層を成長する際の
昇温・降温、または成長後に基板の温度を下げる際の降
温に伴うシリコン結晶基板と化合物結晶層との熱膨脹係
数差による基板面に平行な方向の歪みも吸収することが
できる。その結果、前記シリコン結晶基板上に格子欠陥
が少なく結晶性の良い化合物半導体膜をエピタキシャル
成長することができる。

【００２６】この時、前記ＳｉＧｅ層を形成した後、該
ＳｉＧｅ層に対して酸化・酸化膜除去を施すとＳｉＧｅ
結晶層中のＧｅ比率を高くすることができる。酸化によ
りＳｉＧｅ層中のＧｅ濃度が高くなる理由は次のように
説明される。先ず、酸化によってＳｉＧｅ表面が酸化さ
れるとＳｉＯ_２膜が形成され、ＳｉＧｅ側に圧縮応力が
働き、Ｓｉより共有結合半径の大きいＧｅ原子を押し出
そうとする。しかし、ＧｅはＳｉＯ_２膜中を拡散しにい
ので、ＳｉＯ_２膜とは反対側に拡散する。その結果、Ｓ
ｉＧｅ層中のＧｅ濃度が高くなる。酸化膜を形成した
後、フッ酸溶液などにより表面を処理するとＳｉＯ_２膜
が除去され、Ｇｅ濃度の高くなったＳｉＧｅ層が現れ
る。この様に前記ＳｉＧｅ結晶層中のＧｅ濃度が高くな
ることによって、ＳｉＧｅの格子定数がＧａＡｓやＩｎ
Ｐの格子定数により近づくため、半導体基板内の格子整
合はより取りやすくなる。

【００２７】また、前記酸化・酸化膜除去工程は複数回
繰り返すことにより、さらにＳｉＧｅ結晶層中のＧｅ濃
度を高くすることができ、効果的である。この場合、シ
リコン結晶基板としてＳＯＩ（ＳｉｌｉｃｏｎＯｎ
Ｉｎｓｕｌａｔｏｒ）基板を用いることが好ましい。こ
れによって酸化・酸化膜除去により内部に押し込められ
たＧｅ原子が前記ＳＯＩ基板の埋め込み酸化膜に遮られ
内部に拡散しないことから、ＳｉＧｅ層に効率的に蓄積
されるため、効率的にＧｅ濃度を高めることができる。

【００２８】また、ＳｉＧｅ結晶層を形成する前にシリ
コン結晶基板の表面を多孔質化しておくようにしても良
い。通常、シリコン結晶基板の表面に形成するＳｉＧｅ
層のＧｅの組成比が高くなればなるほど、格子定数の違
いにより転位が発生しやすくなる。しかし、シリコン基
板表面に多孔質層を形成することによりシリコン結晶基
板とＳｉＧｅ結晶層の格子定数の差による歪みを緩和す
ることができ、Ｇｅの組成比が高く格子定数の大きいＳ
ｉＧｅ結晶層を成長させることができる。そのため酸化
・酸化膜除去の回数を少なくすることができ、効率的に
Ｇｅ組成比を高くすることができる。

【００２９】

【発明の実施の形態】本発明について、図面を用いて詳
しく説明する。図１は、本発明によるシリコン基板上に
化合物半導体結晶層を形成した半導体基板１の断面図で
ある。

【００３０】まず、シリコン結晶基板２の表面にＳｉＧ
ｅ結晶層３をＣＶＤ法によって成長させる。原料ガスは
ゲルマン、シランである。ドーパントガスを導入するこ
とによってリン、ボロン等をドープしても良い。ＳｉＧ
ｅの格子定数はＳｉとＧｅの濃度比によって左右され、
ゲルマニウムの組成比が高くなるほど格子定数は大きく
なり、ＧａＡｓやＩｎＰの格子定数に近づく。しかし、
Ｇｅ濃度比を大きくし過ぎると無欠陥で成長できる成長
層の厚さが数１００Å程度に限られるため、Ｇｅ／Ｓｉ
が０．２〜０．５の範囲で成長させるのが妥当である。

【００３１】この時、事前にシリコン結晶基板２の表面
を多孔質化しておくのが好ましい。これによって、あら
かじめＧｅ組成比の高いＳｉＧｅ結晶層を形成させるこ
とができる。ＳｉＧｅ結晶層の格子定数は化合物半導体
の格子定数に近い値を有し、半導体基板内の格子不整を
小さくするのに有効であるが、さらにＳｉＧｅの表面に
対し酸化・酸化膜除去を施すことが好ましい。こうする
ことにより、ＳｉＧｅ層中のＧｅ原子が濃縮され、さら
に格子整合が取りやすくなる。また、前記酸化・酸化膜
除去を繰り返し行い、その回数に応じてＧｅ濃度を高く
することができる。

【００３２】次に、ＳｉＧｅ表面を陽極酸化法を用いて
多孔質化する。陽極酸化法はたとえば、ＨＦとアルコー
ル１：１の混合液中に基板を浸し、約１０ｍＡ／ｃｍ^２
の電流を約１０分間流す方法で行えば良い。ＳｉＧｅ基
板がｐ型のときは光を照射しないが、ｎ型の時には照射
する。

【００３３】次に、多孔質化したＳｉＧｅ結晶層３の表
面上にＭＯＶＰＥ法またはＭＢＥ法を用いて、ＧａＡｓ
またはＩｎＰ等の化合物結晶の活性層４を形成する。こ
の時、従来法で説明されているように成長温度を段階的
に高くする３段階成長により、第１のバッファ層、第２
のバッファ層、活性層という順に成膜しても良い。

【００３４】以上の方法により、Ｓｉに比べてＧａＡｓ
あるいはＩｎＰ等の化合物結晶とより格子整合の取りや
すいＳｉＧｅ結晶層をバッファ層として形成することが
でき、また、その表面の多孔質化により熱膨脹係数差に
伴う歪みを緩和することができるため、転位等の格子欠
陥が少なく、結晶性のよいＧａＡｓあるいはＩｎＰ等の
化合物結晶層をエピタキシャル成長させることができ
る。

【００３５】

【実施例】以下、実施例及び比較例を示して本発明をよ
り具体的に説明するが、本発明はこれらに限定されるも
のではない。（実施例１）直径６インチ、Ｎ型で面方位（１００）の
シリコン単結晶ウェーハを用意し表面を洗浄する。洗浄
方法としては、アンモニア水溶液と過酸化水素水溶液の
混合液により洗浄し、水洗した後、ＨＦ洗浄により酸化
膜を除去して、水洗・乾燥を行った。ＳｉＧｅ結晶層の
形成にはＣＶＤ装置を用いた。原料ガスとしてＳｉＨ_４
とＧｅＨ_４を用い、Ｎ型ドーパントガスとしてＰＨ_３ガ
スを反応炉内に供給した。７０℃／秒の昇温速度で８０
０ ℃まで昇温し、約１ミクロン程度の膜厚のＰ型Ｓｉ
−Ｇｅ混晶薄膜を形成した。

【００３６】次に形成されたＳｉＧｅ表面を陽極酸化法
を用いて多孔質化した。ＨＦとアルコールの１：１混合
液中に基板を浸し、光を照射しながら１０ｍＡ／ｃｍ^２
の電流を１０分間流した。陽極酸化終了後、水洗・乾燥
を行った。続いて、ＭＯＶＰＥ法によって、ＴＭＧａ
（トリメチルガリウム）とＡｓＨ_３を原料ガスとして、
９００℃で多孔質ＳｉＧｅ表面にＧａＡｓを約５ミクロ
ン成長させた。

【００３７】（比較例１）実施例１と同じように、直径
６インチ、Ｎ型で面方位（１００）のシリコン単結晶ウ
ェーハを準備した。次にシリコン単結晶基板の表面に対
し、実施例１と同じ方法で陽極酸化法を用いて多孔質化
した。陽極酸化終了後、水洗・乾燥を行った。続いて、
ＭＯＶＰＥ法によって、ＴＭＧａ（トリメチルガリウ
ム）とＡｓＨ _３を原料ガスとして、９００℃で多孔質Ｓ
ｉ表面にＧａＡｓを約５ミクロン成長させた。

【００３８】実施例１におけるＳｉＧｅ結晶層中のＧｅ
の組成比を測定したところ０．２５であった。また、Ｇ
ａＡｓ活性層中の転位密度をＫＯＨの融液（４５０℃程
度）でエッチングした後に、光学顕微鏡によって測定し
たところ、比較例１によるＧａＡｓ活性層中の転位密度
に比べて約１／１０程度と低かった。

【００３９】（実施例２）実施例１と同じように、直径
６インチ、Ｎ型で面方位（１００）のＳｉウェーハ表面
にＳｉＧｅ結晶層を形成し、該ＳｉＧｅ結晶層を実施例
１と同じ方法で陽極酸化し多孔質化した。陽極酸化終了
後、水洗・乾燥を行った。続いて、ＭＯＶＰＥ法によ
って、ＴＭＩｎ（トリメチルインジウム）とＰＨ _３を原
料ガスとして、９００℃で多孔質ＳｉＧｅ表面にＩｎＰ
結晶層を約５ミクロン成長させた。

【００４０】（比較例２）実施例１と同じように、直径
６インチ、Ｎ型で面方位（１００）のＳｉウェーハを準
備した。次にＳｉ表面を陽極酸化法を用いて多孔質化し
た。ＨＦとアルコール１：１の混合液中に基板を浸し、
光を照射しながら１０ｍＡ／ｃｍ^２の電流を１０分間流
した。陽極酸化終了後、水洗・乾燥を行った。続いて、
ＭＯＶＰＥ法によって、ＴＭＩｎ（トリメチルインジ
ウム）とＰＨ_３を原料ガスとして、９００℃で多孔質Ｓ
ｉ表面にＩｎＰを約１０ミクロン成長させた。

【００４１】実施例２におけるＳｉＧｅ結晶層中のＧｅ
の組成比を測定したところ０．２６であった。また、Ｉ
ｎＰ結晶層中の転位密度を実施例１と同様に測定したと
ころ、比較例２によるＩｎＰ活性層中の転位密度に比べ
て約１／７程度と低かった。

【００４２】（実施例３）実施例１と同じように、直径
６インチ、Ｎ型で面方位（１００）のＳｉウェーハ表面
にＳｉＧｅ結晶層を形成した。その後、酸化雰囲気中１
０００℃で１時間の熱処理によりＳｉＧｅ表面を酸化し
た。その後基板をＨＦ水溶液に浸し、酸化膜を除去し、
水洗後乾燥させた。次に実施例１と同じ要領でＳｉＧｅ
表面を陽極酸化して多孔質化した後、約１０μｍの厚さ
のＩｎＰ結晶層を成長させた。

【００４３】実施例３におけるＳｉＧｅ結晶層中のＧｅ
の組成比を測定したところ０．４８であった。また、Ｉ
ｎＰ結晶層中の転位密度を実施例１と同様に測定したと
ころ、比較例２によるＩｎＰ活性層中の転位密度に比べ
て約１／１５程度と低かった。

【００４４】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。

【００４５】例えば、上記では形成させる化合物結晶層
としてＩｎＰ、ＧａＡｓを例示したが、ＧａＰ、ＧａＡ
ｓＰ等の化合物結晶を形成させる場合にも本発明は適用
できる。

【００４６】

【発明の効果】以上説明したように、シリコン結晶基板
の表面にＳｉより大きい格子定数を有するＳｉＧｅ結晶
層を成長させることにより、ＧａＡｓやＩｎＰ等の化合
物結晶層との格子不整を小さくすることができ、さらに
ＳｉＧｅ層を多孔質化することより、前記化合物結晶層
とシリコン結晶基板との熱膨脹係数差に伴う歪みも吸収
することができる。その結果、シリコン単結晶基板上に
格子欠陥が少なく結晶性の良い化合物半導体結晶層をエ
ピタキシャル成長させた半導体基板を提供することがで
きる。

【図面の簡単な説明】

【図１】本発明によるシリコン結晶基板上に化合物結晶
層が形成された半導体基板の断面図の一例である。

【図２】従来法によるシリコン結晶基板上に化合物結晶
層が形成された半導体基板の断面図である。

【符号の説明】

１…半導体基板、２…シリコン結晶基板、３…表面側を
多孔質化したＳｉＧｅ結晶層、４…化合物結晶層（活性
層）、５…多孔質化したＳｉ結晶層、６…半導体基板。

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 4G077 AA03 BE44 DB01 ED06 EF02 TC13 TC17 5F045 AA04 AB01 AB12 AC01 AC08 AD13 AF03 AF11 BB12 CA10 CA12 DA53 DA67 DA69 HA02 5F073 AA51 CA04 CA12 CB04 DA04 DA05 DA28 DA35

Claims

【特許請求の範囲】

【請求項１】シリコン結晶基板上に化合物結晶層を形
成した半導体基板であって、前記シリコン結晶基板の表
面上にＳｉＧｅ結晶層が形成され、該ＳｉＧｅ結晶層の
表面側が多孔質化しており、該多孔質ＳｉＧｅ結晶層の
表面に化合物結晶層が形成されてなるものであることを
特徴とする半導体基板。
【請求項２】請求項１に記載の半導体基板であって、
前記化合物結晶層がＩｎＰ結晶層であることを特徴とす
る半導体基板。
【請求項３】シリコン結晶基板上に化合物結晶層を形
成した半導体基板の製造方法であって、シリコン結晶基
板の表面上にＳｉＧｅ結晶層を形成させ、該ＳｉＧｅ結
晶層の表面を多孔質化した後、該多孔質ＳｉＧｅ結晶層
の表面に化合物結晶層を形成させることを特徴とする半
導体基板の製造方法。
【請求項４】前記シリコン結晶基板上に形成した前記
ＳｉＧｅ結晶層に、酸化と酸化膜除去の工程を１回以上
施し、その後該ＳｉＧｅ結晶層の表面を多孔質化するこ
とを特徴とする請求項３に記載の半導体基板の製造方
法。
【請求項５】前記シリコン結晶基板としてＳＯＩ基板
を用いることを特徴とする請求項４に記載の半導体基板
の製造方法。
【請求項６】前記ＳｉＧｅ結晶層を形成する前に、前
記シリコン結晶基板の表面を多孔質化することを特徴と
する請求項３乃至請求項５のいずれか１項に記載の半導
体基板の製造方法。
【請求項７】前記化合物結晶層としてＩｎＰ結晶層を
形成することを特徴とする請求項３乃至請求項６のいず
れか１項に記載の半導体基板の製造方法。