DE3779547T2 - Halbleiteranordnung mit einer epitaktischen schicht auf einem einkristallinen substrat mit nicht angepasstem gitter. - Google Patents

Halbleiteranordnung mit einer epitaktischen schicht auf einem einkristallinen substrat mit nicht angepasstem gitter.

Info

Publication number
DE3779547T2
DE3779547T2 DE8787902923T DE3779547T DE3779547T2 DE 3779547 T2 DE3779547 T2 DE 3779547T2 DE 8787902923 T DE8787902923 T DE 8787902923T DE 3779547 T DE3779547 T DE 3779547T DE 3779547 T2 DE3779547 T2 DE 3779547T2
Authority
DE
Germany
Prior art keywords
plateaus
epitaxial layer
substrate
single crystal
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8787902923T
Other languages
English (en)
Other versions
DE3779547D1 (de
Inventor
Sergey Luryi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Application granted granted Critical
Publication of DE3779547D1 publication Critical patent/DE3779547D1/de
Publication of DE3779547T2 publication Critical patent/DE3779547T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

  • Die Erfindung betrifft Halbleiterbauteile mit benachbarten Schichten aus Materialien mit nicht angepaßten Gittern.
  • In verschiedenen Zusammenhängen mit elektronischen Schaltungen ist es wünschenswert, epitaktische Schichten aus Materialien mit nicht angepaßten Gittern verfügbar zu haben, wobei jedes dieser unterschiedlichen Materialien dazu verwendet wird, eine Funktion des Bauteils zu ermöglichen, die sich durch Verwendung dieses speziellen Materials am besten verwirklichen läßt. Infolge der schlechten Übereinstimmung zwischen den Gittern unterschiedlicher Halbleitermaterialien - z.B. etwa 0,022 nm (0,22 Angström) oder etwa 4 % Fehlanpassung zwischen Germanium und Silizium - sind jedoch große Spannungen während des epitaktischen Wachstums unvermeidbar, die im Bereich der Grenzfläche zwischen epitaktischer Schicht und Substrat auftreten. Hierdurch verschlechtert sich die epitaktische Schicht durch Defekte wie Gitterversetzungen qualitativ, so daß Transistoren, die in der epitaktischen Schicht gebildet werden, wenn sie überhaupt funktionieren, nicht einwandfrei arbeiten. Mit zunehmender Dicke der epitaktischen Schicht wird die Bildung von Gitterversetzungen wahrscheinlicher. Möchte man beispielsweise auf einem Einkristallsiliziumsubstrat eine versetzungsfreie epitaktische Schicht aus Gex Si1-x von nur 10 nm (100 Angström) aufwachsen lassen, muß der Ge-Gehalt auf einen Molenbruch von weniger als etwa 0,5 beschränkt werden, während ein Molenbruch von x = 1 (reines Germanium) für optische Elemente, die in der epitaktischen Schicht gebildet werden, wünschenswert ist. Nach dem Stand der Technik ist es nicht möglich, solch eine Schicht (mit x = 1) versetzungsfrei auf einem Siliziumsubstrat aufwachsen zu lassen unabhängig von der Dicke dieser Schicht. Im allgemeinen ist es wünschenswert, den Dickenbereich von versetzungsfreien heteroepitaktischen Schichten zu erhöhen, die auf einem Einkristallsubstrat aufgewachsen sind, wie beispielsweise auf kommerziell erhältlichen Halbleitersubstraten, wie Si, Galliumarsenid (GaAs) und Indiumphosphid (InP). Die Bildung einer epitaktischen Schicht aus Germanium auf einem Siliziumsubstrat wird von Hiromu Ishii u.a. in "Applied Physics Letters, 47 (8), Seiten 863 bis 864" beschrieben.
  • Eine beliebig dicke versetzungsfreie Schicht aus einem Material mit nicht angepaßtem Gitter, wie beispielsweise Germanium, kann man auf der Oberfläche eines Einkristallsiliziumsubstrats aufwachsen lassen, so wie dies in Anspruch 1 dargestellt ist. Es ist zu erwarten, daß hierdurch die gesamte Verformungsenergie (pro Flächeneinheit der Schicht), die aus den Spannungen resultiert, welche sich daraus ergeben, daß die Gitter der epitaktischen Schicht und des Substrats nicht angepaßt sind, den Schwellenwert nicht übersteigen, ab dem Versetzungen entstehen würden, so wie dies weiter unten ausführlicher erklärt ist. Daher wird die Qualität der epitaktischen Schicht stark verbessert und man kann hierdurch versetzungsfreie heteroepitaktische Schichten mit nicht angepaßten Gittern bis zu einer größeren Dicke aufwachsen lassen. Der Ausdruck "nicht angepaßtes Gitter" beschreibt die Tatsache, daß die Gitterkonstanten des Substrats und der epitaktischen Schicht um mindestens etw 0,5 % oder 0,003 nm (0,03 Angström) voneinander abweichen.
  • Die Erfindung wird nachstehend anhand von Ausführungsbeispielen in Verbindung mit den Zeichnungen näher erläutert. Es zeigen:
  • Fig. 1 eine Draufsicht auf einen typischen höckerförmigen Oberflächenbereich eines Einkristallsubstrats;
  • Fig. 2 einen Querschnitt durch den typischen höckerförmigen Oberflächenbereich gemäß Fig. 1;
  • Fig. 3 einen Querschnitt durch eine epitaktische Schicht, die auf der höckerförmigen Oberfläche mit nicht angepaßtem Gitter gemäß den Figuren 1 und 2 erfindungsgemäß aufgewachsen ist, wobei die Pfeile die tangentialen Spannungen in der epitaktischen Schicht zum Ausdruck bringen in Fällen, in denen der horizontale Gitterabstand der epitaktischen Schicht größer ist als der des Substrats;
  • Fig. 4 einen Querschnitt durch eine epitaktische Schicht aus Germanium, die gemäß einer speziellen Ausführungsform der Erfindung auf einem porösen Einkristallsubstrat aus Silizium aufgewachsen ist und
  • Fig. 5 einen Querschnitt durch einen integrierten Schaltkreis mit einem erfindungsgemäß gewachsenen Teil einer epitaktischen Schicht aus einem Halbleiter mit nicht angepaßtem Gitter.
  • Wie bereits erwähnt, wird erfindungsgemäß eine epitaktische Schicht auf einer porösen, höckerförmigen oder sonstwie submikroskopisch mit einem Muster versehenen Oberfläche aufwachsen lassen. "Höckerförmig" bedeutet in diesem Zusammenhang, daß der Querschnitt des Substrats an der Hauptoberfläche durch steile Hügel und Täler charakterisiert ist, wobei die Spitzen der Hügel Teile mit flachen Plateauoberflächen festlegen, die voneinander durch Lücken getrennt sind, welche durch die Täler gebildet werden. Im allgemeinen bedeutet "eine submikroskopisch mit einem Muster versehene Oberfläche", daß die Oberfläche durch flache Plateaus beliebiger Gestalt charakterisiert ist, die eine maximale Breitenabmessung von weniger als 1 Mikrometer aufweisen und durch Lücken getrennt sind, die durch Aussparungen zwischen den Plateaus gebildet werden. Entsprechende Oberflächen können beispielsweise durch Nanometerlithographie erhalten werden, so wie dies in einem Artikel von K. Douglas et al mit dem Titel "Nanometer Molecular Lithography" (Applied Physics Letters, Band 48 (10), Seiten 676 bis 678, März 1986) beschrieben ist.
  • Es sollte darauf hingewiesen werden, daß die Plateauteile des Einkristallsubstrats alle die gleiche kristallographische Orientierung aufweisen. Da diese Plateaus alle von dem gleichen Einkristallsubstrat stammen, heißt das, daß ihre jeweiligen Kristallstrukturen dieselbe gegenseitige Orientierung aufweisen, selbst nachdem die ursprüngliche Oberfläche des Substrats porös oder höckerförmig gemacht oder sonstwie mit einem geeigneten Muster versehen wurde. Trotz der nicht angepaßten Gitter ist zu erwarten, daß eine geeignete Musterung der Substratoberfläche das Entstehen von Spannungen in der epitaktischen Schicht vermindert, so daß die epitaktische Schicht unabhängig von ihrer Dicke versetzungsfrei ist, so wie dies weiter unten ausführlicher dargestellt ist. Solche geeigneten Musterungen sind durch Plateaus und Lücken charakterisiert, deren Breitenabmessungen gewisse Kriterien erfüllen. Präziser ausgedrückt, sollten die Breitenabmessungen der Lücken größer als etwa 1/3 der Breitenabmessungen der Plateaus sein, um die Entstehung von Versetzungen durch die Überlagerung von Spannungen, die durch die unterschiedlichen Plateaus entstehen, zu verhindern. Die Breitenabmessungen der Lücken sollten jedoch näherungsweise nicht die Breitenabmessungen der Plateaus übersteigen, um in der epitaktischen Schicht eine unerwünschte Dominanz eines polykristallinen Wachstums aus Bereichen der Substratoberfläche in den Lücken zu vermeiden. Ferner sollte die maximale Breitenabmessung (2L) der Plateaus eine gewisse kritische Länge (2Lc ) nicht überschreiten, die von der gewünschten Dicke der epitaktischen Schicht abhängt: bei einer beliebig dicken, auf Si gewachsenen reinen Ge-Schicht liegt diese kritische Länge (2Lc) bei etwa 20 nm (200 Angström). Ein ähnlicher Wert der kritischen Länge ist für das Wachstum einer beliebig dicken Galliumarsenidschicht auf Si zu erwarten.
  • Es sollte darauf hingewiesen werden, daß ein Substrat aus porösem Silizium - bei dem sowohl die Lücken als auch die Plateaus üblicherweise eine Breitenabmessung von weniger als 10 nm (100 Angström) und typischerweise von etwa 3,5 nm (35 Angström) aufweisen - alle diese Kriterien für epitaktisches Wachstum von versetzungsfreiem reinem Germanium beliebiger Dicke erfüllt.
  • Gemäß Fig. 4 befindet sich eine epitaktische Germaniumschicht 43 auf der Oberfläche 42 eines porösen Siliziumhalbleitersubstratteils 41. Dieses poröse Substratteil 41 besteht aus einem oberen p-dotierten Abschnitt eines n- dotierten Einkristallsiliziumhalbleitersubstrats 40, das in diesem oberen Abschnitt z.B. durch eine anodische Reaktion mit konzentrierter Fluorwasserstoffsäure porös gemacht wurde. Bekanntermaßen verläuft die anodische Reaktion in einem p- dotierten Silizium schneller als in einem n-dotierten. Solch eine anodische Reaktion wird beispielsweise in einem Artikel von M.I.J. Beale et al. mit dem Titel "Microstructures and Foundation Mechanism of Porous Silicon", Band 46, Seiten 86 bis 88, January 1986 beschrieben. Zweckmäßerweise kann der Fluorwasserstoffsäure Ethanol zugesetzt werden, um die Entstehung unerwünschter Blasen während der anodischen Reaktion zu verhindern. Zweckmäßigerweise erfolgt das Wachstum der Germaniumschicht 43 auf der Oberfläche des porösen Substrats durch Molekularstrahlepitaxie (MBE) nachdem diese entsprechend gereinigt wurde. Zum Reinigen der Oberfläche wird beispielsweise das ganze Substrat in trockenem Sauerstoff auf eine Temperatur von etwa 300ºC erhitzt, um einen Oberflächenabschnitt des porösen Siliziums zu oxidieren. Zum Entfernen des Oxids wird das Substrat anschließend in einer Vakuumkammer auf eine Temperatur von etwa 700 bis 750ºC erhitzt.
  • Alternativ hierzu kann die Oberfläche durch Oxidation mit einer Lösung aus Wasserstoffperoxid und Fluorwasserstoffsäure und anschließendes Erhitzen in der Vakuumkammer gereinigt werden. Schließlich wird die Oberfläche des Substrats vorzugsweise in der gleichen Vakuumkammer auf bekannte Art und Weise einer Germanium-Molekularstrahlepitaxie unterworfen, so wie dies beispielsweise in dem Artikel von J.C Bean mit dem Titel "Molecular Beam Epitaxy of Gex Si1-x/ (Si,Ge) Strained-lay Heterostructures and Superlattices" (Materials Research Society Symposia Proceedings), Band 37, Seiten 245 bis 254 (1985) näher beschrieben ist.
  • Die epitaktische Schicht 43 und die poröse Siliziumschicht 41 können dann, so wie dies in Fig. 5 angedeutet ist, mit einem Muster relativ großflächig versehen werden, wobei Abschnitte des Siliziumsubstrats 40 hervorstehen. Dann können eines oder mehrere optoelektronische Elemente oder Bauteile in der verbleibenden epitaktischen Schicht 53 hergestellt werden, mit großintegrierten Schaltkreisen (VLSI), die auf bekannte Art und Weise in den vorstehenden Abschnitten des Siliziumsubstrats 40 hergestellt und integriert werden. Diese optoelektronischen Bauteile und die integrierten Schaltkreise können dann beispielsweise durch die metallisierten Verbindungen 55 und 56 elektrisch leitend miteinander verbunden werden. Typischerweise bestehen diese Verbindungen aus Aluminiumverbindungen oder sonstigen geeigneten Metallverbindungen, die durch isolierende Schichten (nicht dargestellt) von dem Substrat 40 und der epitaktischen Schicht 53 isoliert sind, mit Ausnahme von Kontaktflächen an den jeweiligen Bauteilen und Schaltkreisen in Form von an sich bekannten Lücken in den isolierenden Schichten. Alternativ hierzu kann man die epitaktische Schicht ursprünglich auch nur auf einen begrenzten Abschnitt auf der Oberfläche des Substrates aufwachsen lassen. Anstelle der Herstellung optoelektronischer Bauteile in der epitaktischen Schicht 53 oder zusätzlich hierzu kann man auch elektronische Schaltkreise in dieser epitaktischen Schicht herstellen, wobei dem Schaltkreis in der epitaktischen Schicht bei der Verwendung in Datenverarbeitungssytemen die Aufgabe zufällt, die etwas kritischeren Berechnungen durchzuführen, d.h. die Berechnungen, die mit größerer Geschwindigkeit durchgeführt werden sollen.
  • Die der Erfindung zugrunde liegenden Prinzipien lassen sich am besten anhand der Figuren 1, 2 und 3 verstehen. Diese zeigen ein Einkristallsubstrat 10 mit einer höckerförmigen Oberfläche, auf dem eine epitaktische Schicht 15 (Fig. 3) aufgewachsen ist, mit tangentialen Spannungen (verursacht durch fehlangepaßte Gitter) in der Schicht an der Grenzfläche mit dem Substrat, die durch die Pfeile in Fig. 3 angedeutet sind. Die höckerförmige Oberfläche ist charakterisiert durch flache Plateaus 11 (Fig. 2), die jeweils eine Breitenabmessung 2L besitzen, und durch Täler 12, die jeweils vertikale Seitenwände 13 besitzen. Die Täler 12 besitzen Grundflächen 12 mit einer Breitenabmessung G. Die Pfeile sind an den Kanten der plateaus in unmittelbarer Nähe der Täler relativ lang und in der Nähe der Mittelpunkte der Plateaus relativ kurz und zeigen damit eine relativ große tangentiale Spannung an den Kanten der Plateaus neben den Tälern und relativ geringe Spannungen in der Nähe der Plateauzentren an.
  • Die Breitenabmessung G der Lücken sollte in Übereinstimmung mit einem der Kriterien der Erfindung hinreichend groß sein, so daß die Spannungen, die durch die epitaktische Schicht 15 von den Spannungsquellen an unterschiedlichen Plateaus übertragen werden, nicht interferieren, d.h., daß eine Überlagerung von Spannungen, die von unterschiedlichen Spannungsquellen stammen, unbeträchtlich ist.
  • Folglicherweise ist die physikalische Lösung des resultierenden Randwertproblems, das das Auftreten von Spannungen in der gesamten epitaktischen Schicht beinhaltet, durch exponentiell abnehmende Werte der Spannung als Funktion des Abstandes von der Grenzfläche charakterisiert. Dadurch wird die spezifische Formänderungsarbeit der epitaktischen Schicht für eine beliebige Dicke endlich, unabhängig davon wie groß diese ist. Darüber hinaus nimmt die Formänderungsarbeit mit abnehmender Breitenabmessung 2L der Plateaus ab, so daß die Formänderungsarbeit für hinreichend kleine maximale Breitenabmessungen 2L der Plateaus niemals den Schwellenwert für die Bildung von Versetzungen übersteigt. Insbesondere heißt dies, daß die epitaktische Schicht aus reinem Germanium unabhängig von ihrer Dicke keinerlei Versetzungen aufweist, wenn die Breitenabmessung 2L der Plateaus auf einer Siliziumoberfläche geringer ist als etwa 20 nm (200 Angström). Wenn die Breitenabmessung 2L der Siliziumplateaus etwas größer ist, wird die epitaktische Schicht aus reinem Germanium nach wie vor keine Versetzungen aufweisen, vorausgesetzt, daß sie nicht zu dick ist. In solch einem Fall wird die kritische Schichtdicke für versetzungsfreies Wachsen von reinem Germanium auf Silizium endlich sein aber größer als diejenige, die für das Wachstum auf nicht gemustertem (glattem) Silizium vorhergesagt ist (1 nm (10 Angström)).
  • Verschiedene Modifikationen sind möglich. Beispielsweise kann die versetzungsfreie epitaktische Schicht aus Galliumarsenid oder aus GexSi1-x anstelle von reinem Germanium bestehen, wobei die zulässigen Werte für die Breitenabmessung 2L der Plateaus abhängig von x etwas größer sind. Ganz allgemein können das Substrat und die epitaktische Schichten aus beliebigen Kristallen mit nicht angepaßten Gittern, Halbleitern oder Nichthalbleitern bestehen. In den Anwendungsbereich der Erfindung fallen beispielsweise binäre, ternäre oder quaternäre III-V Compound-Halbleiterlegierungen - im allgemeinen (In, Ga, Al)-(As, P) --, die epitaktisch auf einem submikroskopisch gemusterten, III-V Einkristallsubstrat mit nicht angepaßtem Gitter, wie z.B. GaAs, InP oder GaP, aufgewachsen sind. Es sei darauf hingewiesen, daß die Fehlanpassung der Gitter zwischen GaP und Si nur 0,4 % beträgt und daß GaP im Vergleich zu anderen III-V Compound-Halbleitern das zu Silizium am besten angepaßte Gitter aufweist. GaP selbst besitzt jedoch eine indirekte Lücke und ist für optische Bauteile nicht so praktisch. Im Anwendungsbereich der Erfindung liegt daher auch das Wachstum vom beliebigem III-V Material mit nicht angepaßtem Gitter (bezogen auf GaP) auf beispielsweise einer submikroskopisch gemusterten GaP-Schicht, die ihrerseits wiederum auf einer glatten (ungemusterten) Oberfläche eines Siliziumsubstrats epitaktisch aufgewachsen ist.

Claims (10)

1. Halbleiterbauteil mit einer epitaxialen Schicht (15) die sich auf einer Oberfläche eines Einkristall Siliziumkörpers (10) befindet und eine Gitterkonstante besitzt, die von der des Körpers 10 verschieden ist, dadurch gekennzet, daß die Oberfläche des Siliziumkörpers (10) aus flachen Plateaus (11) zusammensetzt ist, daß jedes Plateau eine maximale Breitenabmessung von weniger als 1 um hat und daß durch Rinnen (12) gebildete Lücken zwischen den Plateaus (11) angeordnet ist.
2. Bauteil nach Anspruch 1, bei dem die epitaxiale Schicht (15) im wesentlichen Germanium ist.
3. Bauteil nach Anspruch 3, bei dem die mit einem Muster versehene Oberfläche gekennzeichnet ist durch Plateaus (11), die eine maximale Breitenabmessung von weniger als etwa 20 nm besitzen und wobei die epitaxiale Schicht (15) eine Dicke von wenigstens etwa 10 nm hat.
4. Bauteil nach Anspruch 3, bei dem benachbarte Plateaus (11) durch Lücken von wenigstens etwa 6 nm getrennt sind.
5. Bauteile nach Anspruch 1, bei dem die Oberfläche des Siliziumkörpers porös ist.
6. Bauteil nach Anspruch 5, bei dem das poröse Silizium gekennzeichnet ist durch Plateaus (11) mit einer Seitenabmessung von weniger als 10 nm.
7. Bauteil nach Anspruch 1, bei dem die epitaxiale Schicht (15) im wesentlichen Galliumarsenid ist.
8. Bauteil nach Anspruch 7, bei dem die mit einem Muster versehene Oberfläche gekennzeichnet ist durch Plateaus (11) mit einer maximalen Seitenabmessung von weniger als etwa 10 nm.
9. Bauteil nach Anspruch 8, bei dem benachbarte Plateaus (11) durch Lücken von wenigstens 3 nm getrennt sind.
10. Bauteil nach Anspruch 1, bei dem die Oberfläche des Siliziumkörpers gekennzeichnet ist durch Plateaus (11), die durch Lücken von wenigstens etwa einem Drittel der maximalen Seitenabmessung der Plateaus (11) getrennt sind.
DE8787902923T 1986-04-10 1987-03-19 Halbleiteranordnung mit einer epitaktischen schicht auf einem einkristallinen substrat mit nicht angepasstem gitter. Expired - Fee Related DE3779547T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US85048386A 1986-04-10 1986-04-10
PCT/US1987/000612 WO1987006392A1 (en) 1986-04-10 1987-03-19 Semiconductor device including an epitaxial layer on a lattice-mismatched single crystal substrate

Publications (2)

Publication Number Publication Date
DE3779547D1 DE3779547D1 (de) 1992-07-09
DE3779547T2 true DE3779547T2 (de) 1993-01-28

Family

ID=25308247

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8787902923T Expired - Fee Related DE3779547T2 (de) 1986-04-10 1987-03-19 Halbleiteranordnung mit einer epitaktischen schicht auf einem einkristallinen substrat mit nicht angepasstem gitter.

Country Status (7)

Country Link
EP (1) EP0263866B1 (de)
JP (1) JP2854302B2 (de)
KR (1) KR910005734B1 (de)
CA (1) CA1272527A (de)
DE (1) DE3779547T2 (de)
ES (1) ES2004276A6 (de)
WO (1) WO1987006392A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428808A (en) * 1987-07-23 1989-01-31 Matsushita Electric Ind Co Ltd Method for growing epitaxial thin film crystal
US5079616A (en) * 1988-02-11 1992-01-07 Gte Laboratories Incorporated Semiconductor structure
GB8905511D0 (en) * 1989-03-10 1989-04-19 British Telecomm Preparing substrates
JP4569026B2 (ja) * 2001-03-30 2010-10-27 信越半導体株式会社 半導体基板及びその製造方法
JP2022511826A (ja) * 2018-12-04 2022-02-01 エスアールアイ インターナショナル バンプボンディングを不要にするためのコンプライアント層の使用参照による組み込み

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2757470A1 (de) * 1977-12-22 1979-07-05 Siemens Ag Verfahren zum herstellen einer halbleiteranordnung

Also Published As

Publication number Publication date
ES2004276A6 (es) 1988-12-16
JP2854302B2 (ja) 1999-02-03
EP0263866A1 (de) 1988-04-20
EP0263866B1 (de) 1992-06-03
CA1272527A (en) 1990-08-07
KR910005734B1 (ko) 1991-08-02
JPS63503104A (ja) 1988-11-10
DE3779547D1 (de) 1992-07-09
WO1987006392A1 (en) 1987-10-22
KR880701456A (ko) 1988-07-27

Similar Documents

Publication Publication Date Title
DE69834232T2 (de) Verfahren zum Verbinden von kristallinen Substraten mit unterschiedlichen Kristallgitter
DE10137369B4 (de) Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE3786363T2 (de) Halbleiteranordnungen mit hoher Beweglichkeit.
DE69631662T2 (de) GaAs-SUBSTRAT MIT GRADIERT ZUSAMMENGESETZTEM AeGaAsSb-PUFFER ZUR HERSTELLUNG VON FELDEFFEKTTRANSISTOREN MIT HOHEM INDIUM-GEHALT
DE112013005557T5 (de) Epitaktisches filmaufwachsen auf einem gemusterten substrat
DE112014004901T5 (de) Halbleiter-Nanodraht-Herstellung
DE69017332T2 (de) Verfahren zum Herstellen einer eine Mesa enthaltenden Halbleiteranordnung.
DE3873283T2 (de) Verfahren, um eine halbleitervorrichtung mit einem ungeordneten uebergitter herzustellen.
DE3244223A1 (de) Verfahren zur herstellung von halbleiterstrukturen und nach diesem verfahren hergestellter halbleiterlaser
DE69218896T2 (de) Verfahren zur Herstellung eines Josephson-Übergangselements mit Schwach-Kopplung aus künstlichen Korngrenzen
DE3751892T2 (de) Halbleiteranordnung mit zwei Verbindungshalbleitern und Verfahren zu ihrer Herstellung
DE3780327T2 (de) Herstellungsverfahren einer halbleiter-kristallschicht.
DE69133388T2 (de) Herstellungsmethode von Halbleiterstrukturen mit Qantumquellenleitungen
DE69403104T2 (de) Verfahren zum Erzeugen einer strukturierten oxydsupraleitenden Dünnschicht
DE69107630T2 (de) Halbleiterstruktur für optoelektronische Vorrichtung.
DE3779547T2 (de) Halbleiteranordnung mit einer epitaktischen schicht auf einem einkristallinen substrat mit nicht angepasstem gitter.
DE69201286T2 (de) Halbleiterlaser und Verfahren zu seiner Herstellung.
DE68906433T2 (de) Verfahren zur herstellung eines halbleitersubstrats mit einer schicht mit uebergitterstruktur mit spannungsschicht.
DE69113725T2 (de) Leistungstransistor und Verfahren zur Herstellung.
DE69019200T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mesa-Struktur.
EP0002658B1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3910288A1 (de) Verfahren zur herstellung monolithisch integrierter optoelektronischer module
DE69020331T2 (de) Halbleiteranordnung, die auf einem Siliziumsubstrat oder auf einer Siliziumschicht gebildet wird, und Verfahren zu deren Herstellung.
DE3932277C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: BLUMBACH, KRAMER & PARTNER, 65193 WIESBADEN

8339 Ceased/non-payment of the annual fee