DE69631662T2 - GaAs-SUBSTRAT MIT GRADIERT ZUSAMMENGESETZTEM AeGaAsSb-PUFFER ZUR HERSTELLUNG VON FELDEFFEKTTRANSISTOREN MIT HOHEM INDIUM-GEHALT - Google Patents

GaAs-SUBSTRAT MIT GRADIERT ZUSAMMENGESETZTEM AeGaAsSb-PUFFER ZUR HERSTELLUNG VON FELDEFFEKTTRANSISTOREN MIT HOHEM INDIUM-GEHALT Download PDF

Info

Publication number
DE69631662T2
DE69631662T2 DE69631662T DE69631662T DE69631662T2 DE 69631662 T2 DE69631662 T2 DE 69631662T2 DE 69631662 T DE69631662 T DE 69631662T DE 69631662 T DE69631662 T DE 69631662T DE 69631662 T2 DE69631662 T2 DE 69631662T2
Authority
DE
Germany
Prior art keywords
buffer layer
arsenic
antimony
substrate
gallium arsenide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69631662T
Other languages
English (en)
Other versions
DE69631662D1 (de
Inventor
M. David GILL
Nasir Parvez UPPAL
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BAE Systems Information and Electronic Systems Integration Inc
Original Assignee
BAE Systems Information and Electronic Systems Integration Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BAE Systems Information and Electronic Systems Integration Inc filed Critical BAE Systems Information and Electronic Systems Integration Inc
Application granted granted Critical
Publication of DE69631662D1 publication Critical patent/DE69631662D1/de
Publication of DE69631662T2 publication Critical patent/DE69631662T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

  • Gebiet der Erfindung
  • Die Erfindung betrifft Substrat- und Pufferzusammensetzung zur Herstellung von Halbleiterbauelementen und spezieller GaAs-Substrate mit gradiert zusammengesetzten Pufferschichten zum Abgleichen von Gitterkonstanten mit Halbleitermaterialien mit hohem Indiumgehalt, in denen Halbleiterbauelemente, wie zum Beispiel Feldeffekttransistoren (FET), gebildet werden können.
  • Hintergrund der Erfindung
  • Feldeffekttransistoren, die unter Verwendung von Materialien auf Indiumbasis hergestellt sind, neigen dazu, auf Galliumarsenidbasis (GaAs) hergestellte zu übertreffen, indem sie eine niedrigere effektive Elektronenmasse und eine höhere Leitungsbanddiskontinuität (DEc) besitzen, sowie möglicherweise aus anderen Gründen. Jedoch ist die Herstellung und die Verarbeitung von Indium-enthaltenden Wafersubstraten, wie InP, schwieriger als die Verarbeitung von GaAs. Daher existiert ein Bedarf an einigen Verfahren zur Bildung oder zum Wachsen von Halbleitern und spezieller von Feldeffekttransistoren auf einem Galliumarsenidsubstrat.
  • Die Hauptschwierigkeit bei der Herstellung von Halbleitern mit hohem Indiumgehalt auf einem GaAs-Substrat liegt in den Unterschieden in der Kristallgitterkonstanten. Im Allgemeinen ist die Gitterkonstante des Materials auf Indiumbasis größer als die von GaAs. Bei der Bildung von Materialien auf Indiumbasis direkt auf GaAs müssen Wege bereitgestellt werden, die Spannungen abzubauen, die vom Größenunterschied der betreffenden Gitter herrühren. Andernfalls können Versetzungen in dem Halbleitermaterial auftreten, die zu einer Verschlechterung der Leistung oder einer Verringerung der Ausbeute führen können. In der Vergangenheit sind spannungsabbauende Pufferschichten verwendet worden, wie beispielsweise die wenige 10 Atomlagen dicke AlGaAsSb-Schicht, die zwischen ein GaAs- oder Si-Substrat und einer aktiven Schicht oder Kanalschicht aus InAs angeordnet ist, was in der europäischen Patentanmeldung mit der Veröffentlichungsnummer WO92/17908 (15.10.92/26) beschrieben ist und von Shibasaki erfunden wurde.
  • Das U.S.-Patent 4 963 949, erteilt am 16. Oktober 1990, im Namen von Wanlass et al., beschreibt Halbleiter auf InP-Basis, die von einem GaAs-Substratmaterial durch eine gradiert zusammengesetzte Zwischenschicht aus GaInP, GaInAs oder GaInSb zum Anpassen der Gitter getrennt sind und zwischen zwei Schichten zum Blockieren von Versetzungen, wie ein Übergitter, eine thermisch ausgeglühte Schicht, eine zyklisch getemperte oder stark dotierte Schicht, angebracht ist. Diese Anordnung erfordert großen Aufwand bei der Verarbeitung der Schichten zum Blockieren von Versetzungen.
  • Verbesserte Zusammensetzungen, schichtförmige Anordnungen der Zusammensetzungen und Verfahren zur Herstellung von Halbleiterbauelementen sind erwünscht.
  • Die U.S.-Patenschrift 4 195 305 beschreibt ein Halbleiterbauelement, das ein kristallines GaAs-Substrat und eine Übergangsschicht von AlGaAsSb umfasst, die im Al-Gehalt gradiert ist, um die Gitterkonstante des Substrats an der Substratoberfläche anzupassen.
  • Die U.S.-Patentschrift 4 833 101 beschreibt Mehrkomponentenlegierungs-Halbleiter der Gruppen III–V, wie ternäre, quaternäre und pentanäre Halbleiter, die auf ein binäres Verbin dungshalbleitersubstrat der Gruppen III–V wachsen gelassen wurden.
  • Die U.S.-Patentschrift 4 773 355 betrifft ein Verfahren und eine Vorrichtung zur Bildung epitaxialer dünner Filmschichten auf Substraten mit abrupten Übergängen zwischen Schichten verschiedener Zusammensetzung oder Schichten verschiedener oder ähnlicher Zusammensetzung mit unterschiedlichem Grad an Dotierung.
  • Zusammenfassung der Erfindung
  • Ein Halbleiterbauelement wird auf einem Substrat wachsen gelassen und enthält ein Galliumarsenidsubstrat (GaAs) oder eine Schicht, das bzw. die eine erste Gitterkonstante definiert. Ein Indium-enthaltendes Halbleitermaterial wird mit dem Halbleiterbauelement in Verbindung gebracht. Das Indium-enthaltenden Halbleitermaterial ist InP, InAs, InGaAs, InAlAs oder InAsP. Das Indium-enthaltende Material ist letztlich durch das Galliumarsenidsubstrat gestützt und besitzt eine zweite Gitterkonstante, die von der ersten Gitterkonstante verschieden ist. Das Bauelement enthält auch eine metamorphe Pufferschicht, die zwischen dem Galliumarsenidsubstrat und dem Indium-enthaltenden Material liegt. Die Pufferschicht umfasst oder besteht im Wesentlichen aus vermischten, ersten und zweiten Elementen der Gruppe III und ersten und zweiten Elementen der Gruppe V, wobei das Verhältnis der ersten und zweiten Elemente der Gruppe V eine Gradierung aufweist, die die Gitterkonstante ändert, wobei die Gradierung von der Gitterkonstante des Galliumarsenidsubstrats bis zu der des Indium-enthaltenden Materials zunimmt. Die ersten und zweiten Elemente der Gruppe V sind jeweils Antimon und Arsen, und die ersten und zweiten Elemente der Gruppe III bestehen im Wesentlichen aus Aluminium und Gallium. Unter einem Gesichtspunkt der Erfindung ist die Kennzahl das Verhältnis von Anti mon zu Arsen und die Kennzahl enthält ein kleineres Verhältnis von Antimon zu Arsen in Bereichen der Pufferschicht, die sich an das Galliumarsenidsubstrat anschließen, als in Bereichen der Pufferschicht, die vom Galliumarsenidsubstrat entfernt sind. Die relativen Molenbrüche von Aluminium und Gallium sind über die gesamte Pufferschicht im Wesentlichen gleich und der Molenbruch von Arsen und Antimon ändert sich als Funktion des Abstands vom Galliumarsenidsubstrat als eine Folge der Änderung im As : Sb-Verhältnis.
  • Die Änderung im As : Sb-Verhältnis führt zu einer Änderung der Gitterkonstanten von etwa 10% pro 1000 Å Pufferschicht und die gewünschte Gitterkonstante wird erhalten, wenn die gradiert zusammengesetzte Pufferschicht etwa 1 mm dick ist. Nachdem das gradiert zusammengesetzte Material abgeschieden ist, kann eine zusätzliche Dicke von etwa 1 mm mit einem konstanten As : Sb-Verhältnis und mit der gewünschten Gitterkonstante für die Halbleiterschicht mit hohem Indiumanteil wachsen gelassen werden, um eine Gesamtdicke von etwa 2 mm bereitzustellen.
  • Ein Verfahren zur Herstellung eines Halbleiterbauteils gemäß der vorliegenden Erfindung enthält die Stufen der Bildung einer Pufferschicht durch epitaxiales Aufbringen eines bestimmten Flusses von Atomen der ersten und zweiten Elemente der Gruppe III (Aluminium und Gallium) auf einen Bereich eines Galliumarsenidsubstrats, auf dem die Schicht wachsen gelassen werden soll. Gleichzeitig mit der Stufe des Aufbringens eines Flusses von Atomen eines Elements der Gruppe III wird die weitere Stufe des Aufbringens eines besonderen Flusses von Atomen der ersten und zweiten Elemente der Gruppe V (Arsen und Antimon) auf denselben Bereich des Galliumarsenidsubstrats, wodurch die Pufferschicht zusätzlich Atome der Elemente der Gruppe V enthält, durchgeführt. Während des Schritts des Auftragens eines besonderen Flusses von Elemen ten der Gruppe V wird das Verhältnis von mindestens einer Art von Atomen der Elemente der Gruppe V zu den anderen Atomarten verändert. Die Änderung des Flusses eines der Elemente der Gruppe V führt zu einer metamorphen Änderung in der Gitterkonstanten der Pufferschicht. Wenn die Pufferschicht vollständig ist, hat sich ein Halbleiterbauelement auf der bestrahlten Oberfläche der Pufferschicht gebildet. Die Bildung des Hauptleiterbauelements beinhaltet die Abscheidung einer Schicht eines Indium-enthaltenden Materials auf der Pufferschicht. Die Indium-enthaltende Schicht ist InP, InAs, In-GaAs, InAlAs oder InAsP. Die Elemente der Gruppe III der Pufferschicht sind in einem Ausführungsbeispiel Aluminium und Gallium und die Elemente der Gruppe V sind Arsen und Antimon.
  • Beschreibung der Zeichnungen
  • 1 ist ein Querschnitt eines Substrats und einer aktiven Halbleiterschicht, die durch eine erfindungsgemäße Pufferschicht getrennt sind und
  • 2 ist eine graphische Darstellung der Bandlücke gegen die Gitterkonstante für verschiedene Materialien.
  • Beschreibung der Erfindung
  • In 1 beinhaltet ein allgemein als 10 bezeichnetes Halbleiterbauelement ein Massesubstrat 12, das mindestens eine obere Oberflächenschicht 14 von im Wesentlichen nicht leitfähigem GaAs (Galliumarsenid) besitzt. Um unerwünschte Oberflächenbeschaffenheiten des GaAs-Substrats an der Oberfläche 14 zu behandeln, wird eine Schicht 26 undotiertes GaAs auf der Oberfläche 14 abgeschieden, um eine einheitlichere Oberfläche für weitere Schichten bereitzustellen. Im Wesentlichen besteht das „Substrat" aus der Kombination von Massesubstrat 12 und substratbedeckender Schicht 26.
  • Ein Indium-enthaltendes, abgeschiedenes Halbleiterbasismaterial 16 wird durch eine Pufferschicht 18 aus 1 getragen und wird letztlich durch das Massesubstrat 12 getragen. Das Halbleiterbasismaterial 16 besteht im Wesentlichen aus InXGa1-XAs (Indiumgalliumarsenid), InXAl1-XAs (Indiumaluminiumarsenid) oder InAsXP1-X (Indiumarsenphosphid). Die Schicht 16 kann in bekannter Weise verarbeitet werden, um ein Halbleiterbauelement zu erzeugen, das als eine Region 22 dargestellt ist, durch eine gestrichelte Linie 24 gekennzeichnet ist und verbesserte Eigenschaften gegenüber einem ähnlichen Bauelement besitzt, das aus GaAs gebildet ist.
  • Erfindungsgemäß ist die Pufferschicht 18 aus 1 ein gradiert zusammengesetztes, gitterabgleichendes Material, das die Gitterkonstanten der Substrate 12 bzw. 26 an die des Halbleiterbasismaterials mit hohem Indiumgehalt anpasst. Die Pufferschicht 18 wird auf dem Substrat 12 bzw. 26 vor der Abscheidung des Halbleiterbasismaterials mit hohem Indiumgehalt abgeschieden. Die Pufferschicht 18 enthält erste und zweite Elemente der Gruppe III und erste und zweite Elemente der Gruppe V, wobei sich mindestens eines der Elemente bzgl. der Konzentration oder des Molanteils als eine Funktion des Anstandes vom GaAs-Substrat ändert.
  • Erfindungsgemäß sind Elemente der Gruppe III Al (Aluminium) und Ga (Gallium), Elemente der Gruppe V sind As (Arsen) und Sb (Antimon). In einem bevorzugten Ausführungsbeispiel der Erfindung werden die Flüsse der Elemente der Gruppe III und des Antimons der Pufferschicht als eine Funktion der Dicke der Pufferschicht konstant gehalten und der Fluss von As wird als eine Funktion der Dicke der Pufferschicht verändert, woraus eine Änderung im Verhältnis der Atome der Gruppe V und eine Änderung in der Gitterkonstanten resultiert. Der Molanteil von As ändert sich in einer Weise, dass der für eine 10%ige Änderung in der Gitterkonstante pro 1000 Å Schichtdi cke sorgt, bis die gewünschte Gitterkonstante erreicht ist. In einem Ausführungsbeispiel besitzt die gradiert zusammengesetzte Pufferschicht eine Dicke von etwa 10 000 Å. Die Funktion, mit der sich das Verhältnis ändert, kann sich linear zur Dicke des Gitterübergangsbereichs der Pufferschicht verhalten.
  • Die Pufferschicht 18 besitzt vorteilhafterweise versetzungsblockierende Eigenschaften. So werden keine separaten Schichten zum Blockieren von Dislokationen benötigt, um das Fortsetzen von Dislokationen zu vermeiden.
  • Als spezielles Beispiel einer Pufferschicht ist die Pufferschicht 18 aus 1 AlXGa1-XAs1-YSbY, worin X bei einem Wert von 0,5 über die Dicke des gradierten Bereichs der Pufferschicht 18 gehalten wird und der Wert Y mehr oder weniger linear als eine Funktion der Dicke von 0 bis 1 verändert wird. Dies lässt den Molanteil von Al und Ga mit der Dicke selbstverständlich unverändert und der Molanteil von As ändert sich von (As = 1,0) bis (As = 0,0) mit zunehmendem Abstand von der Oberfläche des GaAs-Substrats 12 bzw. 26.
  • 2 ist eine graphische Darstellung der Bandlücke gegen die Gitterkonstante für einige Verbundhalbleiter der Gruppe III–V. Durchgezogenen Linien in 2 stellen Materialien mit direkter Bandlücke dar, während gestrichelte Linien für Materialien mit indirekter Bandlücke stehen. Der GaAs-Punkt stellt eine Bandlücke von etwa 1,4 eV und eine Gitterkonstante von etwa 5,65 Å dar. Der InAs-Punkt steht für 0,4 eV und 6,07 Å. Die durchgezogene Linie 210, die die GaAs- und InAs-Punkte verbindet, steht für das ternäre InGaAs. Die Linie 212, die sich vom GaAs-Punkt zu AlAs erstreckt, steht ebenfalls für eine ternäre Verbindung.
  • Andere Ausführungsbeispiele der Erfindung sind für den Durchschnittsfachmann offensichtlich. Während beispielsweise eine lineare Veränderung von X oder Y als eine Funktion der Dicke der Pufferschicht beschrieben worden ist, kann die Funktion quadratisch, kubisch oder irgendeine andere mathematische Funktion sein.

Claims (4)

  1. Auf einem Substrat gewachsenes Halbleiterbauelement (10), umfassend: ein Galliumarsenidsubstrat, das aus der Kombination eines GaAs-Massesubstrats (12) und einer das GaAs-Substrat bedeckenden Schicht (26) besteht und konstante Molenbrüche von Ga- und As-Atomen und eine Kristallstruktur besitzt, die eine erste Gitterkonstante definiert, ein Indium-enthaltendes Halbleitermaterial (16), ausgewählt aus InP, InAs, InGaAs, InAlAs und InAsP und mit einer zweiten Gitterkonstante, die von der ersten Gitterkonstante verschieden ist, und eine Pufferschicht (18), die sich direkt auf dem Galliumarsenidsubstrat und direkt zwischen dem Substrat (26) und dem Indium-enthaltenden Material (16) befindet, dadurch gekennzeichnet, dass die Pufferschicht (18), die metamorph ist und eine Dicke von 1 μm besitzt, gemischte Aluminium- und Galliumatome in einem im Wesentlichen gleichen relativen Molenbruch und Arsen- und Antimonatome, wobei sich der Molenbruch von Arsen und Antimon in einer Rate ändert, die zu einer 10%igen Änderung der Gitterkonstanten pro 100 nm (1000 Å) Dicke der Pufferschicht führt, wobei das Verhältnis von Arsen und Antimon eine Gradierung besitzt, die sich vom Galliumarsenidsubstrat zum Indium-enthaltenden Material erstreckt und ein kleineres Verhältnis von Antimon zu Arsen in Bereichen der Pufferschicht (18), die an das Galliumarsenidsubstrat (26) angrenzen, als in Bereichen der Pufferschicht (18), die vom Galliumarsenidsubstrat (26) entfernt sind, enthält und worin sich der Molenbruch von Arsen und Antimon relativ als eine Funktion des Abstands vom Galliumarsenidsubstrat (26) ändert, umfasst.
  2. Verfahren zur Herstellung eines Halbleiterbauelements (10) nach Anspruch 1, das die Schritte: der Bildung der Pufferschicht (18) durch epitaxiales Aufbringen eines Flusses von Aluminium- und Galliumatomen auf einen Bereich des Galliumarsenidsubstrats (26), des mit dem Schritt des Aufbringens eines Flusses von Aluminium- und Galliumatomen gleichzeitigen, epitaxialen Aufbringens eines Flusses von Arsen- und Antimonatomen auf den Bereich des Galliumarsenidsubstrats, wobei die Pufferschicht zusätzliche Arsen- und Antimonatome enthält, des Änderns des Molenbruchs von Arsen und Antimon in einer Rate, die zu einer 10%igen Änderung der Gitterkonstanten pro 100 nm (1000 Å) Dicke der Pufferschicht führt, während des Schrittes des Aufbringens eines Flusses von Arsen- und Antimonatomen, der Bildung eines Halbleiterbauelements auf der bestrahlten Oberfläche der Pufferschicht, wenn die Pufferschicht (18) vollständig ist, und der Bildung eines Halbleiterbauelements, das ein Indium-enthaltendes Material (16), das aus InP, InAs, InGaAs, InAlAs und InAsP ausgewählt ist, auf der bestrahlten Oberfläche der Pufferschicht enthält, umfasst.
  3. Verfahren nach Anspruch 2, worin der Schritt des Änderns des Molenbruchs den Schritt des Verringerns des Molenbruchs von Arsen mit zunehmender Dicke der Pufferschicht und der Erhöhung des Molenbruchs von Antimon enthält.
  4. Verfahren nach Anspruch 2 oder 3, worin der Schritt der Bildung der Pufferschicht (18) den Schritt des Ausschließens im Wesentlichen aller Elemente aus der Pufferschicht mit Ausnahme von Aluminium, Gallium, Arsen und Antimon enthält.
DE69631662T 1995-11-08 1996-11-08 GaAs-SUBSTRAT MIT GRADIERT ZUSAMMENGESETZTEM AeGaAsSb-PUFFER ZUR HERSTELLUNG VON FELDEFFEKTTRANSISTOREN MIT HOHEM INDIUM-GEHALT Expired - Fee Related DE69631662T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/555,027 US5770868A (en) 1995-11-08 1995-11-08 GaAs substrate with compositionally graded AlGaAsSb buffer for fabrication of high-indium fets
US555027 1995-11-08
PCT/US1996/017956 WO1997017723A1 (en) 1995-11-08 1996-11-08 GaAs SUBSTRATE WITH COMPOSITIONALLY GRADED AlGaAsSb BUFFER FOR FABRICATION OF HIGH-INDIUM FETS

Publications (2)

Publication Number Publication Date
DE69631662D1 DE69631662D1 (de) 2004-04-01
DE69631662T2 true DE69631662T2 (de) 2004-07-29

Family

ID=24215687

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69631662T Expired - Fee Related DE69631662T2 (de) 1995-11-08 1996-11-08 GaAs-SUBSTRAT MIT GRADIERT ZUSAMMENGESETZTEM AeGaAsSb-PUFFER ZUR HERSTELLUNG VON FELDEFFEKTTRANSISTOREN MIT HOHEM INDIUM-GEHALT

Country Status (4)

Country Link
US (1) US5770868A (de)
EP (1) EP0840942B1 (de)
DE (1) DE69631662T2 (de)
WO (1) WO1997017723A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010034886A1 (de) * 2010-08-19 2012-02-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Pseudosubstrat zur Verwendung bei der Herstellung von Halbleiterbauelementen und Verfahren zur Herstellung eines Pseudosubstrates

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992319B2 (en) * 2000-07-18 2006-01-31 Epitaxial Technologies Ultra-linear multi-channel field effect transistor
US6558973B2 (en) * 2001-01-22 2003-05-06 Honeywell International Inc. Metamorphic long wavelength high-speed photodiode
US6762480B2 (en) * 2001-02-27 2004-07-13 Agilent Technologies, Inc. Thin gallium-arsenide-antimonide base heterojunction bipolar transistor (HBT) having improved gain
US6697412B2 (en) 2001-04-13 2004-02-24 Triquint Semiconductor, Inc. Long wavelength laser diodes on metamorphic buffer modified gallium arsenide wafers
US7831152B2 (en) * 2002-06-04 2010-11-09 Finisar Corporation Optical transceiver
US6693311B2 (en) * 2002-06-04 2004-02-17 Honeywell International Inc. Wavelength selective detector
US6774348B2 (en) * 2002-06-04 2004-08-10 Honeywell International Inc. Method and apparatus for monitoring the power of a multi-wavelength optical signal
US7505688B2 (en) * 2002-06-04 2009-03-17 Finisar Corporation Optical transceiver
US7378681B2 (en) * 2002-08-12 2008-05-27 Agility Communications, Inc. Ridge waveguide device surface passivation by epitaxial regrowth
US7122734B2 (en) * 2002-10-23 2006-10-17 The Boeing Company Isoelectronic surfactant suppression of threading dislocations in metamorphic epitaxial layers
US6818928B2 (en) * 2002-12-05 2004-11-16 Raytheon Company Quaternary-ternary semiconductor devices
US6995427B2 (en) * 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US6888179B2 (en) * 2003-04-17 2005-05-03 Bae Systems Information And Electronic Systems Integration Inc GaAs substrate with Sb buffering for high in devices
WO2005086868A2 (en) * 2004-03-10 2005-09-22 Science & Technology Corporation @ Unm Metamorphic buffer on small lattice constant substrates
US7541105B2 (en) * 2006-09-25 2009-06-02 Seagate Technology Llc Epitaxial ferroelectric and magnetic recording structures including graded lattice matching layers
US20080217652A1 (en) * 2006-10-24 2008-09-11 Keh-Yung Cheng Growth of AsSb-Based Semiconductor Structures on InP Substrates Using Sb-Containing Buffer Layers
EP2157613B1 (de) * 2008-08-20 2019-10-09 Ommic Monolithisches Integrationsverfahren von pseudomorphen resonanten Tunneldioden (RITD) und Transistor auf der Basis von III-V-Materialien
US20100221512A1 (en) * 2009-02-27 2010-09-02 Massachusctts Institute of Technology Digital metamorphic alloys for graded buffers
US20120153352A1 (en) * 2010-12-15 2012-06-21 Gilbert Dewey High indium content transistor channels
US9065000B2 (en) 2011-03-02 2015-06-23 Gregory Belenky Compound semiconductor device on virtual substrate
DE102013202851A1 (de) 2013-02-21 2014-08-21 Leibniz-Institut Für Festkörper- Und Werkstoffforschung Dresden E.V. Schichtsystem zur ermittlung von eigenschaften der materialien von funktionsschichten und verfahren zu seiner herstellung
US10087535B2 (en) * 2015-03-23 2018-10-02 Alliance For Sustainable Energy, Llc Devices and methods for photoelectrochemical water splitting
TWI772587B (zh) 2018-12-28 2022-08-01 晶元光電股份有限公司 半導體元件
EP4281996A1 (de) * 2021-01-19 2023-11-29 Alliance for Sustainable Energy, LLC Dynamische hvpe von kompositional abgestuften pufferschichten

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4195305A (en) * 1978-09-25 1980-03-25 Varian Associates, Inc. Lattice constant grading in the Aly Ga1-y As1-x Sbx alloy system
JPS5696834A (en) * 1979-12-28 1981-08-05 Mitsubishi Monsanto Chem Co Compound semiconductor epitaxial wafer and manufacture thereof
US4773355A (en) * 1985-06-10 1988-09-27 Massachusetts Institute Of Technology Growth of epitaxial films by chemical vapor deposition
KR900002687B1 (ko) * 1985-12-16 1990-04-23 후지쓰가부시끼가이샤 Mbe법에 의한 기판에 격자 정합시키는 4원 또는 5원 흔정 반도체의 성장방법
US4963949A (en) * 1988-09-30 1990-10-16 The United States Of America As Represented Of The United States Department Of Energy Substrate structures for InP-based devices
US5060028A (en) * 1989-01-19 1991-10-22 Hewlett-Packard Company High band-gap opto-electronic device
DE69223706T2 (de) * 1991-03-28 1998-08-20 Asahi Chemical Ind Feldeffekttransistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010034886A1 (de) * 2010-08-19 2012-02-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Pseudosubstrat zur Verwendung bei der Herstellung von Halbleiterbauelementen und Verfahren zur Herstellung eines Pseudosubstrates
US9263248B2 (en) 2010-08-19 2016-02-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Pseudo-substrate for use in the production of semiconductor components and method for producing a pseudo-substrate

Also Published As

Publication number Publication date
EP0840942A4 (de) 1999-11-03
EP0840942A1 (de) 1998-05-13
US5770868A (en) 1998-06-23
DE69631662D1 (de) 2004-04-01
EP0840942B1 (de) 2004-02-25
WO1997017723A1 (en) 1997-05-15

Similar Documents

Publication Publication Date Title
DE69631662T2 (de) GaAs-SUBSTRAT MIT GRADIERT ZUSAMMENGESETZTEM AeGaAsSb-PUFFER ZUR HERSTELLUNG VON FELDEFFEKTTRANSISTOREN MIT HOHEM INDIUM-GEHALT
DE69120116T2 (de) Heterostruktur-Halbleiteranordnung
DE10137369B4 (de) Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors
DE2416550C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit versetzungsfreiem Übergitterstrukturkristall
DE112007002737B4 (de) Sb-Basierte CMOS-Vorrichtungen
DE69827824T3 (de) Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
DE3750130T2 (de) Halbleiter-Heterostruktur mit einem Bereich mit veränderlicher SnSi Verbindung.
DE102007017833B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE69127314T2 (de) Diamant-Halbleiteranordnung
DE69002432T2 (de) Diamant-Halbleiter-Bauteil und Methode zu seiner Herstellung.
DE112009000917B4 (de) Verfahren zum Bilden einer Pufferschicht-Architektur auf Silizium und dadurch gebildete Strukturen
DE69118941T2 (de) Zusammengesetztes Halbleitersubstrat und Verfahren zu seiner Herstellung
DE102019114131A1 (de) Feldeffekttransistor unter verwendung von übergangsmetall-dichalcogenid und verfahren zu dessen herstellung
DE10392313T5 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE69116076T2 (de) Heterostruktur-Feldeffekttransistor
DE4415601C2 (de) Komposit-Struktur für elektronische Bauteile und Verfahren zu deren Herstellung
DE19621431A1 (de) Halbleiterbauelement mit einer abgestuften Pufferschicht mit Supergitterstruktur und Verfahren zu seiner Herstellung
DE3751892T2 (de) Halbleiteranordnung mit zwei Verbindungshalbleitern und Verfahren zu ihrer Herstellung
DE69109238T2 (de) Feldeffekttransistor.
DE2934994C2 (de)
DE3783507T2 (de) Zusammengesetztes halbleiterbauelement.
DE112018002713T5 (de) SiC-EPITAXIE-WAFER UND VERFAHREN ZU DESSEN HERSTELLUNG
EP0207266B1 (de) Verfahren zur Herstellung einer räumlich periodischen Halbleiter-Schichtenfolge
DE19725449C2 (de) Halbleiter-Heterostruktur und Verfahren zur Herstellung
DE69105762T2 (de) Heisse-Elektronen-Transistor.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee