DE102007017833B4 - Halbleitervorrichtung und Verfahren zu ihrer Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102007017833B4
DE102007017833B4 DE102007017833A DE102007017833A DE102007017833B4 DE 102007017833 B4 DE102007017833 B4 DE 102007017833B4 DE 102007017833 A DE102007017833 A DE 102007017833A DE 102007017833 A DE102007017833 A DE 102007017833A DE 102007017833 B4 DE102007017833 B4 DE 102007017833B4
Authority
DE
Germany
Prior art keywords
crystal
type
region
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007017833A
Other languages
English (en)
Other versions
DE102007017833A1 (de
Inventor
Yukihiro Hisanaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102007017833A1 publication Critical patent/DE102007017833A1/de
Application granted granted Critical
Publication of DE102007017833B4 publication Critical patent/DE102007017833B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Halbleitervorrichtung, aufweisend: eine Super-Junction-Struktur, bei der ein Paar von Halbleiterbereichen, aufweisend einen Halbleiterbereich des p-Typs und einen Halbleiterbereich des n-Typs, sich wiederholend entlang wenigstens einer Richtung angeordnet ist, wobei ein Si1-x-yGexCy (0 ≤ x < 1, 0 < y < 1, 0 < 1-x-y < 1)-Kristallbereich sich wiederholend entlang zumindest der genannten Richtung erstreckt und angeordnet ist, und einen Siliziumkristallbereich, der entweder den Halbleiterbreich des p-Typs oder den Halbleiterbereich des n-Typs bildet, und der zwischen einem Paar der Si1-x-yGexCy-Kristallbereiche angeordnet ist.

Description

  • Zum allgemeinen Stand der Technik, der zum Gegenstand der vorliegenden Erfindung genannt werden kann, sei beispielsweise auf die DE 198 48 828 A1 verwiesen, aus der ein Halbleiterbauelement bekannt ist, bei dem zwischen zwei Elektroden eine spannungsaufnehmende Driftstrecke ausgebildet ist. Parallel zur Driftschicht ist eine semiisolierende Schicht angeordnet, die beim Anlegen einer Sperrspannung zu einem Potentialanstieg zwischen den Elektroden führt.
  • Die vorliegende Erfindung betrifft konkret ein Verfahren zum Verhindern einer wechselseitigen Diffusion von Verunreinigungen zwischen einem p-Typ Halbleiterbereich und einem n-Typ Halbleiterbereich, die eine Super-Junction-Struktur bilden.
  • Halbleitervorrichtungen mit einer Super-Junction-Struktur, die gebildet wird durch Wiederholung eines p-Typ Halbleiterbereichs und eines n-Typ Halbleiterbereichs, sind allgemein bekannt. Bei diesem Typ von Halbleitervorrichtung kann eine wechselseitige Diffusion der Verunreinigung im p-Typ Halbleiterbereich und der Verunreinigung im n-Typ Halbleiterbereich, welche die Super-Junction-Struktur bilden, auftreten. Diese Diffusion kann eine Verschlechterung der Charakteristika der Halbleitervorrichtung bewirken.
  • Um diesem entgegen zu wirken, wird gemäß beigefügter 18 ein Isolatorfilm (SiO2) 128 zwischen einem Halbleiterbereich 124 des p-Typs und einem Halbleiterbereich 122 des n-Typs gebildet (siehe offengelegte japanische Patentveröffentlichung JP 2005-142240 A ). Die Diffusion von Verunreinigungen zwischen dem Halbleiterbereich 124 des p-Typs und dem Halbleiterbereich 122 des n-Typs wird damit verhindert. Um diese Struktur zu realisieren, wird eine Mehrzahl von Gräben 123 in einem Silizium-Kristallsubstrat des n-Typs gebildet. Die Gräben 123 erstrecken sich von einer Oberfläche des Silizium-Kristallsubstrats in Richtung Boden und sind wiederholt mit einem bestimmten Abstand zwischen benachbarten Gräben ausgebildet. Der Isolatorfilm 128 wird über die gesamte Oberfläche der Innenwände der Gräben 123 ausgebildet und dann wird der Isolatorfilm 128, der am Bodenteil der Gräben 123 gebildet ist, entfernt. Nachfolgend wird, wie durch die fettgedruckten Pfeile dargestellt, jeweils ein Si-Kristall mit einer p-Typ Verunreinigung durch epitaxiales Verfahren vom Bodenteil der Gräben 123 her aufgewachsen. Somit wird eine Super-Junction-Struktur 126 gebildet.
  • Für den Fall, dass ein Film zum verhindern der Diffusion von Verunreinigungen ein Isolatorfilm (SiO2) ist, ist es bekannt, dass es schwierig ist ein epitaxiales Wachstum eines Si-Kristalls vom Isolatorfilm aus zu veranlassen, da dieser Isolatorfilm einen amorphen Zustand hat. Es ist folglich notwendig, einen Prozess durchzuführen, der epitaxiales Wachstum des Si-Kristalls innerhalb der Gräben veranlasst, der vom Isolatorfilm eingefasst ist. Beispielsweise wird im oben genannten Stand der Technik ein Prozess zur Entfernung des Isolators 128 vom Bodenteil der Gräben 123 durchgeführt und dann wird der Si-Kristall unter Verwendung eines Epitaxialverfahrens vom Bodenteil der Gräben 123 aus aufgewachsen, wo der Isolatorfilm 128 entfernt wurde. Der Vorgang der Entfernung des Isolatorfilms 128 vom Boden der Gräben 123 war somit bislang notwendig.
  • Die vorliegende Erfindung beabsichtigt, dieses Problem zu beseitigen.
  • Die vorliegende Erfindung beschreibt eine Halbleitervorrichtung und ein Herstellungsverfahren für die Halbleitervorrichtung, bei der bzw. mit dem es möglich ist, eine wechselseitige Diffusion von Verunreinigungen zwischen einem Halbleiterbereich des p-Typs und einem Halbleiterbereich des n-Typs zu verhindern, die eine Super-Junction-Struktur bilden, wobei der Herstellungsprozess vereinfacht ist.
  • Eine Halbleitervorrichtung gemäß der Erfindung weist eine Super-Junction-Struktur mit Paaren der Halbleiterbereiche, nämlich einem Halbleiterbereich des p-Typs und einem Halbleiterbereich des n-Typs auf, die sich wiederholend entlang wenigstens einer Richtung angeordnet sind. Bei dieser Super-Junction-Struktur ist ein Si1-x-yGexCy (0 ≤ x < 1, 0 < y < 1, 0 < 1-x-y < 1)-Kristallbereich sich wiederholend entlang zumindest der oben genannten Richtung angeordnet und zwischen den Paaren von Si1-x-yGexCy-Kristallbereichen ist ein Si-Kristallbereich angeordnet. Der Si1-x-yGexCy-Kristall kann durch Kristallwachstum unabhängig ausgebildet werden. Weiterhin kann der Si1-x-yGexCy-Kristall durch Dampfphasendiffusion von Ge und C in einem Si-Kristall gebildet werden. Weiterhin kann der Si1-x-yGexCy-Kristall gebildet werden, indem Ge und C in einen Si-Kristall implantiert werden. Weiterhin kann der Si1-x-yGexCy-Kristall ein beliebiger Typ, ausgewählt aus p-Typ, n-Typ oder nicht dotiertem Typ (i-Typ) sein.
  • Die Diffusionslänge der Verunreinigung im Si1-x-yGexCy-Kristall (0 ≤ x < 1, 0 < y < 1, 0 < 1-x-y < 1), ist annähernd drei Größenordnungen geringer als diejenige der Verunreinigung im Si-Kristall. Im Ergebnis ist es, wenn eine Super-Junction-Struktur durch wiederholen der aneinandergrenzenden Struktur aus Si-Kristall und Si1-x-yGexCy-Kristall gebildet wird, möglich, eine gegenseitige oder wechselseitige Diffusion von Verunreinigungen zwischen den Halbleiterbereichen des p-Typs und den Halbleiterbereichen des n-Typs zu verhindern, die die Super-Junction-Struktur bilden. Beispielsweise können die beiden Halbleiterbereiche des p-Typs und des n-Typs aus einem Si-Kristall gebildet werden und der Si1-x-yGexCy Kristallfilm kann zwischen den beiden gesetzt sein. Unter diesen Umständen wirkt der Si1-x-yGexCyKristallfilm als ein Diffusionsverhinderungsfilm. Alternativ kann einer der Halbleiterbereiche, das heißt der Halbleiterbereich des p-Typs oder der Halbleiterbereich des n-Typs aus einem Si-Kristall sein und die anderen Bereiche aus dem Si1-x-yGexCy Kristall. In diesem Fall ist die Diffusionsgeschwindigkeit in dem Bereich, der aus dem Si1-x-yGexCy-Kristall gebildet ist, geringer und folglich ist es möglich, die wechselseitige Diffusion der Verunreinigungen zwischen den Halbleiterbreichen des p-Typs und den Halbleiterbereichen des n-Typs zu verhindern.
  • Zusätzlich kann der Si1-x-yGexCy-Kristall durch Kristallwachstum aus dem Si-Kristall gebildet werden. Alternativ kann der Si-Kristall durch Kristallwachstum aus dem Si1-x-yGexCy-Kristall gebildet werden. Der Herstellungsprozess der Halbleitervorrichtung lässt sich somit vereinfachen.
  • Bei der Halbleitervorrichtung gemäß dieser Erfindung kann der Si1-x-yGexCy Kristall-Bereich zwischen dem Siliziumkristallbereich des p-Typs, der den Halbleiterbereich des p-Typs bildet und dem Siliziumkristallbereich des n-Typs, der den Halbleiterbreich des n-Typs bildet, angeordnet sein. In diesem Fall trennt der Film des Si1-x-yGexCy-Kristalls die Halbleiterbereiche des p-Typs und die Halbleiterbreiche des n-Typs, welche die Super-Junction-Struktur bilden. Da die Diffusionsgeschwindigkeit in dem Si1-x-yGexCy-Kristall, der zwischen den Halbleiterbereichen des p-Typs und den Halbleiterbereichen des n-Typs liegt, gering ist, ist es möglich, eine wechselseitige Diffusion der Verunreinigung des p-Typs und der Verunreinigung des n-Typs zu verhindern. Weiterhin kann der Herstellungsvorrichtung vereinfacht werden, da der Vorgang des Entfernens des Si1-x-yGexCy-Kristalls nicht notwendig ist.
  • Bei der Halbleitervorrichtung gemäß dieser Erfindung ist der numerische Wert von „y” für den Si1-x-yGexCy-Kristall entlang der oben erwähnten Richtung veränderlich.
  • Es ist möglich, die Diffusionsgeschwindigkeit von Verunreinigungen einzustellen, indem der numerische Wert „y” für den Si1-x-yGexCy-Kristall geändert wird. Weiterhin ist es möglich die Gitterkonstante durch Ändern des numerischen Wertes von „x” einzustellen. Wenn eine Mehrzahl von Filmen mit unterschiedlicher „x-„ und „y-„ Werten gebildet wird, ist es möglich, eine Verunreinigungsdiffusion zwischen dem Siliziumkristall des p-Typs und dem Siliziumkristall des n-Typs zu verhindern, in dem Filme angeordnet werden, bei denen die Diffusionslänge der Verunreinigung gering ist. Zusätzlich ist es möglich, das Auftreten einer Dislokation aufgrund einer Fehlanpassung der Gitterkonstante zu steuern, indem die Differenz zwischen den Gitterkonstanten am Übergang zwischen dem Si-Kristall und dem Si1-x-yGexCy-Kristall verringert wird. Bei der Halbleitervorrichtung gemäß der Erfindung kann der numerische Wert „x” und der numerische Wert „y” für den Si1-x-yGexCy Kristall-Bereich von einer Seite des Si1-x-yGexCy-Kristall-Bereichs in Richtung der anderen Seite hiervon abnehmen, wobei die eine Seite des Si1-x-yGexCy Kristallbereichs eine Silizium-Kristallbereich einer Seite gegenüberliegt und die andere Seite des Si1-x-yGexCy Kristall-Bereichs einem anderen Siliziumkristallbereich der anderen Seite gegenüberliegt.
  • In diesem Fall ist es möglich, dass Elementverhältnis („elemental ratio”) von Si zu erhöhen, je näher der Film an einer Oberfläche ist, die an einen anderen Siliziumkristall angrenzt. Es ist somit möglich, eine Gitterfehlanpassung am Übergang angrenzend dem anderen Siliziumkristall zu steuern. Es ist gleichzeitig möglich, das Elementverhältnis von C zu erhöhen, je näher der Film an einer Oberfläche ist, die an den einen Siliziumkristall angrenzt. Es ist somit möglich, wirksam die wechselseitige Diffusion von Verunreinigungen zwischen dem einen Siliziumkristall und dem anderen Siliziumkristall mittels eines Films zu verhindern, der C enthält. Weiterhin ist es bei Bedarf möglich, eine Gitterfehlanpassung am Übergang auch dadurch zu steuern, dass das Elementverhältnis von Ge an der Seite erhöht wird, wo das Elementverhältnis von C großer ist.
  • Bei der Halbleitervorrichtung gemäß der Erfindung kann entweder der Halbleiterbereich des p-Typs oder der Halbleiter des n-Typs aus dem Si-Kristall sein und der andere hiervon kann dann aus dem Si1-x-yGexCy-Kristall sein.
  • Unter Verwendung dieser Struktur ist es ebenfalls möglich eine Super-Junction-Struktur zu realisieren.
  • In diesem Fall kann der Herstellungsvorgang der Super-Junction-Struktur vereinfacht werden.
  • Bei der Halbleitervorrichtung gemäß dieser Erfindung kann der numerische Wert von „y” für den Si1-x-yGexCy (0 ≤ x < 1, 0 < y < 1, 0 < 1-x-y < 1)-Kristall größer als 0,5 × 10–2 sein.
  • Wenn das Elementverhältnis von C in dem Si1-x-yGexCy-Kristall größer oder gleich als 0,5 Prozent ist, wird die Diffusionslänge einer Verunreinigung im Si1-x-yGexCy-Kristall merklich verlangsamt. Wenn eine Super-Junction-Struktur unter Verwendung des Si1-x-yGexCy-Kristalls gebildet wird, wobei das Elementverhältnis von C größer oder gleich 0,5 Prozent ist, ist es möglich, die Diffusion von Verunreinigungen zwischen dem Halbleiterbereich des p-Typs und zwischen dem Halbleiterbereich des n-Typs wirksam zu verhindern. Weiterhin ist dies nicht nur bei dem Fall anwendbar, wo der Siliziumkristall des p-Typs der Siliziumkristalle des n-Typs durch den Si1-x-yGexCy-Kristall von einander getrennt sind, sondern auch bei dem Fall, wo entweder der Halbleiterbereich des p-Typs oder der Halbleiterbereich des n-Typs aus dem Siliziumkristall ist und der jeweils andere aus dem Si1-x-yGexCy Kristall.
  • Bei einem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der Erfindung, wobei die Halbleitervorrichtung eine Super-Junction-Struktur enthält, in der Paare von Halbleiterbereichen, aufweisend einen Halbleiterbereich eines p-Typs und einen Halbleiterbreichs eines n-Typs sich wiederholend entlang wenigstens einer Richtung angeordnet sind, weist das Verfahren die Ausbildung einer Mehrzahl von Gräben auf, wobei sich jeder der Gräben von einer oberen Oberfläche eines Halbleitersubstrats aus einem Siliziumkristall in Richtung einer Bodenfläche des Halbleitersubstrats erstreckt und sie sich wiederholend mit einem bestimmten Abstand zwischen sich angeordnet sind. Das Verfahren weist weiterhin die Ausbildung von einem Si1-x-yGexCy-Kristall (0 ≤ x < 1, 0 < y < 1, 0 < 1-x-y < 1) innerhalb der Gräben auf.
  • Bei dem Vorgang der Ausbildung des Si1-x-yGexCy-Kristalls innerhalb der Gräben kann der Si1-x-yGexCy-Kristall von den Wandflächen der Gräben aus aufwachsen. Weiterhin kann bei diesem Vorgang der Si1-x-yGexCy Kristall durch Dampfphasendiffusion von Ge und C im Siliziumkristall gebildet werden, der die Gräben umgibt. Zusätzlich kann diesem Vorgang dem Si1-x-yGexCy-Kristall durch Implantierung von Ge und C in den Siliziumkristall gebildet werden.
  • Zusätzlich können bei diesem Vorgang, nach dem der Film des Si1-x-yGexCy-Kristall in den Gräben ausgebildet wurde, der verbleibende Raum in den Gräben mit einem Siliziumkristall gefüllt werden, oder er kann mit einem Si1-x-yGexCy-Kristall gefüllt werden.
  • Weiterhin kann der Si1-x-yGexCy-Kristall (0 ≤ x < 1, 0 < y < 1, 0 < 1-x-y < 1) einer der folgenden Typen sein: p-Typ, n-Typ oder nicht dotierter Typ (i-Typ).
  • Bei diesem Herstellungsverfahren wird der Si1-x-yGexCy-Kristall (hier: 0 ≤ x < 1, 0 < y < 1, 0 < 1-x-y < 1) innerhalb der Gräben gebildet. Die Diffusionslänge der Verunreinigung im Si1-x-yGexCy-Kristall ist annähernd um drei Größenordnungen kleiner als die Verunreinigung im Siliziumkristall. Im Ergebnis ist es, wenn der Si1-x-yGexCy-Kristall zwischen den Siliziumkristallen entlang der Wiederholungsrichtung der Super-Junction-Struktur ausgebildet wird, möglich, eine wechselseitige Diffusion von Verunreinigungen in den Siliziumkristallenals eine Diffusion zwischen den Siliziumkristallen zu verhindern.
  • Weiterhin kann der Si1-x-yGexCy-Kristall von dem Siliziumkristall aus durch Kristallwachstum aufwachsen und der Siliziumkristall kann ebenfalls von dem Si1-x-yGexCy-Kristall aus durch Kristallwachstum aufwachsen. Es ist nicht notwendig, den Verunreinigungsdiffusionsverhinderungsfilm vom Bodenteil der Gräben zu entfernen, wie es im Stand der Technik notwendig ist. Der Herstellungsvorgang für die Halbleitervorrichtung kann so vereinfacht werden.
  • Das Herstellungsverfahren, das durch die vorliegende Erfindung definiert ist, kann das Aufwachsen des Siliziumkristalls auf einer Oberfläche des Si1-x-yGexCy-Kristalls aufweisen, der eine innere Oberfläche der Gräben beschichtet.
  • Dieses Verfahren wird angewendet, um eine Struktur zu realisieren, wo der Siliziumkristall des p-Typs durch den Si1-x-yGexCy-Kristallfilm getrennt sind.
  • Bei diesem Herstellungsverfahren wird der mittige Teil der Gräben aus dem Siliziumkristall geformt. Die Wachstumsrate des Kristalls ist beim Siliziumkristall schneller als beim Si1-x-yGexCy-Kristall. Im Ergebnis ist es möglich, die Zeit zu verringern, die zum Füllen der Gräben mit dem Halbleiterkristall notwendig ist. Da es weiterhin möglich ist, den Siliziumkristall von den Seitenwänden der Gräben aus aufzuwachsen, kann die Zeit zum Füllen der Gräben mit dem Siliziumkristall kürzer als im Stand der Technik gemacht werden, wo der Kristall nur vom Bodenteil der Gräben aus aufwächst.
  • Bei dem Herstellungsverfahren gemäß der vorliegenden Erfindung kann der Prozess des Aufwachsens des Si1-x-yGexCy-Kristalls so gesteuert werden, dass der numerische Wert von „y” für den Si1-x-yGexCy-Kristall sich entlang zumindest der oben genannten Richtung ändert.
  • Es ist möglich, die Geschwindigkeit einzustellen, mit der Verunreinigungen diffundieren, in dem der numerische Wert von „y” für den Si1-x-yGexCy-Kristall geändert wird. Weiterhin ist es bei Bedarf möglich, die Gitterkonstante durch Ändern des numerischen Wertes von „x” einzustellen. Wenn eine Mehrzahl von Filmen unterschiedlicher „x”- und „y”-Werte gebildet wird, ist es möglich, die Verunreinigungsdiffusion zwischen dem Siliziumkristall des p-Typs und dem Siliziumkristall des n-Typs durch Bereitstellen von Filmen zu verhindern, in denen die Diffusionsgeschwindigkeit niedrig ist. Zusätzlich ist es möglich, das Auftreten einer Dislokation aufgrund einer Fehlanpassung von Gitterkonstanten zu steuern, indem die Differenz zwischen den Gitterkonstanten zwischen dem Übergang zwischen dem Siliziumkristall und dem Si1-x-yGexCy-Kristall verringert wird. Beim erfindungsgemäßen Herstellungsverfahren kann der Aufwachsprozess des Si1-x-yGexCy-Kristalls so gesteuert werden, dass ein Elementverhältnis von Si (1-x-y) allmählich abhängig vom Wachstum des Si1-x-yGexCy-Kristalls zunimmt. Weiterhin kann der Aufwachsprozess des Kristalls fortgeführt werden, auch nach dem das Elementverhältnis von Si „1.0” erreicht bzw. solange, bis zumindest die Gräben gefüllt sind.
  • Folglich ist es während eines fortdauernden Wachstumsprozesses der Kristalle möglich, einen Siliziumkristall im mittigen Teil der Gräben beispielsweise durch Erhöhen der Konzentration von Si in dem Dampf zu bilden, der für das Dampfphasenwachstum verwendet wird, während das Kristallwachstum stattfindet. Die Wachstumsrate eines Kristalls ist bei einem Siliziumkristall schneller als bei einem Si1-x-yGexCy-Kristall (0 ≤ x < 1, 0 < y < 1, 0 < 1-x-y < 1). Folglich ist es möglich, die Zeit zu verringern, die zum Füllen der Gräben mit dem Kristall nötig ist. Bei dem Herstellungsverfahren gemäß der vorliegenden Erfindung kann der Aufwachsprozess des Si1-x-yGexCy-Kristalls fortgeführt werden, bis die Gräben mit dem Si1-x-yGexCy-Kristall gefüllt sind.
  • Dieses Verfahren wird für den Fall angewendet, bei dem entweder der Halbleiterbereich des p-Typs oder der Halbleiter des n-Typs aus dem Siliziumkristall ist und der jeweils andere hiervon aus dem Si1-x-yGexCy-Kristall.
  • Da der Bereich an der Seite der Super-Junction-Struktur lediglich aus dem Si1-x-yGexCy-Kristall (0 ≤ x < 1, 0 < y < 1, 0 < 1-x-y < 1) gebildet ist, ist es somit möglich, dass der Ausbildungsprozess der Super-Junction-Struktur vereinfacht wird.
  • Bei den Halbleitervorrichtungen der vorliegenden Erfindung bzw. deren Herstellungsverfahren ist es möglich, eine wechselseitige oder gegenseitige Verunreinigungsdiffusion zwischen Halbleiterbereichen des p-Typs und Halbleiterbereichen des n-Typs zu verhindern, welche die Super-Junction-Struktur bilden und es ist weiterhin möglich, den Herstellungsprozess zu vereinfachen. Es ist möglich, den Herstellungsprozess bei der Herstellung extrem feiner Super-Junction-Struktur zu vereinfachen, bei denen sich Halbleiterbereiche des p-Typs und Halbleiterbereiche des n-Typs wiederholen, wobei diese eine extrem geringe Unterteilung haben, die klein genug ist, die Super-Junction-Struktur aufgrund des Diffusionsabstandes der Verunreinigungen zu stören.
  • Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich besser aus der nachfolgenden Beschreibung von Ausführungsformen anhand der Zeichnung.
  • Es zeigt:
  • 1 schematisch den Aufbau einer Halbleitervorrichtung in Form eines vertikalen MOSFET;
  • 2 einen Schritt oder Abschnitt in einem Herstellungsprozess der Halbleitervorrichtung;
  • 3 einen Schritt oder Abschnitt in einem Herstellungsprozess der Halbleitervorrichtung;
  • 4 einen Schritt oder Abschnitt in einem Herstellungsprozess der Halbleitervorrichtung;
  • 5 einen Schritt oder Abschnitt in einem Herstellungsprozess der Halbleitervorrichtung;
  • 6 einen Schritt oder Abschnitt in einem Herstellungsprozess der Halbleitervorrichtung;
  • 7 einen Schritt oder Abschnitt in einem Herstellungsprozess der Halbleitervorrichtung;
  • 8 schematisch den Aufbau einer Abwandlung der Halbleitervorrichtung;
  • 9 schematisch den Aufbau einer Abwandlung der Halbleitervorrichtung;
  • 10 schematisch den Aufbau einer Halbleitervorrichtung, welche ein horizontaler MOSFET ist;
  • 11 schematisch den Aufbau einer Halbleitervorrichtung, die als Diode ausgelegt ist;
  • 12 die Konfiguration eines Verunreinigungsdiffusionsverhinderungsfilm der Halbleitervorrichtung;
  • 13 die Konfiguration eines Verunreinigungsdiffusionsverhinderungsfilm der Halbleitervorrichtung;
  • 14 die Konfiguration eines Verunreinigungsdiffusionsverhinderungsfilm der Halbleitervorrichtung;
  • 15 den Aufbau einer Halbleitervorrichtung, bei dem die Gesamtheit von Halbleiterbereichen 22h des n-Typs aus einem Si1-x-yGexCy-Kristall (0 ≤ x < 1, 0 < y < 1, 0 < 1-x-y < 1) gebildet ist;
  • 16 den Aufbau die Konfiguration eines Verunreinigungsdiffusionsverhinderungsfilm der Halbleitervorrichtung;
  • 17 die Konfiguration eines Verunreinigungsdiffusionsverhinderungsfilm der Halbleitervorrichtung; und
  • 18 schematisch den Aufbau einer herkömmlichen Halbleitervorrichtung.
  • Bevorzugte Ausführungsmöglichkeiten, Gestaltungsformen, Merkmale etc. der vorliegenden Erfindung werden nachfolgend beschrieben.
  • (Erstes bevorzugtes Merkmal)
  • Eine Dicke d des Si1-x-yGexCy-Kristalls (0 ≤ x < 1, 0 < y < 1, 0 < 1-x-y < 1) wird dicker als die Summe der Dicken gemacht, die in Herstellungsprozessen notwendig sind (Herstellungsprozess 1 ~ Herstellungsprozess N), wobei diese Dicken wie folgt gegeben sind: d1 > 2(D1 × t1)1/2, d2 > 2 (D2 × t2)1/2..., dN > 2 (DN × tN)1/2. Hierbei ist Di der Verunreinigungsdiffusionskoeffizient beim i-ten Herstellungsprozess und ti ist die Dauer des i-ten Herstellungsprozesses.
  • Beschreibung bevorzugter Ausführungsformen
  • (Erste Ausführungsform)
  • Eine Halbleitervorrichtung 1, bei dem die Halbleitervorrichtung gemäß der vorliegenden Erfindung anwendbar ist, wird unter Bezugnahme auf die 1 bis 7 beschrieben. Die Halbleitervorrichtung 1 der ersten Ausführungsform ist ein vertikaler MOS des FET-Typs („MOSFET”) mit einer Super-Junction-Struktur in einem Driftbereich. In der Halbleitervorrichtung 1 ist ein Verunreinigungsdiffusionsverhinderungsfilm aus einem Si1-x-yGexCy-Kristall (0 ≤ x < 1, 0 < y < 1, 0 < 1-x-y < 1) an einem Rand oder einer Kante eines Halbleiterbereich des p-Typs der Super-Junction-Struktur ausgebildet.
  • 1 zeigt schematisch den Aufbau der Halbleitervorrichtung 1 und die 2 bis 7 zeigen Herstellungsschritte im Herstellungsprozess für die Halbleitervorrichtung 1.
  • Gemäß 1 sind eine Sourceelektrode S und eine Gateelektrode G an einer Oberflächenseite (Oberseite in 1) der Halbleitervorrichtung 1 angeordnet. Die Sourceelektrode S und die Gateelektrode G sind durch einen Zwischenlagenisolationsfilm isoliert. Weiterhin ist eine Drainelektrode D an einer Bodenseite (untere Seite in 1) der Halbleitervorrichtung 1 vorhanden.
  • Ein Drainbereich 21 des n+-Typs ist auf der Drainelektrode D gebildet. Ein Driftbereich mit einer Super-Junction-Struktur 26 ist auf dem Drainbereich 21 ausgebildet. Ein Körperbereich 32 des p-Typs ist auf dem Driftbereich 22 ausgebildet. Ein Sourcebereich 34 des n+-Typs und ein Körperkontaktbereich 38 des p+-Typs sind selektiv auf dem Körperbereich 32 des p-Typs ausgebildet. Der Sourcebereich 34 des n+-Typs und der Körperkontaktbereich 38 des p+-Typs sind mit der Sourceelektrode S verbunden.
  • Weiterhin ist die Halbleitervorrichtung 1 mit einer Graben-Gateelektrode 30 versehen, die sich entlang der Richtung ersteckt, welche die Sourceelektrode S des n+-Typs und den Driftbereich verbindet (z-Richtung in 1). Die Graben-Gateelektrode 30 ist benachbart dem Sourcebereich 34 des n+-Typs. Weiterhin läuft die Graben-Gateelektrode 30 durch den Körperbereich 32 des p-Typs und erreicht einen Halbleiterbereich 22 des n-Typs, der die Super-Junction-Struktur 26 aufweist. Die Graben-Gateelektrode 30 liegt über einem Gateisolationsfilm 31 dem Körperbereich 32 des p-Typs gegenüber.
  • In der Super-Junction-Struktur 26 sind Halbleiterbereiche 24 des p-Typs in den Halbleiterbereichen 22 des n-Typs ausgebildet, wobei sich diese Halbleiterbereiche 24 des p-Typs bis zu einer bestimmten Tiefe in z-Richtung erstrecken. Die Halbleiterbereiche 24 des p-Typs erstrecken sich durchgängig in x-Richtung der Figur und wiederholen sich in bestimmten Intervallen entlang der y-Richtung in der Figur. Hierdurch wird die Super-Junction-Struktur 26 realisiert. Ein Verunreinigungsdiffusionsverhinderungsfilm 28 ist an einem Übergang zwischen den Halbleiterbereichen 22 des n-Typs und den Halbleiterbereichen 24 des p-Typs der Super-Junction-Struktur 26 ausgebildet. Der Verunreinigungsdiffusionsverhinderungsfilm 28 wird ausgebildet unter Verwendung von Si0.91Ge0 08C0 01 (bevorzugt).
  • Nachfolgend werden die wesentlichen Schritte im Herstellungsverfahren für die Halbleitervorrichtung 1 unter Bezugnahme auf die 2 bis 7 beschrieben.
  • Gemäß 2 wird ein epitaxial aufgewachsener Si-Film des n-Typs mit einer Dicke von 100 μm auf dem Drainbereich 21 aufgewachsen, der aus einem Siliziumeinkristallsubstrat des n+Typs besteht (Dicke 700 μm).
  • Dann werden gemäß 3 Gräben 23 (Tiefe 50 μm, Öffnungsweite 1 μm, Abstand zwischen den Gräben 1 μm) durch Trockenätzen (anisotropes Ätzen), beispielsweise RIE ausgebildet. Ein Halbleiterbereich 22 des n-Typs mit Abständen hierin lässt sich somit bilden.
  • Nachfolgend wird gemäß 4 der Verunreinigungsdiffusionsverhinderungsfilm 28 ausgebildet, indem auf der Oberflächenseite ein Kristallwachstum mit einer Dicke von 80 nm eines Si0 91Ge0,08C0,01-Films des p-Typs veranlasst wird. Der Verunreinigungsdiffusionsverhinderungsfilm 28 bildet eine perfekte Gitteranpassung mit dem epitaxial aufgewachsenen Siliziumfilm, der den Halbleiterbereich 22 des n-Typs bildet.
  • Dann wird gemäß 5 ein Siliziumfilm des p-Typs (Dicke 800 nm) auf dem Verunreinigungsdiffusionsverhinderungsfilm 28 aufgewachsen, wobei das Innere des Grabens 23 vollständig verschlossen wird. An diesem Punkt kann ein Kristallwachstum unter Verwendung des Verunreinigungsdiffusionsverhinderungsfilms 28 in Richtungen durchgeführt werden, die in 5 mit den fett dargestellten Pfeilen veranschaulicht sind.
  • Nachfolgend werden gemäß 6 der Si-Oberflächenfilm und der Verunreinigungsdiffusionsverhinderungsfilm 28 und durch chemisch/mechanisches Polieren (CMP) entfernt, wodurch die Super-Junction-Struktur 26 gebildet wird.
  • Dann wird gemäß 7 der Körperbereich 32 des p-Typs durch Kristallwachstum auf der Super-Junction-Struktur 26 gebildet und dann werden der Sourcebereich 34 und der Körperkontaktbereich 38 auf der Oberfläche des Körperbereichs 32 gebildet. Dann werden die Gräben 33 gebildet, die von der Oberfläche des Sourcebereichs 34 aus durch den Körperbereich 32 und in den Halbleiterbereich 22 des n-Typs der Super-Junction-Struktur 26 verlaufen. Sodann wird eine Maske (nicht gezeigt) auf die Oberfläche aufgebracht und der Gateoxidfilm 31 (SiO2) wird an den Innenwänden der Gräben 33 gebildet. Weiterhin wird Elektrodenmaterial in die Gräben 33 gebildet, was die Graben-Gateelektroden 30 bildet. Die Ausbildung des Sourcebereichs 34, des Körperkontaktbereichs 38 und der Graben-Gateelektroden 30 auf der Oberflächenseite ist von bekannter Bauart und diese Bereiche werden mit bekannten Verfahren hergestellt. Eine detaillierte Beschreibung hiervon erfolgt somit nicht.
  • In den 2 bis 7 sind die jeweiligen Elemente oder Abschnitte mit Abmessungen dargestellt, die gegenüber den tatsächlichen Abmessungen verändert oder außermaßstäblich sind (beispielsweise wird der Drainbereich 21 dünner dargestellt, die Gräben tiefer und der Verunreinigungsdiffusionsverhinderungsfilm 28 dicker), um die Figuren besser verständlich zu machen.
  • Obgleich der Verunreinigungsdiffusionsverhinderungsfilm 28 der Halbleitervorrichtung 1 bei der vorliegenden Ausführungsform aus dem Si0.91Ge0 08C0 01-Film gemacht ist, ist das Elementverhältnis nicht hierauf beschränkt. Wenn die Zusammensetzung dieses Mischfilms oder legierungsartigen Films als Si1-x-yGexCy dargestellt wird, kann das Elementverhältnis von Silizium (Si), Germanium (Ge) und Kohlenstoff (C) sich ändern, vorausgesetzt, dass die Bedingungen 0 ≤ x < 1, 0 < y < 1 und 0 < 1-x-y < 1 erfüllt sind. Im Ergebnis kann der Film ein SiC-Film sein (ein Film, in welchem x = 0). Obgleich die Dicke des Verunreinigungsdiffusionsfilms 28 bis zu 10 nm betragen kann, ist es bevorzugt, dass die Zusammensetzung des Films Germanium (Ge) in den Fällen enthält, wo die Dicke des Verunreinigungsdiffusionsfilms 28 10 nm oder mehr beträgt. Der Grund für diesen Vorzug wird nachfolgend beschrieben.
  • Es ist möglich, eine wechselseitige Diffusion der Verunreinigung des p-Typs von den Halbleiterbereichen 24 des p-Typs und der Verunreinigung des n-Typs von den Halbleiterbereichen 22 des n-Typs wirksam zu verhindern, in dem eine Zusammensetzung des Verunreinigungsdiffusionsverhinderungsfilms 28 verwendet wird, welche Kohlenstoff (C) enthält. Jedoch hat Kohlenstoff (C) eine kleinere Kristallgitterkonstante als Silizium (Si) und folglich wird die Kristallgitterkonstante des Verunreinigungsdiffusionsverhinderungsfilms 28, der aus einer SiGeC-Legierung besteht, verringert. Je größer die Differenz der Kristallgitterkonstanten zwischen dem Verunreinigungsdiffusionsverhinderungsfilms 28 und dem hieran angrenzenden Siliziumfilm des n-Typs ist, um so einfacher ist es für Fehlanpassungs-Dislokationen als Ergebnis einer Gitterfehlanpassung zwischen dem Verunreinigungsdiffusionsverhinderungsfilm 28 und dem Silizium des n-Typs aufzutreten. Um diesem zu begegnen, wird Germanium (Ge) in die Zusammensetzung des Verunreinigungsdiffusionsverhinderungsfilms 28 aufgenommen. Germanium (Ge) hat eine größere Kristallgitterkonstante als Silizium (Si) und folglich ist die Kristallgitterkonstante des Verunreinigungsdiffusionsverhinderungsfilms 28, der aus einer SiGeC-Mischung besteht, erhöht. Wenn das Elementverhältnis von Si, Ge und C derart eingestellt wird, kann für den Film 28 ein Legierungsfilm oder Mischfilm verwendet werden, der eine Kristallgitterkonstante hat, die sich nur gering von der Kristallgitterkonstante des Siliziumfilms des n-Typs unterscheidet, der an dem Verunreinigungsdiffusionsverhinderungsfilm 28 angrenzt. Ein Verunreinigungsdiffusionsverhinderungsfilm 28 kann gebildet werden, bei dem eine Fehlanpassung der Gitterkonstante mit dem Siliziumfilm des n-Typs nicht ohne weiteres auftritt.
  • Was die numerischen Werte von „x” und „y” in betrifft, so ist bekannt, dass üblicherweise ein Kristall eine perfekte Gitteranpassung mit einem Siliziumkristallfilm innerhalb des Bereichs 0 ≤ y ≤ 0.108 bildet, der die Beziehung x = 8.22y (Si1-9 22yGe8.22yCy) erfüllt. Wenn gleichzeitig das Elementverhältnis von Kohlenstoff größer oder gleich als 0.005 ist, kann ein adäquater Diffusionsverhinderungseffekt gegenüber den Verunreinigungen erreicht werden. Im Ergebnis treten, wenn der Verunreinigungsdiffusionsverhinderungsfilm 28 aus einem Legierungs- oder Mischfilm ist, der eine Zusammensetzung hat, welche die obigen Bedingungen erfüllt, Fehlanpassungsdislokationen nicht ohne weiteres auf, selbst wenn die Dicke des Verunreinigungsdiffusionsverhinderungsfilms 28 10 nm oder mehr beträgt. So wird bei der vorliegenden Ausführungsform ein Beispiel beschrieben, bei dem y = 0.01 und x = 0.08.
  • Da eine wechselseitige Diffusion von Verunreinigungen zwischen dem Halbleiterbereich des p-Typs und dem Halbleiterbereich des n-Typs dazu neigt, bei einer Erwärmung des Halbleiterfilms während des Halbleiterherstellungsprozesses sich zu beschleunigen, wird die Dicke des Verunreinigungsdiffusionsverhinderungsfilms 28 so gewählt, dass dem Wärmeverlauf oder der Wärmehistorie im Herstellungsprozess Rechnung getragen wird. Beispielsweise in einem Fall, wo die Wärmehistorie in einem Herstellungsprozess (nachfolgend als erster Herstellungsprozess bezeichnet) eine Temperatur von 1000 Grad Celsius und eine Zeit von t (Sekunden) hat und der Verunreinigungsdiffusionskoeffizient D (cm2/Sekunden) beträgt, kann die Dicke d1 (nm) des Verunreinigungsdiffusionsverhinderungsfilms 28, die für diese Wärmehistorie notwendig ist, irgendeine Dicke sein, die die Bedingung d1 > 2 (D × t)1/2 erfüllt. Wenn hierbei D = 1.2 × 10–17 (cm2/Sekunden) und t = 3600 (Sekunden) beträgt, ist d1 > 2 (nm). Durch Einstellen des Elementverhältnisses des Kohlenstoffs (C) bezüglich Bor (B) oder Phosphor (P), das üblicherweise als Verunreinigung verwendet wird, kann D = 1.2 × 10–17 (cm2/Sekunden) vergleichsweise einfach realisiert werden.
  • Die Dicke d1 (nm) ~ dN (nm) des Verunreinigungsdiffusionsverhinderungsfilms 28, die in jedem der ersten bis N-ten Herstellungsprozesse (Erwärmungsprozesse) notwendig ist, wird somit berechnet, die Summe hiervon gebildet und die Dicke d des Verunreinigungsdiffusionsverhinderungsfilms 28 wird so festgesetzt, dass sie dicker als diese Summe ist (d. h. 2(D1 × t1)1/2 + 2(D2 × t2)1/2... (DN × tN)1/2 = d1 + d2 + ... dn < d). Hierbei ist D1 der Verunreinigungsdiffusionskoeffizient beim i-ten Herstellungsprozess und ti ist die Dauer des i-ten Herstellungsprozesses.
  • Bei der Halbleitervorrichtung 1 der vorliegenden Ausführungsform wird ein Verunreinigungsdiffusionsverhinderungsfilm 28, der einen Si0 91Ge0 08C0 01-Kristall mit einer Dicke von 80 nm enthält, an den Innenwänden der Gräben 23 gebildet, die in den Halbleiterbereichen 24 des p-Typs gebildet sind. Wenn das Elementverhältnis von Kohlenstoff (C) in dem Si0 91Ge0.08C0.01-Kristall größer oder gleich als 0.005 ist, wird die Diffusionslänge der Verunreinigung annähernd um drei Größenordnungen kleiner als der Verunreinigung im Siliziumkristall. Im Ergebnis, wenn dieser Kristalltyp in Wiederholrichtung der Super-Junction-Struktur 26 zwischen den Halbleiterbereichen 24 des p-Typs und den Halbleiterbereichen 22 des n-Typs ausgebildet wird, ist es möglich, eine wechselseitige Diffusion der Verunreinigung des p-Typs und der Verunreinigung des n-Typs in den Siliziumkristallen zwischen den Halbleiterbereichen 24 des p-Typs und den Halbleiterbereichen des n-Typs zu verhindern.
  • Weiterhin kann der Si0.91Ge0 08C0 01-Kristall ein beliebiger Typ aus p-Typ, n-Typ oder nicht dotiertem Typ (i-Typ) sein. Die Ladungsträger der Halbleitervorrichtung 1 fließen über die Halbleiterbereiche 22 des n-Typs, so dass es keinen Widerstandsanstieg gibt, selbst wenn der Si0 91Ge0.08C0 01-Kristall vom i-Typ ist.
  • Wenn weiterhin die Halbleiterbereiche 24 des p-Typs benachbart dem Si0 91Ge0 08C0 01-Kristall auszubilden sind, kann der Siliziumkristall der Halbleiterbereiche 24 des p-Typs ausgehend von dem Si0 91Ge0 08C0 01 aufgewachsen werden. Da weiterhin der Siliziumkristall und der Si0 91Ge0.08C0.01 die Beziehung erfüllen, bei der die numerischen Werte von „x” und „y” in Si1-x-yGexCy im Wesentlichen x = 8.22y und 0 ≤ y ≤ 0.108 sind, tritt nicht ohne weiteres eine Dislokation auf. Somit ist es nicht notwendig, den Film zu entfernen, der am Bodenteil der Gräben vorhanden ist, wie es im Stand der Technik notwendig ist. Der Herstellungsprozess für die Halbleitervorrichtung kann somit vereinfacht werden.
  • Weiterhin ist der mittige Teil der Halbleiterbereiche 24 des p-Typs aus dem Siliziumkristall gebildet. Die Wachstumsrate eines Kristalls ist für einen Siliziumkristall rascher als für einen Si0 91Ge0.08C0.01-Kristall. Im Ergebnis ist es möglich, die Zeit zum Füllen der Gräben 23 mit einem Halbleiterkristall zu verkürzen. Da es weiterhin möglich ist, den Siliziumkristall von den Seitenwänden der Gräben 23 aus zu bilden, ist die Zeit, die zum Füllen der Gräben 23 mit dem Siliziumkristall nötig ist, geringer als im Stand der Technik, wo das Kristallwachstum nur ausgehend vom Bodenteil der Gräben erfolgt.
  • (Zweite Ausführungsform)
  • Nachfolgend wird eine Halbleitervorrichtung 2 gemäß einer zweiten Ausführungsform unter Bezugnahme auf die schematische Darstellung von 8 beschrieben. Gemäß 8 ist bei der dortigen Halbleitervorrichtung 2 die Gesamtheit der Halbleiterbereiche 24a des p-Typs einer Super-Junction-Struktur 26a aus Si1-x-yGexCy(0 ≤ x < 1, 0 < y < 1 und 0 < 1-x-y < 1) gebildet. Der verbleibende Aufbau hiervon ist gleich wie bei der Vorrichtung 1 von 1 und die gleichen Bezugszeichen werden für gleiche Elemente verwendet.
  • Nachdem die Gräben 23 in der Halbleitervorrichtung 2 auf gleiche Weise wie bei der Halbleitervorrichtung 1 gemäß 3 gebildet wurden, werden die Halbleiterbereiche 24a des p-Typs durch Kristallwachstum eines Si0 91Ge0 08C0.01-Films des p-Typs so gebildet, dass die Gräben 23 vollständig bedeckt sind. Die Super-Junction-Struktur 26a weist eine Mehrzahl der Halbleiterbereiche 22 des n-Typs und der Halbleiterbereiche 24a des p-Typs auf und wird auf genannte Weise gebildet. Der verbleibende Herstellungsprozess ist gleich wie bei der Halbleitervorrichtung der ersten Ausführungsform und eine nochmalige Beschreibung hiervon erfolgt nicht.
  • Bei dem Halbleiter 2 der zweiten Ausführungsform sind die Halbleiterbereiche 24a des p-Typs alleine aus dem Si0.91Ge0.08C0.01-Kristall gebildet. Im Ergebnis kann der Prozess der Ausbildung der Halbleiterbereiche 24a des p-Typs vereinfacht werden.
  • (Dritte Ausführungsform)
  • Eine Halbleitervorrichtung 3 gemäß einer dritten Ausführungsform wird nachfolgend unter Bezugnahme auf die schematische Darstellung von 9 beschrieben. Gemäß 9 sind Halbleiterbereiche 24b des p-Typs einer Super-Junction-Struktur so ausgebildet, dass das Elementverhältnis von Kohlenstoff (C) in dem Si gegenüber dem GeC-Film des p-Typs größer an dem Übergang ist, der an die Halbleiterbereiche des n-Typs angrenzt, welche die Halbleiterbereiche 22 des n-Typs bilden, und derart, das das Elementverhältnis von Silizium (Si) ansteigt, je näher man dem mittigen Teil des p-Typ-Film kommt. Der verbleibende Aufbau ist gleich wie bei der Halbleitervorrichtung von 1 und gleiche Bezugszeichen werden bei gleichen Elementen verwendet.
  • Nachdem die Gräben 23 in der Halbleitervorrichtung 3 auf gleiche Weise wie bei der Halbleitervorrichtung 1 von 3 ausgebildet worden sind, werden die SiGeC-Filme des p-Typs durch Kristallwachstum auf den Gräben 23 gebildet. Für den Fall, dass die SiGeC-Filme durch CVD (chemische Dampfabscheidung) aufgewachsen werden, wird das Elementverhältnis der Elemente in dem Gas, das die Rohmaterialien SiGe und C enthält, so gesetzt, dass das Elementverhältnis vom Kohlenstoff (C) abnimmt und das Elementverhältnis von Silizium (Si) zunimmt, wenn das Kristallwachstum fortschreitet. Das Kristallwachstum wird durchgeführt, bis die Halbleiterbereiche 24b des p-Typs bedeckt sind, so dass eine Super-Junction-Struktur 26b mit der Mehrzahl von Halbleiterbereichen 22 des n-Typs und der Halbleiterbereiche 24b des p-Typs gebildet wird. Die verbleibenden Herstellungsprozesse sind gleich wie bei der Halbleitervorrichtung 1 der ersten Ausführungsform und einen nochmalige Beschreibung erfolgt nicht.
  • Es ist bevorzugt, wenn der mittige Teil der Halbleiterbereiche 24b des p-Typs aus einem Siliziumeinkristall gebildet ist.
  • Während des Fortschreitens des Kristallwachstums kann daher die Konzentration von Si in dem Dampf, die für die Dampfphasenabscheidung verwendet wird, erhöht werden, wenn das Kristallwachstum fortschreitet. Die Kristallwachstumsrate ist bei einem Si-Kristall schneller als bei einem Si1-x-yGexCy-Kristall (0 ≤ x < 1, 0 < y < 1 und 0 < 1-x-y < 1). Im Ergebnis ist es möglich, die Zeit zum Füllen der Gräben 23 mit Kristall zu verkürzen.
  • (Vierte Ausführungsform)
  • Eine Halbleitervorrichtung 4 einer vierten Ausführungsform der Erfindung wird nachfolgend unter Bezugnahme auf die schematische Darstellung von 10 beschrieben. Gemäß 4 ist die Halbleitervorrichtung 4 als horizontaler MOSFET konfiguriert mit einer Super-Junction-Struktur 26c innerhalb eines Driftbereichs und einem Verunreinigungsdiffusionsverhinderungsfilm 28c der eine Dicke von 80 mm hat und der einen Si0.91Ge0.08C0.01-Kristall enthält; dieser ist an einem Rand des Halbleiterbereichs 24c des p-Typs der Super-Junction-Struktur 26c gebildet.
  • Im Vergleich zu der vertikalen MOSFET-Halbleitervorrichtung 1 von 1 sind Drainelektrode D und Sourceelektrode S auf der gleichen Ebenenseite (obere Oberflächenseite in 10) der Halbleitervorrichtung 4 ausgebildet. Im Ergebnis driften Ladungsträger in horizontaler Richtung bezüglich der Richtung der Filmdicke der Halbleitervorrichtung 4.
  • Die Super-Junction-Struktur 26c wird gebildet durch wiederholtes Anordnen von Halbleiterbereichen 22c des n-Typs und Halbleiterbereichen 24c des p-Typs, von denen sich jeder in Aneinandergrenzungsrichtung von Sourceelektrode S und Drainelektrode D erstreckt. Der Verunreinigungsdiffuslonsverhinderungsfilm 28c ist an einem Übergang oder einer Grenzfläche zwischen den Halbleiterbereichen 22c den n-Typs und den Halbleiterbereichen 24c des p-Typs der Super-Junction-Struktur 26c ausgebildet und erstreckt sich über den gesamten Bereich des Randes vom Halbleiterbereich 24c des p-Typs. Der Verunreinigungsdiffusionsverhinderungsfilm 28c wird gebildet unter Verwendung von Si0.91Ge0.08C0.01.
  • In dem Si0 91Ge0.08C0 01–Kristall, der in dem Verunreinigungsdiffusionsverhinderungsfilm 28c enthalten ist, ist das Elementverhältnis von Kohlenstoff (C) größer oder gleich 0.005 und die Diffusionslänge der Verunreinigung ist annähernd drei Größenordnungen kleiner als diejenige der Verunreinigung im Si-Kristall. Im Ergebnis wird dieser Kristalltyp zwischen den Halbleiterbereichen 24c des p-Typs und den Halbleiterbreichen 22c des n-Typs gebildet, welche ihrerseits die Super-Junction-Struktur 26c bilden und damit ist es möglich, eine wechselseitige Diffusion einer Verunreinigung des p-Typs und einer Verunreinigung des n-Typs in den Siliziumkristallen zwischen den Halbleiterbereichen 24c des p-Typs und den Halbleiterbereichen 22c des n-Typs verhindern.
  • Zusätzlich kann, wenn die Halbleiterbereiche 24c des p-Typs, die an den Si0 91Ge0 08C0.01-Kristall angrenzen, auszubilden sind, dann der Siliziumkristall der Halbleiterbereiche 24c des p-Typs aus dem Si0.91Ge0 08C0 01-Kristall wachsen. Da weiterhin der Siliziumkristall und der Si0.91Ge0.08C0 01-Kristall die Beziehung erfüllen, bei der die numerischen Werte von „x” und von „y” im Si1-x-yGexCy-Kristall im wesentlichen x = 8.22y und 0 ≤ y ≤ 0.108 erfüllen, treten Dislokationen nicht ohne weiteres auf. Der Herstellungsprozess der Halbleitervorrichtung 4 kann somit vereinfacht werden.
  • (Fünfte Ausführungsform)
  • Nachfolgend wird eine Halbleitervorrichtung 5 einer fünften Ausführungsform unter Bezugnahme auf die schematische Darstellung von 11 beschrieben.
  • Gemäß 11 ist die Halbleitervorrichtung 5 als eine Diode konfiguriert mit einer Super-Junction-Struktur 26d innerhalb eines Halbleiterbereichs zwischen einer Katodenelektrode C und einer Anodenelektrode A und ein Verunreinigungsdiffusionsverhinderungsfilm 28d aus einem Si0.91Ge0.08C0.01-Kristall ist an einem Rand eines Halbleiterbereichs 24d des p-Typs der Super-Junction-Struktur ausgebildet.
  • Die Super-Junction-Struktur 26d ist auf einem Halbleiterbreich 23d des n+-Typs ausgebildet, der Kontakt mit der Kathodenelektrode C macht und ein Halbleiterbereich 32d des p+-Typs ist auf der Super-Junction-Struktur 26d ausgebildet, wobei dieser Halbleiterbereich 32d Kontakt mit der Anodenelektrode A hat.
  • Die Kombination sich abwechselnder Filme der Halbleiterbreiche 32d des n-Typs und der Halbleiterbereich 24d des p-Typs in der Super-Junction-Struktur 26d wird innerhalb einer Ebene wiederholt, die senkrecht zur Richtung ist, die an die Kathodenelektrode C und die Anodenelektrode A angrenzt.
  • In dem Si0.91Ge0.08C0.01-Kristall, der in dem Verunreinigungsdiffusionsverhinderungsfilm 28d enthalten ist, ist das Elementverhältnis von Kohlenstoff (C) größer oder gleich 0.005 und die Diffusionslänge der Verunreinigung ist annähernd um drei Größenordnungen kleiner als diejenige der Verunreinigung der Siliziumkristalle. Im Ergebnis, wenn dieser Kristalltyp zwischen den Halbleiterbereichen 24d des p-Typs und den Halbleiterbreichen 22d des n-Typs in Wiederholrichtung der Super-Junction-Struktur 26d ausgebildet wird, ist es möglich, die wechselseitige Diffusion der Verunreinigung des p-Typs und der Verunreinigung des N-Typs in den Siliziumkristallen zwischen den Halbleiterbereichen 24d des p-Typs und den Halbleiterbereichen 22d des n-Typs zu verhindern.
  • Zusätzlich, wenn die Halbleiterbreiche 24d des p-Typs, die an den Si0.91Ge0.08C0.01-Kristall angrenzen, auszubilden sind, kann der Siliziumkristall der Halbleiterbereiche 24d des p-Typs ausgehend von dem Si0.91Ge0.08C0 01-Kristall aufwachsen. Da weiterhin der Siliziumkristall und der Si0.91Ge0.08C0 01-Kristall die Beziehung erfüllen, in der die numerischen Werte von „x” und „y” in Si1-x-yGexCyl im Wesentlichen x = 8.22y und 0 ≤ y ≤ 0.108 erfüllen, tritt eine Dislokation nicht ohne Weiteres auf. Der Herstellungsprozess der Halbleitervorrichtung 5 kann somit vereinfacht werden.
  • Bei der Halbleitervorrichtung 1 der vorliegenden Ausführungsform wurde der Legierungs- oder Mischfilm bestehend aus SiGeC, der den Verunreinigungsdiffusionsverhinderungsfilm 28 bildet, über den gesamten Bereich des Übergangs oder der Schnittstelle der Halbleiterbreiche 24 des p-Typs mit den Halbleiterbreichen 22 des n-Typs ausgebildet. Der Verunreinigungsdiffusionsverhinderungsfilm 28 kann jedoch auch auf einem Abschnitt eines Übergangs oder einer Grenzfläche der Halbleiterbereiche 24e des p-Typs mit den Halbleiterbereichen 22e des n-Typs ausgebildet sein, wie bei der Halbleitervorrichtung 6 gemäß 12.
  • Weiterhin wurde in der Halbleitervorrichtung 1 der Verunreinigungsdiffusionsverhinderungsfilm 28 auf Seiten des Halbleiterbereichs 24 des p-Typs gebildet. Der Verunreinigungsdiffusionsverhinderungsfilm 28 kann jedoch gleichermaßen gut auf Seiten des Halbleiterbereichs n-Typs ausgebildet werden, wie in den 13–15 gezeigt. Bei der Halbleitervorrichtung 7 gemäß 13 ist ein Verunreinigungsdiffusionsverhinderungsfilm 28f über den Gesamtbereich einer Innenwand des Halbleiterbereichs 22f des n-Typs an einer Grenzfläche hiervon mit dem Halbleiterbereich 24f des p-Typs gebildet. Dieser Verunreinigungsdiffusionsverhinderungsfilm 28f ist aus dem Si1-x-yGexCy-Kristall. Der Verunreinigungsdiffusionsverhinderungsfilm 28f kann vom n-Typ, p-Typ oder i-Typ sein. Zusätzlich kann der Verunreinigungsdiffusionsverhinderungsfilm 28 an einem Teil eines Übergangs der Halbleiterbereiche 22g des n-Typs mit Halbleiterbereichen 24g des p-Typs sein, wie bei der Halbleitervorrichtung 8 von 14.
  • Weiterhin kann die Gesamtheit der Halbleiterbereiche 22h des n-Typs aus Si0 91Ge0 08C0 01 gebildet sein, wie bei der Halbleitervorrichtung 9 von 15.
  • Weiterhin ist bei einer Halbleitervorrichtung 10 gemäß 16 das Elementverhältnis von Si im Si1-x-yGexCy-Kristall (0 ≤ x < 1, 0< y < 1 und 0 < 1-x-y < 1), der den Verunreinigungsdiffusionsverhinderungsfilm 28j bildet, in Richtung des Siliziumkristalls zunehmend, der die Halbleiterbereiche 24j des p-Typs bildet. Das heißt, die numerischen Werte von „x” und „y” nehmen von Seiten des Halbleiterbereichs 22j des n-Typs in Richtung der Seite des Halbleiterbreichs 24j des p-Typs ab. Weiterhin werden die numerischen Werte von „x” und „y” für den Si1-x-yGexCy-Kristall am Übergang des Halbleiterbereichs 22j des n-Typs mit dem Verunreinigungsdiffusionsverhinderungsfilm 28j auf Werte gesetzt, die die Beziehung erfüllen, bei der im Allgemeinen x = 8.22y und 0 ≤ y ≤ 0.108. Der Übergang vom Verunreinigungsdiffusionsverhinderungsfilm 28j zum Halbleiterbereich 22j des n-Typs bildet somit eine perfekte Gitteranpassung.
  • Bei dieser Ausgestaltung kann das Elementverhältnis von Si erhöht werden, je näher der Film der Oberfläche ist, die an die Halbleiterbereiche 24j des p-Typs angrenzt und Gitterfehlanpassungen an dem Übergang oder der Grenzfläche zu den Halbleiterbereichen 24j des p-Typs können gesteuert werden. Gleichzeitig kann das Elementverhältnis von C erhöht werden, je näher der Film der Oberfläche ist, die an die Halbleiterbereiche 22j des n-Typs angrenzt und aufgrund dessen, dass der Film C enthält, ist es möglich, wirksam eine wechselseitige Diffusion von Verunreinigungen zwischen den Halbleiterbereichen 22j des n-Typs und Halbleiterbereichen 24j des p-Typs zu verhindern. Weiterhin können die numerischen Werte von „x” und „y” eingestellt werden, um Gitterfehlanpassungen an dem Übergang benachbart den Halbleiterbereichen 22j des n-Typs zu verhindern.
  • Zusätzlich ist bei einer Halbleitervorrichtung 11 gemäß 17 das Elementverhältnis von Silizium im Si1-x-yGexCy-Kristall (0 ≤ x < 1, 0 < y < 1 und 0 < 1-x-y < 1), der einen Verunreinigungsdiffusionsverhinderungsfilm 28k bildet, stufenweise in Richtung Siliziumkristall anwachsend, der Halbleiterbereiche 22k des n-Typs bildet und in Richtung des Siliziumkristalls, der Halbleiterbereiche 24k des p-Typs bildet. Somit wird ein Verunreinigungsdiffusionsverhinderungsfilm 28k aus einer Mehrzahl von Filmen gebildet, wobei die numerischen Werte von „x” und „y” sich unterscheiden.
  • Mit dieser Ausgestaltung kann das Elementverhältnis von Kohlenstoff (C) erhöht werden, wenn man sich dem mittigen Teil des Verunreinigungsdiffusionsverhinderungsfilms 28k nähert. Weiterhin kann das Elementverhältnis von Silizium (Si) erhöht werden, wenn man sich den Randteilen benachbartes Siliziumsalz nähert. Im Ergebnis tritt eine Gitterfehlanpassung nicht ohne Weiteres an die Oberfläche auf, wo der Verunreinigungsdiffusionsverhinderungsfilm 28k und der Siliziumkristall aneinander grenzen und eine wechselseitige Diffusion von Verunreinigungen zwischen den Halbleiterbereichen des n-Typs und den Halbleiterbereichen des p-Typs kann wirksam durch den Bereich verhindert werden, der C enthält.
  • Weiterhin erfolgte bei den ersten bis vierten Ausführungsformen eine Beschreibung, bei der die vorliegende Erfindung bei einem FET des MOS-Typs angewendet wird. Die vorliegende Erfindung kann jedoch gleichermaßen auch bei einem IGBT angewendet werden.

Claims (11)

  1. Eine Halbleitervorrichtung, aufweisend: eine Super-Junction-Struktur, bei der ein Paar von Halbleiterbereichen, aufweisend einen Halbleiterbereich des p-Typs und einen Halbleiterbereich des n-Typs, sich wiederholend entlang wenigstens einer Richtung angeordnet ist, wobei ein Si1-x-yGexCy (0 ≤ x < 1, 0 < y < 1, 0 < 1-x-y < 1)-Kristallbereich sich wiederholend entlang zumindest der genannten Richtung erstreckt und angeordnet ist, und einen Siliziumkristallbereich, der entweder den Halbleiterbreich des p-Typs oder den Halbleiterbereich des n-Typs bildet, und der zwischen einem Paar der Si1-x-yGexCy-Kristallbereiche angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, bei der der Si1-x-yGexCy-Kristallbereich zwischen dem Siliziumkristallbereich des p-Typs, der den Halbleiterbreich des p-Typs bildet und dem Siliziumkristallbereich des n-Typs, der den Halbleiterbreich des n-Typs bildet, angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 2, bei der der numerische Wert von „y” für den Si1-x-yGexCy-Kristallbereich sich entlang der genannten Richtung ändert.
  4. Halbleitervorrichtung nach Anspruch 3, bei der der numerische Wert von „x” und der numerische Wert von „y” für den Si1-x-yGexCy-Kristallbereich von einer Seite des Si1-x-yGexCy-Kristallbereichs in Richtung der anderen Seite hiervon abnimmt, wobei die eine Seite des Si1-x-yGexCy-Kristallbereichs einem Siliziumkristallbreich an einer Seite zuweist und die andere Seite des Si1-x-yGexCy-Kristallbereichs einem anderen Siliziumkristallbereich an der anderen Seite zuweist.
  5. Halbleitervorrichtung nach Anspruch 1, bei der entweder der Halbleiterbereich des p-Typs oder der Halbleiterbereich des n-Typs aus dem Siliziumkristall und der entsprechend andere aus dem Si1-x-yGexCy-Kristall ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei der der numerische Wert von „y” größer als oder gleich 0.5 × 10–2 ist.
  7. Ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Super-Junction-Struktur, bei der ein Paar von Halbleiterbereichen, aufweisend einen Halbleiterbereich des p-Typs und einen Halbleiterbereich des n-Typs, sich wiederholend entlang wenigstens einer Richtung angeordnet ist, wobei das Verfahren aufweist: Ausbilden einer Mehrzahl von Gräben, wobei jeder der Gräben sich von einer oberen Oberfläche eines Halbleitersubstrats aus einem Siliziumkristall in Richtung einer Bodenfläche des Halbleitersubstrats erstreckt und die Gräben sich wiederholend mit einem bestimmten Abstand zwischen einander benachbarten Gräben angeordnet sind, und Ausbilden eines Si1-x-yGexCy-Kristalls (0 ≤ x < 1, 0 < y < 1, 0 < 1-x-y < 1) innerhalb der Gräben.
  8. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 7, weiterhin aufweisend das Aufwachsen eines Siliziumkristalls an einer Oberfläche des Si1-x-yGexCy-Kristalls, der eine innere Oberfläche der Gräben bedeckt.
  9. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 8, bei dem der Schritt des Aufwachsens des Si1-x-yGexCy-Kristalls derart gesteuert wird, dass der numerische Wert von „y” für den Si1-x-yGexCy-Kristall sich entlang zumindest der oben genannten Richtung ändert.
  10. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 9, wobei der Schritt des Aufwachsens des Si1-x-yGexCy-Kristalls so gesteuert wird, dass ein Elementverhältnis von Si(1-x-y) allmählich gemäß dem Wachstum des Si1-x-yGexCy-Kristalls zunimmt und der Schritt des Aufwachsens des Si-Kristalls fortgeführt wird, auch nachdem das Elementverhältnis von Si „1.0” erreicht hat, zumindest bis die Gräben gefüllt sind.
  11. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 7, wobei der Schritt des Aufwachsens des Si1-x-yGexCy-Kristalls fortgeführt wird, bis die Gräben mit dem Si1-x-yGexCy-Kristall gefüllt sind.
DE102007017833A 2006-04-19 2007-04-16 Halbleitervorrichtung und Verfahren zu ihrer Herstellung Expired - Fee Related DE102007017833B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-115316 2006-04-19
JP2006115316A JP4182986B2 (ja) 2006-04-19 2006-04-19 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
DE102007017833A1 DE102007017833A1 (de) 2007-10-25
DE102007017833B4 true DE102007017833B4 (de) 2011-12-22

Family

ID=38537024

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007017833A Expired - Fee Related DE102007017833B4 (de) 2006-04-19 2007-04-16 Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Country Status (4)

Country Link
US (1) US20070249142A1 (de)
JP (1) JP4182986B2 (de)
CN (1) CN100580951C (de)
DE (1) DE102007017833B4 (de)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
JP5298488B2 (ja) * 2007-09-28 2013-09-25 富士電機株式会社 半導体装置
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US7943989B2 (en) * 2008-12-31 2011-05-17 Alpha And Omega Semiconductor Incorporated Nano-tube MOSFET technology and devices
US9508805B2 (en) 2008-12-31 2016-11-29 Alpha And Omega Semiconductor Incorporated Termination design for nanotube MOSFET
US8299494B2 (en) * 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
US7910486B2 (en) * 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
US9443974B2 (en) * 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9425306B2 (en) * 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
JP2011146429A (ja) * 2010-01-12 2011-07-28 Renesas Electronics Corp パワー系半導体装置
CN102214561A (zh) * 2010-04-06 2011-10-12 上海华虹Nec电子有限公司 超级结半导体器件及其制造方法
CN102299072A (zh) * 2010-06-24 2011-12-28 上海华虹Nec电子有限公司 沟槽型超级结器件的制作方法及得到的器件
JP5740108B2 (ja) 2010-07-16 2015-06-24 株式会社東芝 半導体装置
CN102456715B (zh) * 2010-10-25 2015-06-03 上海华虹宏力半导体制造有限公司 一种半导体器件结构及其制作方法
CN102468132B (zh) * 2010-11-15 2014-07-09 上海华虹宏力半导体制造有限公司 一种半导体器件的制作方法及器件结构
JP5849882B2 (ja) * 2011-09-27 2016-02-03 株式会社デンソー 縦型半導体素子を備えた半導体装置
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
CN105027289B (zh) * 2013-02-13 2017-05-31 丰田自动车株式会社 半导体装置
CN104347397B (zh) * 2013-07-23 2018-02-06 无锡华润上华科技有限公司 注入增强型绝缘栅双极型晶体管的制造方法
JP6109098B2 (ja) * 2014-02-18 2017-04-05 三菱電機株式会社 絶縁ゲート型半導体装置
JP2015216270A (ja) * 2014-05-12 2015-12-03 ローム株式会社 半導体装置および半導体装置の製造方法
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
KR102026543B1 (ko) 2014-08-19 2019-09-27 비쉐이-실리코닉스 전자 회로
US9590096B2 (en) * 2014-12-15 2017-03-07 Infineon Technologies Americas Corp. Vertical FET having reduced on-resistance
CN106158659A (zh) * 2015-04-23 2016-11-23 北大方正集团有限公司 超结型功率管的缓冲层的制备方法和超结型功率管
CN105428412A (zh) * 2015-12-22 2016-03-23 工业和信息化部电子第五研究所 AlGaN/GaN异质结场效应晶体管及其制备方法
DE102016204250A1 (de) * 2016-03-15 2017-09-21 Robert Bosch Gmbh Trench basierte Diode und Verfahren zur Herstellung einer solchen Diode
JP6914624B2 (ja) 2016-07-05 2021-08-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6817116B2 (ja) * 2017-03-14 2021-01-20 エイブリック株式会社 半導体装置
CN107833911A (zh) * 2017-12-06 2018-03-23 无锡橙芯微电子科技有限公司 一种能降低超结器件导通电阻的外延结构及制作方法
CN112514037A (zh) * 2018-07-27 2021-03-16 日产自动车株式会社 半导体装置及其制造方法
US10580888B1 (en) 2018-08-08 2020-03-03 Infineon Technologies Austria Ag Oxygen inserted Si-layers for reduced contact implant outdiffusion in vertical power devices
US10741638B2 (en) 2018-08-08 2020-08-11 Infineon Technologies Austria Ag Oxygen inserted Si-layers for reduced substrate dopant outdiffusion in power devices
US10573742B1 (en) 2018-08-08 2020-02-25 Infineon Technologies Austria Ag Oxygen inserted Si-layers in vertical trench power devices
CN109148266A (zh) * 2018-08-20 2019-01-04 上海华虹宏力半导体制造有限公司 外延生长方法
US10790353B2 (en) * 2018-11-09 2020-09-29 Infineon Technologies Austria Ag Semiconductor device with superjunction and oxygen inserted Si-layers
CN109817700A (zh) * 2019-01-15 2019-05-28 上海华虹宏力半导体制造有限公司 超级结深沟槽填充方法
EP3748689A1 (de) * 2019-06-06 2020-12-09 Infineon Technologies Dresden GmbH & Co . KG Halbleiterbauelement und verfahren zur herstellung davon
CN113053750B (zh) * 2019-12-27 2022-08-30 珠海格力电器股份有限公司 半导体装置及其制造方法
CN111883515A (zh) 2020-07-16 2020-11-03 上海华虹宏力半导体制造有限公司 沟槽栅器件及其制作方法
US11908904B2 (en) 2021-08-12 2024-02-20 Infineon Technologies Austria Ag Planar gate semiconductor device with oxygen-doped Si-layers
CN116072697A (zh) * 2021-10-29 2023-05-05 华为数字能源技术有限公司 一种半导体器件及集成电路
CN114628493A (zh) * 2021-12-22 2022-06-14 上海功成半导体科技有限公司 超结器件结构及其制备方法
CN114464670B (zh) * 2022-04-11 2022-07-01 江苏长晶科技股份有限公司 一种超低比导的超结mosfet及其制备方法
CN114784132B (zh) * 2022-04-18 2023-06-27 杭州电子科技大学 一种碳化硅微沟槽中子探测器结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19848828A1 (de) * 1998-10-22 2000-05-04 Siemens Ag Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
JP2005142240A (ja) * 2003-11-04 2005-06-02 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1020900B1 (de) * 1999-01-14 2009-08-05 Panasonic Corporation Halbleiterbauelement und Verfahren zu dessen Herstellung
JP3851744B2 (ja) * 1999-06-28 2006-11-29 株式会社東芝 半導体装置の製造方法
TW493278B (en) * 1999-10-21 2002-07-01 Matsushita Electric Ind Co Ltd Lateral heterojunction bipolar transistor and method of fabricating the same
FR2819629B1 (fr) * 2001-01-12 2003-07-04 St Microelectronics Sa Circuit integre a risque de percage reduit entre des couches enterrees, et procede de fabrication
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2003031821A (ja) * 2001-07-17 2003-01-31 Toshiba Corp 半導体装置
CN1179397C (zh) * 2001-09-27 2004-12-08 同济大学 一种制造含有复合缓冲层半导体器件的方法
US20030082882A1 (en) * 2001-10-31 2003-05-01 Babcock Jeffrey A. Control of dopant diffusion from buried layers in bipolar integrated circuits
JP4060580B2 (ja) * 2001-11-29 2008-03-12 株式会社ルネサステクノロジ ヘテロ接合バイポーラトランジスタ
JP3918565B2 (ja) * 2002-01-21 2007-05-23 株式会社デンソー 半導体装置の製造方法
JP4212288B2 (ja) * 2002-04-01 2009-01-21 株式会社東芝 半導体装置およびその製造方法
KR100480299B1 (ko) * 2003-01-02 2005-04-07 삼성전자주식회사 광통신용 레이저 다이오드 모듈
JP2004342660A (ja) * 2003-05-13 2004-12-02 Toshiba Corp 半導体装置及びその製造方法
US20040235228A1 (en) * 2003-05-22 2004-11-25 Chidambaram Pr. System and method for depositing a graded carbon layer to enhance critical layer stability
US20050012143A1 (en) * 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
BRPI0416752B8 (pt) * 2003-11-21 2021-05-25 Actelion Pharmaceuticals Ltd composição farmacêutica, uso de um ou mais compostos, e, compostos
JP4802306B2 (ja) * 2003-12-01 2011-10-26 オンセミコンダクター・トレーディング・リミテッド 半導体装置
TWI348219B (en) * 2003-12-19 2011-09-01 Third Dimension 3D Sc Inc A method for manufacturing a superjunction device with wide mesas
US7405452B2 (en) * 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
US6982193B2 (en) * 2004-05-10 2006-01-03 Semiconductor Components Industries, L.L.C. Method of forming a super-junction semiconductor device
WO2006061731A1 (en) * 2004-12-06 2006-06-15 Koninklijke Philips Electronics N.V. Method of producing an epitaxial layer on a semiconductor substrate and device produced with such a method
JP4923416B2 (ja) * 2005-03-08 2012-04-25 富士電機株式会社 超接合半導体装置
US7276766B2 (en) * 2005-08-01 2007-10-02 Semiconductor Components Industries, L.L.C. Semiconductor structure with improved on resistance and breakdown voltage performance
DE102005046711B4 (de) * 2005-09-29 2007-12-27 Infineon Technologies Austria Ag Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
US20070148939A1 (en) * 2005-12-22 2007-06-28 International Business Machines Corporation Low leakage heterojunction vertical transistors and high performance devices thereof
US7507631B2 (en) * 2006-07-06 2009-03-24 International Business Machines Corporation Epitaxial filled deep trench structures
US7510938B2 (en) * 2006-08-25 2009-03-31 Freescale Semiconductor, Inc. Semiconductor superjunction structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19848828A1 (de) * 1998-10-22 2000-05-04 Siemens Ag Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
JP2005142240A (ja) * 2003-11-04 2005-06-02 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法

Also Published As

Publication number Publication date
CN101060132A (zh) 2007-10-24
US20070249142A1 (en) 2007-10-25
JP2007288026A (ja) 2007-11-01
DE102007017833A1 (de) 2007-10-25
CN100580951C (zh) 2010-01-13
JP4182986B2 (ja) 2008-11-19

Similar Documents

Publication Publication Date Title
DE102007017833B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE10066412B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE10137369B4 (de) Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors
DE102005014722B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102012105685B4 (de) Halbleiterbauelement mit Spannungskompensationsstruktur
DE60038323T2 (de) Halbleiterkristall, dessen Herstellungsverfahren und Halbleiterbauelement
DE1544329A1 (de) Verfahren zur Herstellung epitaxialer Schichten bestimmter Form
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE112013005557T5 (de) Epitaktisches filmaufwachsen auf einem gemusterten substrat
DE102012217031A1 (de) Halbleiterbauelement und herstellungsverfahren dafür
DE102015101692B4 (de) Verfahren zum erzeugen eines grabens unter verwendung von epitaktischem lateralem überwachsen und tiefe vertikale grabenstruktur
DE3530773A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102007004320A1 (de) Halbleiterbauelement mit vertikalen Strukturen von hohem Aspektverhältnis und Verfahren zur Herstellung einer kapazitiven Struktur in einem Halbleiterkörper
DE19632077A1 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102004039981A1 (de) MOS-Gatterverknüpfte Vorrichtung vom Grabentyp mit einer verspannten Schicht an der Grabenseitenwand
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102005047054B4 (de) Leistungs-MOS-Transistor mit einer SiC-Driftzone und Verfahren zur Herstellung eines Leistungs-MOS-Transistors
DE112015002342T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung desselben
DE112006002377B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017217234A1 (de) Halbleitervorrichtung
DE102018106124B3 (de) Verfahren zum Erzeugen eines Superjunction-Transistorbauelements
DE102011010112A1 (de) Struktur und Verfahren zur Formgebung eines Grabenbodens in Silizium nach der Oxidation

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20111101