DE102012105685B4 - Halbleiterbauelement mit Spannungskompensationsstruktur - Google Patents

Halbleiterbauelement mit Spannungskompensationsstruktur Download PDF

Info

Publication number
DE102012105685B4
DE102012105685B4 DE102012105685.4A DE102012105685A DE102012105685B4 DE 102012105685 B4 DE102012105685 B4 DE 102012105685B4 DE 102012105685 A DE102012105685 A DE 102012105685A DE 102012105685 B4 DE102012105685 B4 DE 102012105685B4
Authority
DE
Germany
Prior art keywords
semiconductor
trench
epitaxial
type
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012105685.4A
Other languages
English (en)
Other versions
DE102012105685A1 (de
Inventor
Hans-Joachim Schulze
Hans Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102012105685A1 publication Critical patent/DE102012105685A1/de
Application granted granted Critical
Publication of DE102012105685B4 publication Critical patent/DE102012105685B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zum Herstellen einer Spannungskompensationsstruktur, das Folgendes umfasst: Ätzen eines Grabens (310) in ein epitaxiales Halbleitermaterial (300), dotiert mit Dotieratomen vom n-Typ und Dotieratomen vom p-Typ mit um weniger als 50% differierenden Diffusionskonstanten in dem epitaxialen Halbleitermaterial; Anordnen eines ersten Halbleiter- oder Isoliermaterials (316) entlang einer oder mehreren Seitenwänden (312) des Grabens (310), wobei das erste Halbleiter- oder Isoliermaterial eine Dotierstoffdiffusionskonstante aufweist, die für die Dotieratome vom n-Typ um mindestens den Faktor 2 von denen der Dotieratome vom p-Typ abweicht; Anordnen eines zweiten Halbleitermaterials (318) in dem Graben entlang dem ersten Halbleiter- oder Isoliermaterial (316), wobei das zweite Halbleitermaterial (318) eine andere Dotierstoffdiffusionskonstante als das erste Halbleiter- oder Isoliermaterial (316) aufweist; und Diffundieren von mehr Dotieratomen vom n-Typ oder Dotieratomen vom p-Typ aus dem epitaxialen Halbleitermaterial (300) durch das erste Halbleiter- oder Isoliermaterial (316) in das zweite Halbleitermaterial (318) als die andere Art von Dotieratomen, so dass es zwischen dem zweiten Halbleitermaterial (318) und dem epitaxialen Halbleitermaterial (300) zu einer seitlichen Ladungstrennung kommt.

Description

  • ERFINDUNGSGEBIET
  • Die vorliegende Anmeldung betrifft Halbleiterbauelemente, insbesondere Halbleiterbauelemente mit Spannungskompensationsstrukturen.
  • HINTERGRUND
  • Kompensations-MOSFETs (Metalloxidhalbleiter-Feldeffekttransistoren), wie sie bspw. in der Druckschrift DE 10 2012 209 192 A1 beschrieben werden, weisen Gebiete vom p-Typ und Gebiete vom n-Typ auf, die nebeneinander unter dem tatsächlichen Bauelement in dem aktiven Volumen derart angeordnet sind, dass sich diese Gebiete während des Blockierens gegenseitig „elektrisch kompensieren” können, so dass in dem eingeschalteten Zustand von der Sourceelektrode zu der Drainelektrode ein nicht unterbrochener niederohmiger leitender Weg ausgebildet wird. Jedes der Gebiete, auch als Säulen bezeichnet, enthält nur einen Bruchteil der Durchbruchoberflächenladung bei Betrachtung in der horizontalen Richtung (wobei die horizontale Oberflächenladung < qc'). Aufgrund des speziellen Typs von Struktur in diesem Fall kann bei einer gegebenen Durchbruchspannung die Dotierung des n-Wegs für die zur Spannungskompensation verwendeten strukturellen Komponenten massiv erhöht werden im Vergleich zu herkömmlichen strukturellen Komponenten. Eine wünschenswerte Reduktion beim Schaltwiderstand wird auf diese Weise erreicht, und deshalb wird auch ein merklich erhöhter Zusatzwert erzielt.
  • Ein Teil dieses Zusatzwerts wird jedoch durch die erhöhten Kosten verringert, die zum Erzeugen der komplizierten Säulengebiete vom p-Typ und n-Typ des spannungsabsorbierenden Volumens anfallen. Herkömmliche, zum Herstellen solcher Spannungskompensationsstrukturen verwendete Herstellungsverfahren sind recht kompliziert und weisen sehr hohe Kosten auf und reduzieren deshalb stark den Zusatzwert, der mit den Kompensationsstrukuren erzielt wird. Außerdem wurde die Untergrenze möglicher Abmessungen der Spannungskompensationsstrukturen, die mit existierenden Techniken möglich sind, erreicht, so dass in den nächsten technologischen Generationen eine weitere Größenschrumpfung nur schwer zu erreichen sein wird. Eine technische Transformation ist bisher noch nicht erzielt worden, weil die erforderlichen Herstellungstoleranzen mit herkömmlichen Prozessen nicht erreicht werden konnten.
  • Spannungskompensationskomponenten werden hauptsächlich mit einem sogenannten „Mehrfachepitaxie”-Prozess hergestellt. In diesem Fall wird zuerst eine n-dotierte Epitaxialschicht, die mehrere Mikrometer dick ist, auf einem stark n-dotierten Substrat aufgewachsen und üblicherweise als „Puffer-Epi” bezeichnet. Zusätzlich zu einer Dotierkonzentration, die in dem Epitaxialschritt eingebracht wird, werden Dotierionen in die Puffer-Epi durch eine Fotolackmaske unter Verwendung von Implantierung mit den Dotierionen in den ersten Ladeorten eingebracht (beispielsweise Bor für die Phosphordotierung). Es kann eine Gegendotierung mit Implantierung (entweder durch eine Maske oder auf der gesamten Oberfläche) eingesetzt werden. Es ist jedoch möglich, die individuellen Epitaxialschichten mit der erforderlichen Dotierung zu trennen. Danach wird der gesamte Prozess so häufig wiederholt, wie es erforderlich ist, bis eine n-(Multiepitaxial-)Schicht erzeugt wird, die eine ausreichende Dicke aufweist und die mit Ladungszentren ausgestattet ist. Die Ladungszentren sind gegenseitig aufeinander eingestellt und vertikal aufeinander gestapelt. Diese Zentren werden dann mit einer äußeren Wärmediffusion in einer gewellten vertikalen Säule vereinigt, um benachbarte Spannungskompensationsgebiete vom p-Typ und n-Typ auszubilden. Die Herstellung der eigentlichen Bauelemente kann dann an diesem Punkt durchgeführt werden. Wegen der Tatsache, dass mehrere aufwändige Epitaxialschritte verwendet werden, einschließlich Zwischenoperationen wie etwa Fototechnologie, Implantierung usw., ist der oben erläuterte „Mehrfachepitaxie”-Prozess sehr teuer und zeitraubend.
  • Eine weitere herkömmliche Technik zum Herstellen von Spannungskompensationskomponenten beinhaltet das Grabenätzen und die Kompensation mit Grabenfüllung. Die anfängliche Entwicklung dieses Prozesses beinhaltete Erörterungen, während derer beide Säulentypen (meistens die Säulen vom p-Typ) mit Grabenätzung definiert wurden, gefolgt von einer Epitaxialfüllung, um nachteilige Kosten zu verhindern, die entstehen, wenn mehrere verschiedene Epitaxialschichten verwendet werden, wie oben bezüglich des „Mehrfachepitaxie”-Prozesses erläutert. Gleichzeitig ist das Volumen, das die Spannung in einem einzelnen Epitaxialschritt (n-dotierte Epi) absorbiert, auf einem stark n-dotierten Substrat isoliert, so dass die Dicke der Gesamtdicke der mehrschichtigen Epitaxialstruktur entspricht. Danach wird ein tieferer Graben geätzt, der die Form der p-Säule bestimmt. Dieser Graben wird dann mit p-dotierter Epi gefüllt, die frei von Kristalldefekten ist. Die Isolation der dicken n-Schicht ist nicht signifikant teurer als der „Mehrfachepitaxie”-Prozess. Tatsächlich sind die Lade-, Konditionierungs- und Reinigungsschritte identisch und die tatsächliche Dauer des Prozesses ist nicht der Hauptfaktor, der die höheren Kosten antreibt. Andererseits liefert der „Mehrfachepitaxie”-Prozess Einsparungen während der Säulenfototechnologieschritte und führt zu Einsparungen bezüglich vieler Abscheidungen für die Epi-Schichten der Säulen. Außerdem müssen bei Mehrfachepitaxie die Implantierungszentren, die aufeinander gestapelt sind, mit Wärmediffusion vertikal miteinander vereinigt werden.
  • Gleichzeitig werden die Gebiete auf die gleiche Weise auch seitlich diffundiert, was zu einer merkbaren Grenze führt, die der Mindestbreite der Struktur auferlegt wird. Wenn die Säulen bereits während des anfänglichen Epi-Prozesses dotiert werden, so wie bei dem Grabenfüllverfahren, besteht keine Notwendigkeit für einen derartigen Diffusionsschritt, so dass eine Struktur mit sehr engen Säulen hergestellt werden kann und ein höheres Kosten-Leistungs-Verhältnis erzielt werden kann. Die Integration der Dotierung durch Verwenden eines Epi-Prozesses ist jedoch nur mit relativ großen Fluktuationen möglich. Insbesondere bei sehr kleinen Abmessungen übersteigen die entsprechenden Fluktuationen schnell das für den Prozess bereitgestellte Fenster, was zu signifikanten Ausbeuteverlusten führen kann. Außerdem ist eine vertikale Variation des Dotierprofils (und somit auch der vertikalen Entwicklung der Stärke des Felds) nicht moglich. Deshalb können verschiedene Robustheitskriterien nicht erfüllt werden.
  • Eine weitere herkömmliche Technik zum Herstellen von Spannungskompensationskomponenten beinhaltet die Codotierung des Ausgangsmaterials mit verschiedenen, schnell diffundierenden Dotieratomen gefolgt vom Säulenätzen und intrinsischen Epi-Füllen. Die mit einer präzisen Dotierung assoziierten Probleme werden jedoch umgangen, so dass die Grabengeometrie nicht das Ladungsgleichgewicht ändert. Eine neue Charakteristik ist im Vergleich zu den bisher erörterten Herstellungskonzepten die Dotierung der Epi-Ausgangsschicht. Insbesondere enthält das Epi-Volumen beide Elemente Ep (p-Typ) und En (n-Typ), die später in dem fertiggestellten Produkt die Kompensationssäulen vom p-Typ und n-Typ ausbilden, wenngleich die Säulen räumlich voneinander getrennt sind. Diese „Doppeldotierung” kann hergestellt werden, indem beide Dotiergasströme während des Epi-Aufwachsens gleichzeitig eingestellt werden, oder so, dass das gesamte Gasvolumen aus einer Mehrfachepitaxialsequenz besteht, wobei die Dotierimplantierung nicht maskiert ist und stattdessen beide Dotiertypen auf der gesamten Oberfläche mit den gewünschten Dosen integriert werden.
  • Die horizontalen Ebenen werden in der vertikalen Richtung mit einer starken Auswärtsdiffusion zu einem kontinuierlichen (gewellten) dotierten Material vereinigt. Unmittelbar nach der Startepitaxie, wahrend beide Dotiermaterialien noch nicht räumlich voneinander getrennt sind, sind sie in jeder (intrinsisch dünnen) horizontalen Schicht homogen verteilt und kompensieren für einander gegenseitig oder ein Dotiergradient kann in jedes von beiden Elementen in der vertikalen Richtung eingebaut sein. Wie bereits erwähnt, muss eine entgegengesetzte Dotierpolarität realisiert werden (was bedeutet, dass ein Element den p-Dotiereffekt besitzen muss und das andere den n-Dotiereffekt besitzen muss). Die Diffusionskoeffizienten von beiden Dotierelementen in Silizium müssen bei üblichen Diffusionstemperaturen von etwa 1000°C bis 1200°C sehr verschieden sein. Ein Beispiel für ein derartiges Dotierpaar ist As (n-Dotierung) und B (p-Dotierung). Die Diffusionsgeschwindigkeit von Bor beträgt in dem gegebenen Temperaturbereich etwa das Dreifache der von Arsen.
  • Eine seitliche Trennung des Dotierelements in den Ladungskonzentrationspunkten kann erreicht werden, so dass die gewünschten Dotiersäulen durch Ätzen eines tiefen Grabens in der Ausgangs-Epi (die mit beiden Dotierelementen Ep und En dotiert ist) erzeugt werden, so dass vor der Start-Epi immer noch eine Mesa-Struktur verbleibt. Dadurch wird das horizontale Ladungsgleichgewicht beibehalten. Eine undotierte Epi-Schicht wird dann auf den seitlichen Wänden des Grabens aufgewachsen. Auch dies hat keinen Einfluss auf das seitliche Ladungsgleichgewicht. Der Graben kann dann an diesem Punkt gefüllt werden. Eine starke Auswärtsdiffusion der Dotierelemente Ep und En wird danach oder an einem späteren Punkt während des Prozesses (beispielsweise während des Bauelementprozesses) ausgeführt. Da die Diffusionskoeffizienten beider Dotierelemente sehr verschieden sind, diffundiert eine große Menge der Dotiersubstanz des schneller diffundierenden Elements in die die Grabenseitenwände bedeckende undotierte Epi-Schicht. Ein überproportional höheres Verhältnis des langsamer diffundierenden Elements wird in die verbleibende Si-Mesa-Schicht diffundiert. Ein Teil der Dotiermengen wird intrinsisch kompensiert. Dies erfolgt insbesondere in der verbleibenden Si-Mesa-Schicht. Die nicht-intrinsisch kompensierten Dotiersubstanzen sind elektrisch aktiv und werden für jeden Ort durch die Differenz bei den Konzentrationen von Ep und En bestimmt. Dieser Effekt baut im Wesentlichen auf die Dotiersäule auf. Aus der obigen Beschreibung folgt, dass mit der homogenen Dotierung der Ausgangs-Epi keine individuellen Prozesse einschließlich Ätzen des Grabens, Grabenwandabscheidung mit Epi und Säulendiffusion das Ladungsgleichgewicht relativ zu dem Ausgangsstatus der doppelt dotierten Ausgangs-Epi ändern.
  • Die Technik der Ausgangs-Epi-Codotierung/Grabenätzung/intrinsischen Epi-Füllung ergibt Kompensationssäulen mit kleinen Abmessungen, so dass die gesamte Menge der Ladung verwendet werden kann, um das spannungserhöhende Volumen mit Präzision zu steuern. Bei dieser Technik jedoch diffundieren die n-Dotieratome in Silizium niemals schneller als die p-Dotierelemente. Die Ladungstrennung erfolgt somit meist, weil die Ep-Atome aus dem zuvor angeordneten Gebiet der Ep-Atome ausdiffundiert werden, während sich das En-Profil überhaupt kaum ändert und deshalb nur geringfügig fluid gemacht wird. Dies führt zu mehreren Problemen.
  • Somit verbleibt ein höheres Verhältnis an p-Dotieratomen in den Säulen vom n-Typ, und wenngleich sie intrinsisch mit einer Überversorgung von En kompensiert werden, reduziert der Effekt auf das Siliziumgitter die elektrische Mobilität der Elektronen (es liegen etwa dreimal so viel Dotierelemente in der n-Säule vor wie in der p-Säule, wo keine intrinsische Kompensation stattfindet). Wenngleich die Durchschlagspannung auf diese Weise erhöht wird, da die n-Säule den Laststrom in dem eingeschalteten Status des Transistors leitet, vergrößert diese Charakteristik deshalb auch den Einschaltwiderstand.
  • Zudem diffundieren die Ep-Atome auch in der vertikalen Richtung schneller als die En-Atome, was ein stärker dotiertes Gebiet vom p-Typ unter der Säule vom n-Typ erzeugt, sofern sich nicht eine stark dotierte Substratschicht unter der Säule befindet. Die Säule vom n-Typ sollte so gekoppelt sein, dass sie mit n-leitenden Kompensationskomponenten in der Abwärtsrichtung zur Rückseite des Bauelements leitend ist. Ohne zusätzliche Maßnahmen kann dies jedoch nicht erreicht werden (wegen der oben beschriebenen p-Schicht).
  • Um die Robustheit der Kompensationskomponente sicherzustellen, wurden Verfahren verwendet, die auf der Tatsache basierten, dass die Mengen der Dotiersubstanz in der vertikalen Richtung in der Säule vom p-Typ und/oder in der Säule vom n-Typ variiert wurden. Das Ziel besteht in der Herstellung einer elektrischen Spitze mit etwa der Hälfte der Höhe des spannungsabsorbierenden Volumens. Aus Präzisionsgründen besteht der einfachste Weg, um dies zu erzielen, darin, die Ausgangs-Epi-Schicht mit einer mehrschichtigen Epitaxie herzustellen. Die Dotierung wird mit einer Implantierung von En und Ep auf der gesamten Oberfläche in jeder individuellen Epi-Ebene durchgeführt, und die Implantierungsdosis kann variiert werden. Bei einer nachfolgenden Diffusion (die immer noch vor dem Ätzen des Grabens erfolgt) wird die Dotiersubstanz vertikal durch das Epi-Volumen und deshalb durch die individuellen Epi-Gebiete verteilt. In diesem Fall ist die En-Diffusion viel niedriger als die von Ep. Wenn die En-dotierte Ausgangs-Epi zur gleichen Zeit in der vertikalen Richtung diffundiert wird, muss die Diffusion durchgeführt werden, bis die Dotierelemente hauptsächlich vertikal homogen durch das Epi-Volumen verteilt sind. Ein Dotierprofil, das mit der Implantierungsdosis für die individuelle Epi-Ebene vorbestimmt ist, wird deshalb nicht beibehalten (oder nur ein verbessertes kann zurückbleiben). Aufgrund dieser Tatsachen ist es sehr schwierig, ein vertikales Dotierprofil mit einer hohen elektrischen Robustheit aufzubauen.
  • Es liegt auch die Tatsache vor, dass ein höherer Prozentsatz der Ep-Atome in der vertikalen Richtung von dem spannungsabsorbierenden Volumen diffundiert wird, beispielsweise in das niedrig liegende Substrat. Die vertikale Auswärtsdiffusion der Ep-Atome stört das horizontale Ladungsgleichgewicht, falls keine Maßnahmen gegen die vertikale Auswärtsdiffusion ergriffen werden, wie etwa beispielsweise vergrabene Oxidschichten. Die vertikale Auswärtsdiffusion der Ep-Atome hat auch einen abträglichen Einfluss auf die Finishing-Toleranzen.
  • Eine weitere herkömmliche Technik zum Herstellen von Spannungskompensationskomponenten beinhaltet das Dotieren der Grabenseitenwände mit Implantierung. Das heißt, das Definieren der Kompensationssäulen vom p-Typ kann mit einer Implantierung anstatt dem Füllen des Grabens ausgebildet werden. Der Graben selbst kann dann mit einem Dielektrikum gefüllt werden oder sogar ungefüllt bleiben und dann nur in der Aufwärtsrichtung geschlossen werden. Diese Technik führt jedoch zu Reflexionsmechanismen an der Seitenwand des Grabens, was eine wichtige Rolle spielt. Weiterhin hängt der Ort, wo die Dotiersubstanz eingeführt wird, zu einem großen Teil von dem Implantierungswinkel und von der Geometrie des Grabens ab (das für die Implantierung verfügbare Fenster ist nicht ausreichend groß). Außerdem ermöglicht diese Technik nicht das Variieren des Ladungsgleichgewichts oder der Beziehungen zwischen den Feldern, die zu der Tiefe in Beziehung stehen, wenngleich diese Option für Spannungskompensationskomponenten wichtig ist, um nämlich die Strombelastbarkeit mit einer vollen Last sicherzustellen. Ähnliche Leistungscharakteristika sind in sogenannten Lawinenschaltereignissen relevant.
  • Eine weitere herkömmliche Technik zum Herstellen von Spannungskompensationskomponenten beinhaltet das Implantieren mit ultrahoher Energie. Die Bereiche, die auf Implantierung unter Verwendung von extrem hohen Energiemengen basieren, erfassen in der Theorie das erhöhte Spannungsvolumen in einem einzelnen Epi-Schritt in der Tiefe der Schicht. Die Säulen vom p-Typ sollten dann durch Implantieren in mehreren Stadien unter Verwendung verschiedener Energieniveaus durch eine dicke Oberflächenmaske definiert werden. Die erforderliche Säulentiefe sollte mit einem sehr hohen Implantierungsenergieniveau erzielt werden. Versuche in diesen Bereichen waren jedoch nicht erfolgreich, da kein geeigneter Maskierungsprozess zur Verfügung steht.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Gemäß einer Ausführungsform zum Herstellen einer Spannungskompensationsstruktur beinhaltet das Verfahren: Ätzen eines Grabens in ein epitaxiales Halbleitermaterial, dotiert mit Dotieratomen vom n-Typ und Dotieratomen vom p-Typ mit um weniger als 50% differierenden Diffusionskonstanten; Anordnen eines ersten Halbleiter- oder Isoliermaterials entlang einer oder mehreren Seitenwänden des Grabens, wobei das erste Halbleiter- oder Isoliermaterial eine Dotierstoffdiffusionskonstante aufweist, die für die Dotieratome vom n-Typ um mindestens den Faktor 2 von denen der Dotieratome vom p-Typ abweicht; Anordnen eines zweiten Halbleitermaterials in dem Graben entlang dem ersten Halbleiter- oder Isoliermaterial, wobei das zweite Halbleitermaterial eine andere Dotierstoffdiffusionskonstante als das erste Halbleiter- oder Isoliermaterial aufweist; und Diffundieren von mehr Dotieratomen vom n-Typ oder Dotieratomen vom p-Typ aus dem epitaxialen Halbleitermaterial durch das erste Halbleiter- oder Isoliermaterial in das zweite Halbleitermaterial als die andere Art von Dotieratomen, so dass es zwischen dem zweiten Halbleitermaterial und dem epitaxialen Halbleitermaterial zu einer seitlichen Ladungstrennung kommt.
  • Gemäß einer Ausführungsform einer Spannungskompensationsstruktur enthält die Struktur ein erstes Halbleiter- oder Isoliermaterial, das entlang einer oder mehreren Seitenwänden eines in einem dotierten epitaxialen Halbleitermaterial ausgebildeten Grabens angeordnet ist. Das erste Halbleiter- oder Isoliermaterial weist eine Dotierstoffdiffusionskonstante auf, die für Dotieratome vom n-Typ um mindestens den Faktor 2 von der der Dotieratome vom p-Typ abweicht. Die Spannungskompensationsstruktur enthält weiterhin ein in dem Graben angeordnetes dotiertes zweites Halbleitermaterial, so dass das erste Halbleiter- oder Isoliermaterial zwischen dem dotierten zweiten Halbleitermaterial und dem dotierten epitaxialen Halbleitermaterial angeordnet ist. Das dotierte zweite Halbleitermaterial weist eine andere Dotierstoffdiffusionskonstante als das erste Halbleiter- oder Isoliermaterial auf, so dass zwischen dem dotierten zweiten Halbleitermaterial und dem dotierten epitaxialen Halbleitermaterial eine seitliche Ladungstrennung auftritt bzw. vorhanden ist.
  • Gemäß einer Ausführungsform eines Halbleiterbauelements enthält das Bauelement ein epitaxiales Material von einem ersten Leitfähigkeitstyp, ein Bodygebiet, das in dem epitaxialen Material angeordnet ist, das vom ersten Leitfähigkeitstyp ist und stärker dotiert ist als das epitaxiale Material und ein Sourcegebiet, das in dem Bodygebiet angeordnet ist und von einem zweiten Leitfähigkeitstyp ist, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, ein Draingebiet vom zweiten Leitfähigkeitstyp, vertikal von dem Sourcegebiet versetzt, so dass das epitaxiale Material und das Bodygebiet zwischen dem Sourcegebiet und dem Draingebiet angeordnet sind. Ein Graben ist in dem epitaxialen Material ausgebildet und ein erstes Halbleiter- oder Isoliermaterial ist entlang einer oder mehreren Seitenwänden des Grabens angeordnet. Das erste Halbleiter- oder Isoliermaterial weist eine Dotierstoffdiffusionskonstante auf, die für Dotieratome vom ersten Leitfähigkeitstyp um mindestens den Faktor 2 von der für Dotieratome vom zweiten Leitfähigkeitstyp abweicht. Ein zweites Halbleitermaterial ist im Graben angeordnet, so dass das erste Halbleiter- oder Isoliermaterial zwischen dem zweiten Halbleitermaterial und dem epitaxialen Material angeordnet ist. Das zweite Halbleitermaterial ist vom zweiten Leitfähigkeitstyp und weist eine andere Dotierstoffdiffusionskonstante als das erste Halbleiter- oder Isoliermaterial auf, so dass zwischen dem zweiten Halbleitermaterial und dem epitaxialen Material eine seitliche Ladungstrennung auftritt bzw. vorhanden ist.
  • Der Fachmann erkennt bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können kombiniert werden, sofern sie einander nicht ausschließen. Ausführungsformen sind in den Zeichnungen gezeigt und in der Beschreibung, die folgt, detaillier beschrieben.
  • 1 zeigt eine schematische Querschnittsansicht eines Halbleiterbauelements, das eine Spannungskompensationsstruktur gemäß einer Ausführungsform aufweist.
  • 2–11 zeigen ein Verfahren zum Herstellen einer Spannungskompensationsstruktur.
  • 12 zeigt eine schematische Querschnittsansicht einer Spannungskompensationsstruktur gemäß einer Ausführungsform.
  • 13 zeigt eine schematische Querschnittsansicht einer Spannungskompensationsstruktur gemäß einer weiteren Ausführungsform.
  • 14 zeigt eine schematische Querschnittsansicht einer Spannungskompensationsstruktur gemäß noch einer weiteren Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Als nächstes wird eine Reihe von Ausführungsformen erläutert. Identische strukturelle Merkmale werden in den Figuren durch identische oder ähnliche Bezugssymbole identifiziert. In dem Kontext der vorliegenden Beschreibung sollte „seitlich” oder „seitliche Richtung” so verstanden werden, dass es eine Richtung oder eine Erstreckung bedeutet, die allgemein parallel zu der seitlichen Erstreckung eines Halbleitermaterials oder Halbleiterkörpers verläuft. Die seitliche Richtung erstreckt sich somit allgemein parallel zu diesen Oberflächen oder Seiten. Im Gegensatz dazu soll unter dem Ausdruck „vertikal” oder „vertikale Richtung” eine Richtung verstanden werden, die allgemein senkrecht zu diesen Oberflächen oder Seiten und somit zu der seitlichen Richtung verläuft. Die vertikale Richtung verläuft somit in der Dickenrichtung des Halbleitermaterials oder Halbleiterträgers.
  • 1 zeigt eine Ausführungsform einer Spannungskompensationsstruktur, die mit einem vertikalen n-Kanal-Leistungs-MOSFET verwendet wird. Die hierin beschriebenen Dotiertypen entsprechen einem n-Kanal-Bauelement, können aber ohne Weiteres für ein p-Kanal-Bauelement umgekehrt werden. Die in 1 zusätzlich zu den anderen, hierin beschriebenen Kompensationsstrukturausführungsformen gezeigte Kompensationsstruktur kann auf ähnliche Weise auf andere Arten von Halbleiterbauelementen angewendet werden. Die Halbleiterbauelemente, die eine derartige Kompensationsstruktur verwenden, können über verschiedene Technologien hergestellt werden und können beispielsweise integrierte elektrische, elektrooptische oder elektromechanische Schaltungen oder passive Elemente enthalten. Die Halbleiterbauelemente können anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise diskrete passive Elemente, Antennen, Isolatoren, Kunststoffe oder Metalle. Weiterhin können die unten beschriebenen Bauelemente weitere integrierte Schaltungen zum Steuern der integrierten Leistungsschaltungen der Leistungshalbleiterchips enthalten.
  • Die Halbleiterbauelemente, die eine Spannungskompensationsstruktur wie hierin beschrieben verwenden können, können Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), DMOSFETs (Double-diffused MOSFET), IGBTs (Insulated Gate Bipolar Transistors), JFETs (Junction Gate Field Effect Transistors), Leistungsbipolartransistoren oder Leistungsdioden wie etwa Schottky-Leistungsdioden enthalten. Diese Arten von Leistungshalbleiterbauelementen weisen eine vertikale Struktur auf, weil die Bauelemente derart hergestellt werden, dass elektrisch Ströme in eine Richtung senkrecht zu den Hauptflächen dieser Leistungshalbleiterbauelemente fließen können. Als solches können diese Bauelemente Anschlüsse wie etwa Kontakte auf zwei gegenüberliegenden Hauptflächen, d. h. auf einer Oberseite und einer Unterseite, oder mit anderen Worten auf einer Vorderseite und einer Rückseite, aufweisen. Beispielhaft können sich die Sourceelektrode und die Gateelektrode eines Leistungs-MOSFET auf einer Hauptfläche befinden, während die Drainelektrode des Leistungs-MOSFET auf der anderen Hauptflache angeordnet sein kann. Die Kontakte können aus Aluminium, Kupfer oder einem beliebigen anderen geeigneten Material bestehen. Eine oder mehrere Metallschichten können auf die Kontaktpads der Leistungshalbleiterchips aufgebracht sein. Die Metallschichten können beispielsweise aus Titan, Nickel-Vanadium, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder einem beliebigen anderen geeigneten Material bestehen. Die Metallschichten müssen nicht homogen oder aus nur einem Material hergestellt sein, das heißt, verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien sind möglich.
  • Wieder unter Bezugnahme auf 1 enthält der MOSFET eine auf n+-Substrat 110 aufgewachsen dotierte Epitaxialschicht (Epi-Schicht) 100. Das n+-Substrat 110 bildet ein Draingebiet des Bauelements. Ein mit n-dotiertem Halbleitermaterial 122 gefüllter Graben 120 bildet eine Driftzone des Bauelements. Ein p+-Bodygebiet 130 ist in der Epi-Schicht 100 ausgebildet, und ein n+-Sourcegebiet 132 ist in dem p+-Bodygebiet ausgebildet. Eine Gateelektrode 134 ist über einem Kanalgebiet des MOSFET angeordnet und an ein Gatepotential (G) gekoppelt. Eine Sourceelektrode 136 ist durch ein Dielektrikum 138 von der Gateelektrode 134 isoliert und koppelt das n+-Sourcegebiet 132 an ein Sourcepotential (S). Auf der gegenüberliegenden Seite des Bauelements befindet sich eine Drainelektrode 140, die das n+-Substrat (Draingebiet) 110 an ein Drainpotential (D) koppelt.
  • Der Durchlasswiderstand eines herkömmlichen Hochspannungsleistungs-MOSFET wird von dem Einschaltwiderstand (Rds_on) der spannungserhaltenden Driftzone dominiert, und die Blockierkapazität dieses Gebiets wird von ihrer Dicke und Dotierung bestimmt. Zur vorteilhaften Steigerung der Blockierspannung wird konventionellerweise die Dotierung der Driftzone reduziert und die Schichtdicke erhöht. Dies erhöht konventionellerweise den Durchlasswiderstand in diesem Gebiet als Funktion ihrer Blockierfähigkeit unverhältnismäßig.
  • Wenn es zu einem Blockieren kommt, wird die Spannung von den strukturellen Komponenten derart absorbiert, dass die benachbarten Gebiete vom p-Typ und n-Typ gegenseitig geklärt werden, das heißt, dass die Ladungsträger eines Gebiets für jene in den entgegengesetzt dotierten Gebieten elektrisch kompensieren (somit der Ausdruck Kompensationsstruktur). Deshalb wird eine Fähigkeit in der Form einer der Zonen aufgebaut, die mit der verarmten Zone der freien Ladungsträger (Raumladungszone) versehen wird. Dies induziert ein elektrisches Feld in den individuellen Ebenen mit kleinen Spannungen, die meist eine horizontale Orientierung aufweisen. Bei erhöhter Spannung wird ein zunehmender Teil des Volumens unter dem Bauelement horizontal geklärt, bis mindestens eine der beieinander angeordneten Ladungssäulen vollständig verarmt ist. Das horizontale elektrische Feld Eh erreicht ein Maximum (EBh). Wenn die Spannung weiter erhöht wird, beginnt das Klären des n+-Ladungssubstrats oder der tiefsten verwendeten Oberfläche der Epi-Schicht. Folglich baut sich das vertikale Feld Ev wieder auf (was bis zu diesem Punkt zu dem Feld keinen wesentlichen Beitrag lieferte). Der Durchschlag wird erreicht, und er nimmt die Form eines vertikalen Feldes mit dem Wert EBv an, für das Folgendes gilt:
    Figure DE102012105685B4_0002
  • Bei entsprechenden Abmessungen der Zelle zeigt das horizontale Feld EBh selbst bei sehr hohen Säulendotiermengen, die niedrigere Rds_on-Werte liefern, nur relativ niedrige Werte, so dass EBv in der Größenordnung von Ec ist. Deshalb kann auf der Basis von UB(EBv; EBh) = UBv(FBv) + UBh(EBh) (2) eine auf diese Weise strukturierte strukturelle Komponente hohe Spannungen trotz des niedrigen Schaltwiderstands Rds_on blockieren, während Rds_on bei herkömmlichen Leistungskomponenten wie folgt begrenzt ist: Ron ∝ (UB)2.4...2.6 (3)
  • Gemäß den hierin beschriebenen Ausführungsformen weist das Bauelement einen Graben 120 auf, der mit n-dotiertem Halbleitermaterial 122 gefüllt ist, das eine Säule vom n-Typ in der Epi-Schicht 100 bildet. Die Dotierung der Säule 122 vom n-Typ ist im Vergleich zu herkömmlichen Bauelementen erhöht (z. B. von n– zu n oder noch hoher), um den Rds_on-Wert in diesem Gebiet zu reduzieren. Die Säule 122 von n-Typ liefert einen vertikalen Stromflussweg zwischen der Sourceelektrode und der Drainelektrode in dem eingeschalteten Zustand. Die Leistung des Transistors im eingeschalteten Zustand wird durch Erhöhen der Dotierung der Säule 122 vom n-Typ verbessert.
  • Das Epi-Material 100, das die Säule 122 vom n-Typ umgibt, ist p-dotiert, um eine Spannungskompensationsstruktur auszubilden. In dem Blockierzustand wird die Kompensation einer zusätzlichen Ladung durch das p-dotierte Epi-Material 100 bereitgestellt, das die Saule 122 vom n-Typ umgibt, wie durch den Fluss von Elektronen (–) und Löchern (+), in 1 gezeigt, angezeigt wird. Bei einigen Ausführungsformen kann die Hälfte des aktiven Chipbereichs von dem p-dotierten Epi-Material 100 bedeckt sein. Während des Blockierens kompensiert das p-dotierte Epi-Material 100 die Ladung der benachbarten Säule 122 von n-Typ, was zu einer höheren Durchschlagspannung bei einem bereichsspezifischen Einschaltwiderstand unter der Siliziumgrenze führt. Ein niedrigerer Einschaltwiderstand wird bereitgestellt, ohne die Spannungsblockierfähigkeit des Bauelements zu senken, indem der Graben 120 mit der Saule 122 vom n-Typ in dem p-dotierten Epi-Material 100 angeordnet wird.
  • Der Graben 120 enthält auch ein entlang Seitenwänden 126 des Grabens 120 angeordnetes Halbleiter- oder Isoliermaterial 124, was hiernach als Grabenseitenwandmaterial bezeichnet wird. Die Saule 122 vom n-Typ in dem Graben 120 wird hiernach auch als Grabenfüllmaterial bezeichnet. Das Grabenseitenwandmaterial 124 ist zwischen dem Grabenfüllmaterial 122 und dem umgebenden p-dotierten Epi-Material 100 angeordnet.
  • Das Grabenseitenwandmaterial 124 weist eine Dotierstoffdiffusionskonstante auf, die für Dotieratome vom n-Typ (wie etwa P) um mindestens den Faktor 2 (2×) von der von Dotieratomen vom p-Typ (wie etwa B) abweicht. Außerdem kann das Grabenfüllmaterial 122 eine andere Dotierstoffdiffusionskonstante als das Grabenseitenwandmaterial 124 aufweisen. Die Dotierstoffdiffusionskonstanten bei dem Grabenfüllmaterial 122 und bei dem Epi-Material 100 sind üblicherweise gleich, weil sie allgemein aus dem gleichen Material bestehen. Natürlich könnten unterschiedliche Materialien verwendet werden, was zu unterschiedlichen Dotierstoffdiffusionskonstanten bei dem Grabenfüllmaterial 122 und bei dem Epi-Material 100 führt. Die Dotieratome vom n-Typ oder die Dotieratome vom p-Typ sind in einer viel höheren Konzentration von der Epi-Schicht 100 diffundiert, um das Grabenfullmaterial 122 zu dotieren, im Vergleich zu dem anderen Dotiertyp während eines vorausgegangenen Diffusionsprozesses. Das Grabenseitenwandmaterial 124 hat den anderen Dotiertyp mindestens so effektiv wie möglich daran gehindert, in das Füllmaterial 122 zu diffundieren, so dass Dotieratome von einem Typ meist von dem Epi-Material 100 in das Grabenfüllmaterial 122 diffundierten und Dotieratome von dem anderen Typ meist in die umgebende Epi-Schicht 100 diffundierten. Deshalb erfolgt eine seitliche Ladungstrennung zwischen dem Grabenfüllmaterial 122 und dem umgebenden dotierten Epi-Material 100 und ermöglicht, dass der vertikale Stromflussweg (der zum Beispiel für ein n-Kanal-Bauelement in der Säule 122 vom n-Typ fließt) einen niedrigeren Einschaltwiderstand aufweist, ohne die Spannungsblockierfähigkeit des Bauelements zu reduzieren.
  • Bei einer Ausführungsform ist das Grabenseitenwandmaterial 124 SiGe oder SiGeC, und das Grabenfüllmaterial 122 ist Si-Epitaxie, die nach dem oben beschriebenen Diffusionsprozess n-dotiert ist. Die Si-Epitaxie ist anfänglich undotiert (zumindest unbeabsichtigt, weil während des Grabenfüllepitaxieprozesses eine gewisse unbeabsichtigte Dotierung auftreten kann). Während des nachfolgenden Diffusionsprozesses wird das Si-Grabenmaterial 122 überwiegend n-dotiert, weil das SiGe- oder SiGeC-Grabenseitenwandmaterial 124 verhindert, dass der größte Teil der Boratome in das Si-Grabenmaterial 122 diffundiert. Bei einer weiteren Ausführungsform ist das Grabenseitenwandmaterial 124 ein Isoliermaterial wie etwa beispielsweise SiO2.
  • Die 2–11 zeigen eine Ausführungsform eines Verfahrens zum Herstellen der Spannungskompensationsstruktur. Das Verfahren wird als nächstes in dem Kontext eines n-Kanal-Bauelements beschrieben, gilt aber gleichermaßen für p-Kanal-Bauelemente (mit vertauschten Dotiertypen). In diesem Verständnis wird eine bevorzugt fast intrinsische Si-Epitaxialschicht 200 auf einem n+-Si-Substrat 210 aufgewachsen, wie in 2 gezeigt. Außerdem kann ein Puffer vom n-Typ oder eine Feldstoppschicht zwischen dem hochdotierten Substrat 210 und der Epi-Schicht 200 angeordnet sein. Zudem kann ein niedrig dotiertes Gebiet mit dem gleichen Dotiertyp wie das hochdotierte Substrat 210 zwischen den Kompensationszonen und dem Substrat/der Feldstoppschicht angeordnet sein.
  • Als nächstes werden Dotieratome vom p-Typ wie etwa Boratome in die obere Oberfläche der Si-Epi-Schicht 200 implantiert, wie in 3 gezeigt. Eine Fotomaskierung ist während der Borimplantierung nicht erforderlich. Nach der Implantierung enthält die Si-Epi-Schicht 200 eine homogene Verteilung von Dotieratomen 202 vom p-Typ, wie in 4 gezeigt, und ist deshalb ganz kompensiert. Außerdem werden Dotieratome vom n-Typ wie etwa Phosphoratome in die obere Oberfläche der Si-Epi-Schicht 200 implantiert, ebenfalls wie in 4 gezeigt. Die gleiche Dosis kann für die Dotieratome vom n-Typ wie fur die Dotieratome vom p-Typ verwendet werden, zum Beispiel zwischen 1012 bis 1014 Atome/cm2. Alternativ können verschiedene Dosen verwendet werden, um das vertikale Profil des Halbleiterbauelements zu steuern. Durch Steuern des vertikalen Profils wie erwünscht, wird das Profil des elektrischen Feldes entsprechend gesteuert. Wiederum wird keine Fotomaskierung während der Phosphorimplantierung benötigt, und die Si-Epi-Schicht 200 enthält über dem implantierten Gebiet von Dotieratomen 202 vom p-Typ eine homogene Verteilung von implantierten Dotieratomen 204 vom n-Typ, wie in 5 gezeigt. Die implantierten Gebiete 202, 204 vom p-Typ und n-Typ können auf der gleichen Tiefe oder auf unterschiedlichen Tiefen sein, wie in 5 gezeigt.
  • Eine zweite Si-Epi-Schicht 220 wird dann auf der ursprünglichen Si-Epi-Schicht 200 aufgewachsen, wie in 6 gezeigt. Eine Implantierung vom p-Typ und n-Typ wird mit den gleichen oder anderen Dosen wie zuvor wieder für die zweite Si-Epi-Schicht 220 durchgeführt, wie in 6 gezeigt. Die Epi-Aufwachs- und Implantierungsprozesse können mit einer gewünschten Häufigkeit wiederholt werden, bis eine geeignet dicke mehrschichtige Epi-Schicht 230 mit vertikal gestapelten Dotiergebieten 202, 204 vom n-Typ und p-Typ realisiert ist, wie in 7 gezeigt. Mit einer derartigen mehrschichtigen Epitaxie 230 konnen die Implantierungsdosen in jeder separaten Si-Epi-Schicht variiert werden, worauf dann eine Diffusion der individuellen implantierten Gebiete 202, 204 folgt, bis die gesamte mehrschichtige Epi 230 von einer wellenförmigen Dotiersubstanz durchdrungen ist, wie in 8 gezeigt. Das heißt, die Ausdiffundierung der implantierten Dotiergebiete 202, 204, die in den verschiedenen Si-Epi-Schichten ausgebildet sind, liefert eine codotierte mehrschichtige Epi 300 mit einer durchweg homogenen Verteilung von Dotieratomen vom p-Typ und n-Typ, weil das Dotierelementpaar (En und Ep) in Si ungefähr gleich und schnell diffundiert. Die Diffusionskonstanten der implantierten p- und n-Dotieratome sollten fast gleich sein, das heißt, die Diffusionskonstanten sollten um nicht mehr als 50% und bevorzugt um weniger als 20% differieren. Dafür sind Bor und Phosphor geeignete Dotieratome. Das Epi-Volumen wird deshalb ganz kompensiert. Eine Alternative zu dem oben beschriebenen mehrschichtigen Epi-Prozess beinhaltet das Verwenden einer einzelnen kontinuierlichen Epi-Schicht und das Bereitstellen von Dotiergasströmen, die ein Epi-Material ausbilden, das vollständig kompensiert ist, wie oben beschrieben. In jedem Fall wird ein homogen codotiertes Epi-Material 300 erreicht. Alternativ können die Dosen eines oder mehrerer der Gebiete 202, 204 vom n-Typ und/oder p-Typ über mindestens einen Teil der vertikalen Tiefe der mehrschichtigen Epi 230 variieren, so dass ein entsprechendes vertikales Profil definiert wird, wie hierin zuvor beschrieben.
  • Bei einer Ausführungsform ist das codotierte Epi-Material 300 in der seitlichen Richtung, die sich parallel zu einer Hauptoberfläche 302 des Epi-Materials 300 erstreckt, homogen mit den Dotieratomen vom n-Typ und den Dotieratomen vom p-Typ dotiert, so dass die Epi 300 eine Dotierstoffvariation von kleiner als 3% oder besonders bevorzugt kleiner als 1% in der seitlichen Richtung aufweist. Das Epi-Material 300 kann in der vertikalen Richtung, die sich senkrecht zu der Hauptoberfläche 302 erstreckt, nicht homogen dotiert sein, so dass die Dotierstoffvariation in der vertikalen Richtung größer als 1% und kleiner als 50% ist. Auf diese Weise gibt es bei der Dotierstoffkonzentration in der seitlichen Richtung wenig Variation und in der vertikalen Richtung eine viel größere Variation. Folglich können gewisse Gebiete des codotierten Epi-Materials 300 stärker dotiert sein als andere, um beispielsweise eine Durchschlagstruktur innerhalb der Driftzone des Bauelements bereitzustellen. Tatsächlich kann eine Dotiervariation in der vertikalen Richtung wünschenswert sein, um die Durchschlagrobustheit des Bauelements zu vergrößern. Beispielsweise kann oder können die Epi-Schicht(en) in etwa der Hälfte der Tiefe der in 7 gezeigten Driftzone stärker dotiert sein als die unteren Epi-Schichten, um an der oberen Oberfläche 302 des Bauelements nach der Diffusion eine Durchschlagstruktur auszubilden. In jedem Fall ist das codotierte Epi-Material 300 fast ganz kompensiert, weil eine Dotierstoffkonzentrationsdifferenz von weniger als 10 bis 20% durch das gesamte Epi-Volumen hindurch realisiert ist.
  • Nach dem Ausbilden des codotierten Epi-Materials 300 wird wieder ein Volumenprofil durch Ätzen eines Grabens 310 mit Seitenwänden 312 und einem Boden 314 in das codotierte Epi-Material 300 definiert, wie in 9 gezeigt. Bei einer Ausführungsform wird der Grabenätzprozess gestoppt, bevor er das Substrat 210 erreicht.
  • Ein Halbleitermaterial 316 (hierin auch als ein Grabenseitenwandmaterial bezeichnet) wird dann entlang einer oder mehreren der Grabenseitenwände 312 abgeschieden, wie in 10 gezeigt. Das Grabenseitenwandmaterial 316 entspricht den Grabenseitenwänden 312 und enthält bevorzugt keine elektrisch aktive Dotierung oder zumindest so wenig wie möglich. Bei einer Ausführungsform ist das Grabenseitenwandmaterial 316 ein Halbleitermaterial, das bevorzugt mit Silizium nicht als ein Dotiermaterial wirkt. Das Grabenseitenwandmaterial 316 kann ohne Dislokation auf Silizium abgeschieden werden, weil in dem benachbarten Silizium keine (oder wenige) Kristalldefekte erzeugt werden. Das Grabenseitenwandmaterial 316 weist für Dotieratome vom n-Typ (En) und p-Typ (Ep) im Vergleich zu Silizium für gewöhnliche Prozesstemperaturen sehr verschiedene Diffusionskonstanten auf. Bei einer Ausführungsform weist das Grabenseitenwandmaterial 316 eine Dotierstoffdiffusionskonstante auf, die für Dotieratome vom n-Typ mindestens 2× oder mindestens 3× oder mindestens 5× von der der Dotieratome vom p-Typ abweicht. Als solches gestattet das Grabenseitenwandmaterial 316 ohne Weiteres die Diffusion von einem Typ von Dotieratom und wirkt als eine Diffusionsbarriere für den anderen Dotiertyp. Bei einer Ausführungsform diffundiert das Grabenseitenwandmaterial 316 En schneller als Ep.
  • Falls zum Codotieren des Epi-Materials 300 Phosphor und Bor verwendet werden, kann SiGe zum Beispiel für das Grabenseitenwandmaterial 316 verwendet werden. In Silizium diffundieren Phosphor und Bor unter den üblichen Prozessbedingungen mit etwa der gleichen Geschwindigkeit. In SiGe jedoch zeigt das n-dotierende Element Phosphor eine eindeutig höhere Diffusionskonstante als das p-dotierende Element Bor. Beispielsweise zeigt Si0,76Ge0,24 eine Diffusionskonstante für Phosphor, die um etwa eine Größenordnung höher ist als für Bor, und der gleiche Effekt ergibt sich auch für Bor wie mit einer Diffusionsstoppschicht. SiGe kann auf den Grabenseitenwänden 312 epitaxial auf konforme Weise aufgewachsen werden. Es werden jedoch Gittereffekte aufgrund einer Kristallgitterfehlanpassung erzeugt, was zu Kristalldefekten führt, wenn die kritische Dicke überschritten wird (die zwischen mehreren nm und mehreren Dutzenden nm je nach dem Ge-Gehalt liegt). Durch Dotieren des SiGe-Grabenseitenwandmaterials 316 mit einer kleinen Menge an Kohlenstoff (z. B. etwa 1%) wird eine perfekte (oder fast perfekte) Anpassung mit Silizium mit einer korrekten Zusammensetzung des SiGe-Gitters erreicht. SiGeC als das Grabenseitenwandmaterial 316 liefert deshalb keine Unterschiede bei der Gitterkonstanten. SiGe und SiGeC weisen ein inertes Verhalten zu dem Si-Kristall auf, was bedeutet, dass das Ladungsgleichgewicht, das mit Bor eingestellt wurde, nicht verzerrt ist.
  • Das verbleibende Grabenvolumen wird mit einem Halbleitermaterial 318 gefüllt (hierin auch als ein Grabenfüllmaterial bezeichnet), wie in 11 gezeigt. Das Grabenfüllmaterial 318 weist eine andere Dotierstoffdiffusionskonstante als das Grabenseitenwandmaterial 316 auf. Bei einer Ausführungsform ist das Grabenfüllmaterial 318 unter Verwendung eines geeigneten Epitaxieprozesses aufgewachsenes eigenleitendes Silizium, so dass das Grabenfüllmaterial 318 frei von Lunkern ist. Bei einer Ausführungsform werden die Grabenseitenwände 312 mit einer geringfügigen Verjüngung (engl. slight taper) versehen, um Lunker in dem Grabenfüllmaterial 318 weiter zu reduzieren. Das Grabenfüllmaterial 318 ist bevorzugt undotiert, so dass das in dem den Graben 310 umgebenden codotierten Epi-Material 300 erhaltene gut gesteuerte Ladungsgleichgewicht nicht gestört wird. Das Grabenfüllmaterial 318 wird als undotiert angesehen, weil es nicht absichtlich dotiert ist, aber eine gewisse unbeabsichtigte Dotierung aufweisen kann, die mit epitaxialen Aufwachsprozessen inhärent ist.
  • Bei einem nachfolgenden Diffusionsprozess wird das vertikale Ladungsgleichgewicht, das im Voraus eingestellt wurde, in dem Si-Epi-Ausgangsmaterial 300 beibehalten, weil die Diffusionselemente En und Ep mit der gleichen Geschwindigkeit in der vertikalen Richtung in Silizium entladen werden und weil insbesondere ein fast homogenes Dotierprofil (also mit wenig Welligkeit) zuvor mit der Einstellung aufgrund der im Voraus durchgeführten vertikalen Diffusion realisiert wurde, wie zuvor hierin beschrieben. Andererseits erfolgt eine Ladungstrennung in der seitlichen Richtung, weil die Dotieratome vom p-Typ und die Dotieratome vom n-Typ in der seitlichen Richtung getrennt sind, wodurch eine Spannungskompensationssäulenstruktur ausgebildet wird, zum Beispiel wie in 1 gezeigt.
  • Eine Ladungstrennung erfolgt in der seitlichen Richtung, weil das Grabenseitenwandmaterial 316 die Diffusion von einem Dotierstofftyp (z. B. Dotieratome vom p-Typ) stark blockiert, während es ohne Weiteres die Diffusion des anderen Dotierstofftyps (z. B. Dotieratome vom n-Typ) gestattet. Als solches diffundiert der größte Teil einer implantierten Spezies (z. B. die Dotierstoffe vom n-Typ) in das Grabenfüllmaterial 318, während die andere implantierte Spezies (z. B. die Dotierstoffe vom p-Typ) nur in dem umgebenden Epi-Material 300 diffundieren. Bei diesem Beispiel ist das Grabenfüllmaterial 318 hauptsächlich n-dotiert, um einen Stromflussweg für ein n-Kanal-Bauelement auszubilden, und das umgebende Epi-Material 300 ist hauptsächlich p-dotiert, um eine Spannungskompensation bereitzustellen, durch Entfernen von freien Ladungsträgern aus der Driftzone, zum Beispiel wie in 1 gezeigt. Die Dotiertypen werden für ein p-Kanal-Bauelement vertauscht. In jedem Fall wird der Einschaltwiderstand des Stromflusswegs reduziert, ohne die Spannungsblockierfähigkeit des Bauelements zu beeinträchtigen.
  • Bei einer Ausführungsform ist das Grabenseitenwandmaterial 316 Si0,81Ge0,19, und die Diffusionstemperatur beträgt etwa 950°C. Unter diesen Bedingungen sind die Diffusionskonstanten (D) von Phosphor (P) und Bor (B) Dp = 2E–14 cm2/s bzw. DB = 4E–15 cm2/s. Unter diesen Bedingungen und für eine Diffusionsdauer von etwa 5 Stunden beträgt die Diffusionslänge von Bor etwa 170 nm und die Diffusionslänge von Phosphor etwa 380 nm. Falls die Dicke des Si0,81Ge0,19-Grabenseitenwandmaterials 316 unter 380 nm und über 170 nm (z. B. etwa 200 nm dick) liegt, erfolgt eine seitliche Ladungstrennung wie oben beschrieben. Das heißt, Phosphoratome diffundieren während der gleichen Zeitperiode seitlich stark in das Si0,81Ge0,19-Grabenseitenwandmaterial 316, so dass ein sehr hoher Prozentsatz des Phosphorgehalts aus der dotierten Epi-Schicht 300 in das Grabenfüllmaterial 318 (z. B. undotierte Si-Epitaxie) diffundiert wird. Umgekehrt verhindert das Si0,81Ge0,19-Grabenseitenwandmaterial 316, dass die meisten Boratome von der umgebenden Epi-Schicht 300 in das Grabenfüllmaterial 318 diffundieren. Demensprechend wird eine Säule vom n-Typ in dem Graben 310 ausgebildet, und das umgebende Epi-Material 300 wird ein p-Typ, zum Beispiel wie in 1 gezeigt. Die oben angegebenen Abmessungen zeigen, dass eine sehr fein dissoziierte Struktur möglich ist und dass ein Zellgitter von 3 μm erreicht werden kann.
  • Zum Ausbilden der Grabenseitenwand- und Füllmaterialien 316, 318 kann eine SiGe- oder SiGeC-Schicht auf den Grabenseitenwänden 312 abgeschieden werden. Alternativ kann der Graben 310 mit SiGe oder SiGeC gefüllt und dann mit Ausnahme entlang der Seitenwände 312 entfernt werden. Der Graben wird dann mit Si gefüllt. SiGe oder SiGeC können mit anisotropem Ätzen am Grabenboden 314 entfernt werden. Auf diese Weise ist der Grabenboden 314 frei von dem Grabenseitenwandmaterial 316, wie in 12 gezeigt.
  • 13 zeigt eine Ausführungsform des teilweise mit einem Dielektrikum 320 wie etwa einem Oxid gefüllten Grabens 310. Hohlräume können in dem Graben 310 bleiben.
  • Ein Oxid könnte auch als eine alternative oder als eine Ergänzung für eine Osmoseschicht in dem Graben 310 verwendet werden. Eine Schicht aus dem Grabenseitenwandmaterial 316 kann auch als eine Osmoseschicht verwendet werden. Bei einer Ausführungsform enthält das Grabenseitenwandmaterial 316 eine Mehrfachschicht aus abwechselnden SiGe- und Si-Schichten 330, 332, wie in 14 gezeigt. Ein derartiges mehrschichtiges Grabenseitenwandmaterial 316 kann zum Realisieren einer Osmoseschicht verwendet werden, die sogar ohne den Zusatz von Kohlenstoff eine entsprechende Dicke aufweist, und ohne Anpassungsprobleme aufgrund von Gitterfehlern zu erzeugen. Eine derartige Osmoseschicht kann auch realisiert werden, wenn der Germaniumgehalt (Ge) eines SiGe-Schicht-Grabenseitenwandmaterials 316 zuerst langsam stetig (oder in Stufen) während der Seitenwandtrennung erhöht und dann zum Ende des Trennungsprozesses reduziert wird. Auf diese Weise nimmt der Ge-Gehalt des SiGe-Grabenseitenwandmaterials 316 bei Erstreckung nach innen von den Seitenwänden 312 aus zu, hat eine Spitze und nimmt dann ab. Mit einer zwischen dem ersten und zweiten Halbleitermaterial in einer horizontalen Richtung parallel zu der Hauptoberfläche der Struktur angeordneten Osmoseschicht wirkt das erste Halbleitermaterial als eine Quelle für die diffundierenden Elemente, und das zweite Halbleitermaterial ist das Ziel für die diffundierenden Elemente, die durch die Osmoseschicht hindurchtreten. Die Kombination aus Si mit einem anderen Material entlang dem leitenden Weg, wie etwa beispielsweise mit SiGe, liefert einen weiteren Vorteil, da eine Gitterbeanspruchung erzeugt wird, die die Mobilität der Elektronen erhöht und somit den Schaltwiderstand des Stromflusswegs weiter reduziert.
  • Oben wurde eine einzelne Diffusionsstufe beschrieben, was bedeutet, dass das gesamte Epi-Volumen in einem einzelnen Diffusionsschritt verarbeitet wird. Alternativ kann eine erste Epi-Schicht gemäß der beschriebenen Diffusionsprozedur verarbeitet werden, so dass eine andere Epi-Schicht danach getrennt wird und die Operation wiederholt wird. Sehr dicke Volumina können mit einem derartigen mehrstufigen Diffusionsverfahren verarbeitet werden. Außerdem kann das Ausgangsmaterial natürlich mit einem gewünschten Dotierprofil in der vertikalen Richtung versehen werden. Vertikale Variationen können verwendet werden, um die Robustheit der strukturellen Komponente zu verbessern. Außerdem können mehr als zwei Dotierelemente auf geeignete Weise verwendet werden, um ihre jeweiligen physikalischen Charakteristika (beispielsweise während der Diffusion) zu nutzen. Außerdem kann das eigenleitende Epi-Ausgangsmaterial durch eine dotierte Epi mit einer geeigneten Konstruktion ersetzt werden. Außerdem kann das oben beschriebene mehrschichtige Epi-Material auf einer Zwischenschicht platziert werden, die einen niedrigeren Dotiergehalt aufweist, anstatt direkt auf dem stark dotierten Substrat platziert zu werden. Die Zwischenschicht ist n-dotiert, z. B. für die Leitung von Elektronen.
  • Räumlich relative Ausdrücke wie etwa „unter”, „darunter”, „unterer”, „über”, „oberer” und dergleichen werden zur leichteren Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Ausdrücke sollen zusätzlich zu anderen Orientierungen als jenen, die in den Figuren gezeigt sind, andere Orientierungen des Bauelements umfassen. Weiterhin werden auch Ausdrücke wie etwa „erster”, „zweiter” und dergleichen zum Beschreiben verschiedener Elemente, Gebiete, Sektionen usw. verwendet, und sie sollen ebenfalls nicht beschränkend sein. Durch die Beschreibung hinweg beziehen sich gleiche Ausdrücke auf gleiche Elemente.
  • Die Ausdrücke „aufweisend”, „enthaltend”, „mit”, „umfassend” und dergleichen sind, wie sie hier verwendet werden, offene Ausdrücke, die die Anwesenheit genannter Elemente oder Merkmale anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein/einer/eine”, und „der/die/das” sollen den Plural sowie den Singular beinhalten, sofern nicht der Kontext deutlich etwas anderes angibt.
  • Es ist zu verstehen, dass die Merkmale der hierin beschriebenen verschiedenen Ausführungsformen miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.

Claims (27)

  1. Verfahren zum Herstellen einer Spannungskompensationsstruktur, das Folgendes umfasst: Ätzen eines Grabens (310) in ein epitaxiales Halbleitermaterial (300), dotiert mit Dotieratomen vom n-Typ und Dotieratomen vom p-Typ mit um weniger als 50% differierenden Diffusionskonstanten in dem epitaxialen Halbleitermaterial; Anordnen eines ersten Halbleiter- oder Isoliermaterials (316) entlang einer oder mehreren Seitenwänden (312) des Grabens (310), wobei das erste Halbleiter- oder Isoliermaterial eine Dotierstoffdiffusionskonstante aufweist, die für die Dotieratome vom n-Typ um mindestens den Faktor 2 von denen der Dotieratome vom p-Typ abweicht; Anordnen eines zweiten Halbleitermaterials (318) in dem Graben entlang dem ersten Halbleiter- oder Isoliermaterial (316), wobei das zweite Halbleitermaterial (318) eine andere Dotierstoffdiffusionskonstante als das erste Halbleiter- oder Isoliermaterial (316) aufweist; und Diffundieren von mehr Dotieratomen vom n-Typ oder Dotieratomen vom p-Typ aus dem epitaxialen Halbleitermaterial (300) durch das erste Halbleiter- oder Isoliermaterial (316) in das zweite Halbleitermaterial (318) als die andere Art von Dotieratomen, so dass es zwischen dem zweiten Halbleitermaterial (318) und dem epitaxialen Halbleitermaterial (300) zu einer seitlichen Ladungstrennung kommt.
  2. Verfahren nach Anspruch 1, wobei das epitaxiale Halbleitermaterial (300) homogen mit den Dotieratomen vom n-Typ und den Dotieratomen vom p-Typ in einer seitlichen Richtung, die sich parallel zu einer Hauptoberfläche des epitaxialen Halbleitermaterials erstreckt, dotiert ist, so dass das epitaxiale Halbleitermaterial eine Dotierstoffvariation von weniger als 3% in der seitlichen Richtung aufweist.
  3. Verfahren nach Anspruch 1 oder 2, wobei das epitaxiale Halbleitermaterial (300) in einer vertikalen Richtung, die sich senkrecht zu der Hauptoberfläche des epitaxialen Halbleitermaterials (300) erstreckt, nicht homogen dotiert ist, so dass die Dotierstoffvariation des epitaxialen Halbleitermaterials (300) in der vertikalen Richtung größer als 1% und kleiner als 50% ist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das epitaxiale Halbleitermaterial (300) gebildet wird durch: unstrukturiertes Implantieren der Dotieratome vom n-Typ und der Dotieratome vom p-Typ in einen Stapel aus Epitaxialschichten (202, 204), so dass der Stapel aus Epitaxialschichten vertikal versetzte Gebiete von abwechselnden Leitfähigkeitstypen aufweist; und Diffundieren der unstrukturiert implantierten Dotieratome in den Stapel aus Epitaxialschichten (202, 204), um das epitaxiale Halbleitermaterial, das homogen dotiert ist, in einer seitlichen Richtung, die sich parallel zu einer Hauptoberfläche des epitaxialen Halbleitermaterials erstreckt, zu bilden, so dass das epitaxiale Halbleitermaterial eine Dotierstoffvariation von weniger als 3% in der seitlichen Richtung aufweist.
  5. Verfahren nach Anspruch 4, wobei eine oder mehrere der Epitaxialschichten (202, 204) des Stapels stärker dotiert sind als die anderen Epitaxialschichten.
  6. Verfahren nach Anspruch 4 oder 5, wobei eine Implantierungsdosis der Dotieratome vom p-Typ und n-Typ in mindestens einigen der Epitaxialschichten um weniger als 3% differiert.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Anordnen des ersten Halbleiter- oder Isoliermaterials (316) entlang einer oder mehreren Seitenwänden (312) des Grabens (310) das epitaxiale Aufwachsen von SiGe oder SiGeC auf einem oder mehreren der Grabenseitenwände (312) umfasst.
  8. Verfahren nach Anspruch 7, wobei das Anordnen des zweiten Halbleitermaterials (318) in dem Graben (310) das epitaxiale Aufwachsen von undotiertem Si in dem Graben umfasst.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Graben (310) geätzt wird, so dass die Seitenwände (312) verjüngt sind.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei das epitaxiale Halbleitermaterial (310) auf einem dotierten Substrat (210) angeordnet wird und das Grabenätzen vor dem Erreichen des dotierten Substrats (210) gestoppt wird.
  11. Verfahren nach einem der vorhergehenden Ansprüche, weiterhin umfassend das Entfernen des ersten Halbleiter- oder Isoliermaterials (316) von einem Boden (314) des Grabens (300).
  12. Verfahren nach einem der vorhergehenden Ansprüche, weiterhin umfassend das teilweise Füllen des Grabens (310) mit einem dielektrischen Material (320).
  13. Verfahren nach einem der vorhergehenden Ansprüche, wobei das erste Halbleiter- oder Isoliermaterial (316) eine Mehrfachschicht aus sich abwechselnden SiGe- und Si-Schichten umfasst.
  14. Verfahren nach einem der vorhergehenden Ansprüche, wobei das erste Halbleiter- oder Isoliermaterial (316) SiGe ist und der Ge-Gehalt des SiGe in einer Richtung von den Seitenwänden (312) nach innen ansteigt, eine Spitze aufweist und dann abfällt.
  15. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Dotieratome vom n-Typ Phosphoratome sind und die Dotieratome vom p-Typ Boratome sind.
  16. Verfahren nach einem der vorhergehenden Ansprüche, weiterhin umfassend das Anordnen einer isolierenden Osmoseschicht in dem Graben (310) zwischen dem einen oder den mehreren Grabenseitenwänden (312) und dem dotierten zweiten Halbleitermaterial (318).
  17. Spannungskompensationsstruktur, die Folgendes umfasst: ein erstes Halbleiter- oder Isoliermaterial (124), das entlang einer oder mehreren Seitenwänden (126) eines in einem dotierten epitaxialen Halbleitermaterial (100) ausgebildeten Grabens (120) angeordnet ist, wobei das erste Halbleiter- oder Isoliermaterial (124) eine Dotierstoffdiffusionskonstante aufweist, die für die Dotieratome vom n-Typ um mindestens den Faktor 2 von der der Dotieratome vom p-Typ abweicht; und ein in dem Graben (120) angeordnetes dotiertes zweites Halbleitermaterial (122), so dass das erste Halbleiter- oder Isoliermaterial (124) zwischen dem dotierten zweiten Halbleitermaterial (122) und dem dotierten epitaxialen Halbleitermaterial (100) angeordnet ist, wobei das dotierte zweite Halbleitermaterial (122) eine andere Dotierstoffdiffusionskonstante als das erste Halbleiter- oder Isoliermaterial (124) aufweist, so dass zwischen dem dotierten zweiten Halbleitermaterial (122) und dem dotierten epitaxialen Halbleitermaterial (100) eine seitliche Ladungstrennung auftritt.
  18. Spannungskompensationsstruktur nach Anspruch 17, wobei das erste Halbleiter- oder Isoliermaterial (124) SiGe oder SiGeC umfasst.
  19. Spannungskompensationsstruktur nach Anspruch 17 oder 18, wobei das erste Halbleiter- oder Isoliermaterial (124) SiGe umfasst und eine Dicke größer als 170 nm und kleiner als 380 nm aufweist.
  20. Spannungskompensationsstruktur nach einem der Ansprüche 17 bis 19, wobei das zweite Halbleitermaterial (122) dotiertes Si vom p-Typ umfasst.
  21. Spannungskompensationsstruktur nach einem der Ansprüche 17 bis 20, wobei die Grabenseitenwände (126) verjüngt sind.
  22. Spannungskompensationsstruktur nach einem der Ansprüche 17 bis 21, wobei das erste Halbleiter- oder Isoliermaterial (122) von einem Boden des Grabens (120) entfernt ist.
  23. Spannungskompensationsstruktur nach einem der Ansprüche 17 bis 22, wobei der Graben (120) teilweise mit einem dielektrischen Material gefüllt ist.
  24. Spannungskompensationsstruktur nach einem der Ansprüche 17 bis 23, wobei das erste Halbleiter- oder Isoliermaterial (126) eine Mehrfachschicht aus sich abwechselnden SiGe- und Si-Schichten umfasst.
  25. Spannungskompensationsstruktur nach einem der Ansprüche 17 bis 24, wobei das erste Halbleiter- oder Isoliermaterial (126) SiGe umfasst und der Ge-Gehalt des SiGe in einer Richtung von den Seitenwänden (126) nach innen ansteigt, eine Spitze aufweist und dann abfällt.
  26. Spannungskompensationsstruktur nach einem der Ansprüche 17 bis 25, weiterhin umfassend eine in dem Graben (120) zwischen der einen oder mehreren Grabenseitenwänden (126) und dem dotierten zweiten Halbleitermaterial (122) angeordnete isolierende Osmoseschicht.
  27. Halbleiterbauelement, das Folgendes umfasst: ein epitaxiales Material (100) von einem ersten Leitfähigkeitstyp; ein Bodygebiet (130), das in dem epitaxialen Material (100) angeordnet ist, das vom ersten Leitfähigkeitstyp ist und stärker dotiert ist als das epitaxiale Material (100); ein Sourcegebiet (132), das in dem Bodygebiet (130) angeordnet ist und von einem zweiten Leitfähigkeitstyp ist, der dem ersten Leitfähigkeitstyp entgegengesetzt ist; ein Draingebiet (110) vom zweiten Leitfähigkeitstyp, vertikal von dem Sourcegebiet (132) versetzt, so dass das epitaxiale Material (100) und das Bodygebiet (130) zwischen dem Sourcegebiet (132) und dem Draingebiet (110) angeordnet sind; einen in dem epitaxialen Material (100) ausgebildeten Graben (120); ein erstes Halbleiter- oder Isoliermaterial (124), das entlang einer oder mehreren Seitenwänden (126) des Grabens (120) angeordnet ist, wobei das erste Halbleiter- oder Isoliermaterial (124) eine Dotierstoffdiffusionskonstante aufweist, die für Dotieratome vom ersten Leitfähigkeitstyp um mindestens den Faktor 2 von der für Dotieratome vom zweiten Leitfähigkeitstyp abweicht; und ein in dem Graben (120) angeordnetes zweites Halbleitermaterial (122), so dass das erste Halbleiter- oder Isoliermaterial (124) zwischen dem zweiten Halbleitermaterial (122) und dem epitaxialen Material (100) angeordnet ist, wobei das zweite Halbleitermaterial (122) vom zweiten Leitfähigkeitstyp ist und eine andere Dotierstoffdiffusionskonstante als das erste Halbleiter- oder Isoliermaterial (124) aufweist, so dass zwischen dem zweiten Halbleitermaterial (122) und dem epitaxialen Material (100) eine seitliche Ladungstrennung auftritt.
DE102012105685.4A 2011-06-30 2012-06-28 Halbleiterbauelement mit Spannungskompensationsstruktur Active DE102012105685B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/174,319 US8633095B2 (en) 2011-06-30 2011-06-30 Semiconductor device with voltage compensation structure
US13/174,319 2011-06-30

Publications (2)

Publication Number Publication Date
DE102012105685A1 DE102012105685A1 (de) 2013-01-03
DE102012105685B4 true DE102012105685B4 (de) 2014-05-15

Family

ID=47355309

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012105685.4A Active DE102012105685B4 (de) 2011-06-30 2012-06-28 Halbleiterbauelement mit Spannungskompensationsstruktur

Country Status (3)

Country Link
US (2) US8633095B2 (de)
CN (1) CN102856208B (de)
DE (1) DE102012105685B4 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633095B2 (en) * 2011-06-30 2014-01-21 Infineon Technologies Austria Ag Semiconductor device with voltage compensation structure
US20140001514A1 (en) 2012-07-02 2014-01-02 Infineon Technologies Ag Semiconductor Device and Method for Producing a Doped Semiconductor Layer
US9166005B2 (en) 2013-03-01 2015-10-20 Infineon Technologies Austria Ag Semiconductor device with charge compensation structure
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
US9275862B2 (en) 2013-05-10 2016-03-01 Infineon Technologies Austria Ag Compensation devices
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
TWI522012B (zh) * 2013-11-19 2016-02-11 碩頡科技股份有限公司 整合式光源驅動電路及應用其之光源模組
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9553179B2 (en) 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
US20150372132A1 (en) * 2014-06-23 2015-12-24 Vishay-Siliconix Semiconductor device with composite trench and implant columns
CN105336775B (zh) * 2014-07-01 2018-03-09 无锡华润华晶微电子有限公司 一种vdmos器件的元胞结构及其制作方法
DE102017102127B4 (de) * 2017-02-03 2023-03-09 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
EP3422424B1 (de) * 2017-06-27 2022-09-07 ams AG Halbleiterphotodetektorvorrichtung mit schutz gegen umgebungsgegenlicht
DE102018105741B3 (de) * 2018-03-13 2019-07-11 Infineon Technologies Dresden Gmbh Verfahren zum erzeugen komplementär dotierter halbleitergebiete in einem halbleiterkörper und halbleiteranordnung
US10573742B1 (en) 2018-08-08 2020-02-25 Infineon Technologies Austria Ag Oxygen inserted Si-layers in vertical trench power devices
US10580888B1 (en) 2018-08-08 2020-03-03 Infineon Technologies Austria Ag Oxygen inserted Si-layers for reduced contact implant outdiffusion in vertical power devices
US10741638B2 (en) 2018-08-08 2020-08-11 Infineon Technologies Austria Ag Oxygen inserted Si-layers for reduced substrate dopant outdiffusion in power devices
US10790353B2 (en) * 2018-11-09 2020-09-29 Infineon Technologies Austria Ag Semiconductor device with superjunction and oxygen inserted Si-layers
KR20210077319A (ko) * 2019-12-17 2021-06-25 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US11908904B2 (en) 2021-08-12 2024-02-20 Infineon Technologies Austria Ag Planar gate semiconductor device with oxygen-doped Si-layers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012209192A1 (de) * 2011-05-31 2012-12-06 Infineon Technologies Austria Ag Transistor mit steuerbaren Kompensationsgebieten

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US6072209A (en) * 1997-07-08 2000-06-06 Micro Technology, Inc. Four F2 folded bit line DRAM cell structure having buried bit and word lines
US6242775B1 (en) * 1998-02-24 2001-06-05 Micron Technology, Inc. Circuits and methods using vertical complementary transistors
DE19808348C1 (de) 1998-02-27 1999-06-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE19947020B4 (de) * 1999-09-30 2006-02-23 Infineon Technologies Ag Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren
DE10120656C2 (de) * 2001-04-27 2003-07-10 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Avalanche-Festigkeit
DE10122364B4 (de) * 2001-05-09 2006-10-19 Infineon Technologies Ag Kompensationsbauelement, Schaltungsanordnung und Verfahren
US6566201B1 (en) * 2001-12-31 2003-05-20 General Semiconductor, Inc. Method for fabricating a high voltage power MOSFET having a voltage sustaining region that includes doped columns formed by rapid diffusion
DE10217610B4 (de) 2002-04-19 2005-11-03 Infineon Technologies Ag Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
US7126186B2 (en) * 2002-12-20 2006-10-24 Infineon Technolgies Ag Compensation component and process for producing the component
GB0419558D0 (en) * 2004-09-03 2004-10-06 Koninkl Philips Electronics Nv Vertical semiconductor devices and methods of manufacturing such devices
DE102005009020B4 (de) * 2005-02-28 2012-04-26 Infineon Technologies Austria Ag Verfahren zur Erzeugung eines Leistungstransistors und damit erzeugbare integrierte Schaltungsanordnung
US8692324B2 (en) * 2005-07-13 2014-04-08 Ciclon Semiconductor Device Corp. Semiconductor devices having charge balanced structure
US7589378B2 (en) * 2005-07-13 2009-09-15 Texas Instruments Lehigh Valley Incorporated Power LDMOS transistor
US7554137B2 (en) 2005-10-25 2009-06-30 Infineon Technologies Austria Ag Power semiconductor component with charge compensation structure and method for the fabrication thereof
US7679146B2 (en) 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
DE102006037510B3 (de) * 2006-08-10 2008-04-10 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Grabenstruktur, die Verwendung dieses Verfahrens zur Herstellung einer Halbleiteranordnung und Halbleiteranordnung mit einer Grabenstruktur
KR101279574B1 (ko) * 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
US7960997B2 (en) * 2007-08-08 2011-06-14 Advanced Analogic Technologies, Inc. Cascode current sensor for discrete power semiconductor devices
US8309987B2 (en) * 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
US7960781B2 (en) 2008-09-08 2011-06-14 Semiconductor Components Industries, Llc Semiconductor device having vertical charge-compensated structure and sub-surface connecting layer and method
US8084811B2 (en) * 2009-10-08 2011-12-27 Monolithic Power Systems, Inc. Power devices with super junctions and associated methods manufacturing
US8633095B2 (en) * 2011-06-30 2014-01-21 Infineon Technologies Austria Ag Semiconductor device with voltage compensation structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012209192A1 (de) * 2011-05-31 2012-12-06 Infineon Technologies Austria Ag Transistor mit steuerbaren Kompensationsgebieten

Also Published As

Publication number Publication date
DE102012105685A1 (de) 2013-01-03
CN102856208B (zh) 2015-05-13
CN102856208A (zh) 2013-01-02
US20130001674A1 (en) 2013-01-03
US8975688B2 (en) 2015-03-10
US8633095B2 (en) 2014-01-21
US20130313632A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
DE102012105685B4 (de) Halbleiterbauelement mit Spannungskompensationsstruktur
DE102010036818B4 (de) Bipolarhalbleiterbauelement und Herstellungsverfahren
DE10052149B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE10066412B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013212787B4 (de) Verfahren zum herstellen einer dotierten halbleiterschicht
DE102010030179B4 (de) Halbleiterbauelement mit einer amorphen Kanalsteuerschicht
DE102014118766B4 (de) Feldeffekt-Halbleitervorrichtung und Herstellung davon
DE102012000958A1 (de) Leistungs-Graben-MOSFET mit verringertem EIN-Widerstand
DE102009010373B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Halbleiterkörper
DE102014104975B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102009022032B4 (de) Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements
DE10345347A1 (de) Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil
DE102012217031A1 (de) Halbleiterbauelement und herstellungsverfahren dafür
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE102009035029A1 (de) Halbleiterbauelement mit einer dynamischen Gate-Drain-Kapazität
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE112005001587T9 (de) Verbessertes Verfahren für Resurf-Diffusion für Hochspannungs-Mosfet
DE112004001846B4 (de) LDMOS-Transistor
DE102015109545A1 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE10214175A1 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102007026745B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE10210138B4 (de) Durch Feldeffekt steuerbares vertikales Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102011079768A1 (de) Halbleiterbauelement mit Driftgebieten und Kompensationsgebieten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021823200

Ipc: H01L0021335000

R082 Change of representative

Representative=s name: ZIMMERMANN & PARTNER PATENTANWAELTE MBB, DE

Representative=s name: ZIMMERMANN & PARTNER, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20150217

R082 Change of representative