DE102011079768A1 - Halbleiterbauelement mit Driftgebieten und Kompensationsgebieten - Google Patents

Halbleiterbauelement mit Driftgebieten und Kompensationsgebieten Download PDF

Info

Publication number
DE102011079768A1
DE102011079768A1 DE102011079768A DE102011079768A DE102011079768A1 DE 102011079768 A1 DE102011079768 A1 DE 102011079768A1 DE 102011079768 A DE102011079768 A DE 102011079768A DE 102011079768 A DE102011079768 A DE 102011079768A DE 102011079768 A1 DE102011079768 A1 DE 102011079768A1
Authority
DE
Germany
Prior art keywords
regions
semiconductor
layer
interlayer
segments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102011079768A
Other languages
English (en)
Inventor
Joachim Weyers
Anton Mauder
Franz Hirler
Armin Willmeroth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102011079768A1 publication Critical patent/DE102011079768A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Beschrieben wird ein Verfahren zum Herstellen eines Halbleiterbauelements mit Driftgebieten (10) eines ersten Dotierungstyps und Kompensationsgebieten (20) eines zweiten Dotierungstyps und ein Halbleiterbauelement mit Driftgebieten (10 eines ersten Dotierungstyps und Kompensationsgebieten (20) eines zweiten Dotierungstyps. Das Halbleiterbauelement umfasst: mehrere Driftgebiete (10) eines ersten Dotierungstyps und mehrere Kompensationsgebiete (20) eines zweiten Dotierungstyps, wobei die mehreren Driftgebiete (10) und die mehreren Kompensationsgebiete (20) abwechselnd angeordnet sind, wobei jedes der Driftgebiete (10) und jedes der Kompensationsgebiete (20) sich über mehrere Halbleiterschichten (1201–120n) erstreckt, die in einer ersten Richtung übereinander angeordnet sind, und wobei wenigstens einige der Driftgebiete (10) in einer zweiten Richtung wenigstens teilweise von einem benachbarten Kompensationsgebiet (20) durch eine Zwischenschicht (30) getrennt sind, wobei die Zwischenschicht (30) mehrere Zwischenschichtsegmente (31) aufweist, die in den Halbleiterschichten (1201–120n) angeordnet sind.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements, insbesondere eines Leistungshalbleiterbauelements, mit Driftgebieten und Kompensationsgebieten und ein Halbleiterbauelement, insbesondere ein Leistungshalbleiterbauelement, mit Driftgebieten und Kompensationsgebieten.
  • Leistungshalbleiterbauelemente, wir beispielsweise Leistungs-MOSFETs oder Leistungsdioden, sind in Hochspannungsanwendungen weit verbreitet. Leistungsbauelemente können abhängig von der speziellen Ausführung eine Spannungsfestigkeit besitzen, die zwischen einigen 10 Volt (V) und einigen 100 Volt oder sogar bis zu einigen Kilovolt (kV) betragen kann. Eine Herausforderung beim Entwurf von Leistungshalbleiterbauelementen besteht darin, einen niedrigen Einschaltwiderstand bei einer gegebenen Spannungsfestigkeit zu erreichen.
  • Leistungshalbleiterbauelemente umfassen einen pn-Übergang, der zwischen einem p-dotierten Halbleitergebiet und einem n-dotierten Halbleitergebiet vorhanden ist. Das Bauelement sperrt, wenn der pn-Übergang in Sperrrichtung gepolt ist. In diesem Fall breitet sich eine Verarmungszone oder Raumladungszone in dem p-dotierten und dem n-dotierten Gebiet aus. Üblicherweise ist eines dieser Halbleitergebiete niedriger dotiert als das andere dieser Halbleitergebiete, so dass sich die Verarmungszone hauptsächlich in dem niedriger dotierten Gebiet ausbreitet, das im Wesentlichen die Spannung aufnimmt, die über dem pn-Übergang anliegt. Das Halbleitergebiet, das die Sperrspannung aufnimmt, wird bei einem MOSFET als Driftgebiet bezeichnet und wird bei einer Diode als Basisgebiet bezeichnet.
  • Superjunction- oder Kompensationsbauelemente weisen zusätzlich zu einem Driftgebiet oder einem Basisgebiet Kompensationsgebiete auf, die komplementär zu dem Driftgebiet dotiert sind und die anschließend an das Driftgebiet angeordnet sind. Wenn eine Sperrspannung an dem pn-Übergang eines solchen Bauelements angelegt wird und sich eine Verarmungszone in dem Driftgebiet ausbreitet, kompensieren sich Dotierstoffladungen, die in dem Driftgebiet vorhanden sind, und Dotierstoffladungen die in den Kompensationsgebieten vorhanden sind, sich gegenseitig. Um eine gegebene Sperrspannungsfestigkeit zu erreichen, kann das Driftgebiet in einem Superjunction-Bauelement daher höher dotiert werden als das Driftgebiet in einem herkömmlichen Bauelement, was zu einem niedrigeren Einschaltwiderstand führt. Driftgebiete und Kompensationsgebiete eines Superjunction-Bauelements werden beispielsweise hergestellt durch epitaktisches Wachsen mehrerer Halbleiterschichten übereinander. In diesen epitaktisch gewachsenen Halbleiterschichten werden n-Dotierstoffgebiete und p-Dotierstoffgebiete so hergestellt, dass in den einzelnen Halbleitergebieten n-Dotierstoffgebiete und p-Dotierstoffgebiete abwechselnd angeordnet sind und dass in der Anordnung mit den mehreren Halbleiterschichten p-Dotierstoffgebiete übereinander angeordnet sind und n-Dotierstoffgebiete übereinander angeordnet sind. Dotierstoffe der p-Dotierstoffgebiete und der n-Dotierstoffgebiete werden dann durch Aufheizen des Halbleiterkörpers auf eine gewünschte Diffusionstemperatur in umgebende Halbleitergebiete eindiffundiert. Dotierstoffe, die aus den übereinander angeordneten n-Dotierstoffgebieten diffundieren, bilden eine n-dotierte Säule, die sich in einer vertikalen Richtung der Halbleiterschichtanordnung erstreckt, und Dotierstoffe, die aus p-Dotierstoffgebieten diffundieren, bilden eine p-dotierte Säule in der Halbleiterschichtanordnung. Diese n-dotierten und p-dotierten Säulen bilden Driftgebiete und Kompensationsgebiete in dem fertigen Bauelement.
  • Eine weitere Herausforderung beim Entwurf von Leistungshalbleiterbauelementen besteht darin, die Bauelemente zu verkleinern, d. h. deren Größe zu verringern, ohne deren Stromtragfähigkeit und deren Spannungsfestigkeit zu verringern. Das Verkleinern eines Superjunction-Bauelements erfordert das Verkleinern der Größe der n-dotierten und p-dotierten Säulen in einer Richtung, die senkrecht zu der Stromflussrichtung des Bauelements verläuft. Bei dem zuvor erläuterten Diffusionsprozess diffundieren die n-Dotierstoffe und die p-Dotierstoffe nicht nur in vertikaler Richtung der Halbleiterschichtanordnung, sondern auch in horizontaler Richtung. Aufgrund dieser Diffusion in horizontaler Richtung kann die Größe der n-dotierten und p-dotierten Säulen nicht beliebig verkleinert werden.
  • Gemäß einem weiteren bekannten Verfahren werden mehrere Halbleiterschichten übereinander auf einem Halbleitersubstrat gewachsen, wobei in jedem dieser Halbleiterschichten n-Dotierstoffgebiete und p-Dotierstoffgebiete so hergestellt werden, dass sie in den einzelnen Halbleiterschichten abwechselnd angeordnet sind und dass sie in einer vertikalen Richtung der Halbleiterschichtanordnung übereinander angeordnet sind. In dieser Halbleiterschichtanordnung werden Gräben zwischen den n-Dotierstoffgebieten und en p-Dotierstoffgebieten hergestellt und diese Gräben werden mit einem Füllmaterial, wie beispielsweise einem dielektrischen Material, aufgefüllt. Diese mit dem Füllmaterial aufgefüllten Gräben begrenzen die Diffusion der n-Dotierstoffatome und der p-Dotierstoffatome in horizontaler Richtung, so dass schmale n-dotierte und p-dotierte Säulen hergestellt werden können.
  • Dieses Verfahren erfordert allerdings, dass tiefe Gräben hergestellt werden, die sich durch die mehreren epitaktisch gewachsenen Halbleiterschichten erstrecken. Gräben in einem Halbleitermaterial können nicht perfekt vertikal hergestellt werden, d. h. solche Gräben sind gegenüber der vertikalen Richtung üblicherweise geneigt. Dies hat den Effekt, dass eine Öffnung am oberen Ende eines Grabens gegenüber dem Boden des Grabens versetzt ist. Bei einer Grabentiefe von beispielsweise 50 μm führt ein Neigungswinkel von 0,5° bereits zu einem Offset von einigen 100 nm. Die kleinstmögliche Abmessung einer n-dotierten Säule oder einer p-dotierten Säule ist gegeben durch die kleinstmögliche Abmessung zwischen zwei Gräben. Aufgrund der Neigung der tiefen Gräben und des daraus resultierenden Versatzes kann der Abstand zwischen zwei Gräben und kann daher die Abmessung der n-dotierten und der p-dotierten Säulen nicht beliebig reduziert werden.
  • Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Herstellen eines Halbleiterbauelements mit Driftgebieten und Kompensationsgebieten zur Verfügung zu stellen, bei dem die zuvor genannten Nachteile nicht auftreten, und ein Halbleiterbauelement mit Driftgebieten und Kompensationsgebieten zur Verfügung zu stellen.
  • Diese Aufgabe wird durch Verfahren gemäß der Ansprüche 1 und 2 und durch ein Halbleiterbauelement gemäß Anspruch 19 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Ein Ausführungsbeispiel der Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements mit Driftgebieten eines ersten Dotierungstyps und Kompensationsgebieten eines zweiten Dotierungstyps. Das Verfahren umfasst das Bereitstellen einer ersten Halbleiterschicht und das Herstellen mehrerer Schichtstapelanordnungen übereinander auf der ersten Halbleiterschicht. Jede Schichtstapelanordnung umfasst wenigstens eine zweite Halbleiterschicht mehrere erste Dotierstoffgebiete mit Dotierstoffen des ersten Dotierungstyps und mehrere zweite Dotierstoffgebiete mit Dotierstoffgebieten des zweiten Dotierstofftyps, wobei wenigstens einige der ersten Dotierstoffgebiete und wenigstens einige der zweiten Dotierstoffgebiete abwechselnd und beabstandet zueinander angeordnet sind, und Zwischenschichtsegmente zwischen wenigstens einigen benachbarten ersten und zweiten Dotierstoffgebieten. Die Zwischenschichtsegmente werden für jede der Schichtstapelanordnungen separat hergestellt und die ersten Dotierstoffgebiete und die zweiten Dotierstoffgebiete von zwei aneinander grenzenden Schichtstapelanordnungen werden so hergestellt, dass wenigstens einige der ersten Dotierstoffgebiete im Wesentlichen in einer ersten Richtung übereinander angeordnet sind und das wenigstens einige der zweiten Dotierstoffgebiete in der ersten Richtung im Wesentlichen übereinander angeordnet sind. Das Verfahren umfasst außerdem das Diffundieren der Dotierstoffe der ersten und zweiten Dotierstoffgebiete derart, dass Driftgebiete aus Dotierstoffen erster Dotierstoffgebiete gebildet werden und dass Kompensationsgebiete aus Dotierstoffen zweiter Dotierstoffgebiete gebildet werden.
  • Ein zweites Ausführungsbeispiel betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements mit Driftgebieten eines ersten Dotierungstyps und Kompensationsgebieten eines zweiten Dotierungstyps. Das Verfahren umfasst der Bereitstellen einer Halbleiterschicht und das Herstellen mehrerer Schichtstapelanordnungen übereinander auf der ersten Halbleiterschicht. Jede Schichtstapelanordnung umfasst wenigstens eine zweite Halbleiterschicht mit einer Grunddotierung eines ersten Dotierungstyps, mehrere Dotierstoffgebiete mit Dotierstoffen des zweiten Dotierungstyps, die in einer zweiten Richtung beanstandet zueinander angeordnet sind, und zwei Zwischenschichtsegmente zwischen wenigstens einigen benachbarten Dotierstoffgebieten, wobei die zwei Zwischenschichtsegmente beabstandet zueinander in der zweiten Richtung angeordnet sind. Die Zwischenschichtsegmente werden separat für jede der Schichtstapelanordnungen hergestellt, wobei die Dotierstoffgebiete der zwei aneinander grenzenden Schichtstapelanordnungen so hergestellt werden, das wenigstens einige der Dotierstoffgebiete in einer ersten Richtung im Wesentlichen übereinander liegend angeordnet sind. Das Verfahren umfasst außerdem das Diffundieren der Dotierstoffe der Dotierstoffgebiete derart, dass von dem Driftgebiet und dem Kompensationsgebiet ein Gebiet durch Dotierstoffe der Dotierstoffgebiete gebildet ist und dass von dem Driftgebiet und dem Kompensationsgebiet das andere Gebiet durch Gebiete mit der Grunddotierung der zweiten Halbleiterschichten gebildet ist.
  • Ein weiteres Ausführungsbeispiel betrifft ein Halbleiterbauelement mit mehreren Driftgebieten eines ersten Dotierstofftyps und mehreren Kompensationsgebieten eines zweiten Dotierstofftyps. Die mehreren Driftgebiete und die mehreren Kompensationsgebiete sind abwechselnd angeordnet, wobei jedes der Driftgebiete und jedes der Kompensationsgebiete sich durch mehrere Halbleiterschichten erstreckt, die in einer ersten Richtung übereinander angeordnet sind. Außerdem sind wenigstens einige der Driftgebiete von einem benachbarten Kompensationsgebiet durch eine Zwischenschicht getrennt, die mehrere Zwischenschichtsegmente aufweist, die in den Halbleiterschichten angeordnet sind.
  • Beispiele werden nachfolgend anhand von Zeichnungen näher erläutert. Diese Zeichnungen dienen zur Erläuterung des Grundprinzips, so dass nur solche Aspekte dargestellt sind, die zum Verständnis des Grundprinzips notwendig sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen, sofern nichts anderes angegeben ist, gleiche Bezugszeichen gleiche Merkmale mit gleicher Bedeutung.
  • 1 (die 1A bis 1F umfasst) veranschaulicht ein erstes Ausführungsbeispiel eines Verfahrens zum Herstellen n- und p-dotierter Säulen, die durch Zwischenschichten getrennt sind;
  • 2 (die 2A und 2B umfasst) veranschaulicht eine Modifikation des Verfahrens gemäß 1;
  • 3 veranschaulicht ein Ausführungsbeispiel eines Halbleiterbauelements, das als Transistor ausgebildet ist und das komplementär dotierte Driftgebiete und Kompensationsgebiete aufweist, die durch Zwischenschichten getrennt sind;
  • 4 veranschaulicht ein Ausführungsbeispiel eines Halbleiterbauelements, das als Diode ausgebildet ist und das komplementär dotierte Driftgebiete und Kompensationsgebiete aufweist, die durch Zwischenschichten getrennt sind;
  • 5 (die 5A bis 5E umfasst) veranschaulicht ein Ausführungsbeispiel eines Verfahrens zum Herstellen erster und zweiter Dotierstoffgebiete in einer Halbleiterschicht, die durch Zwischenschichtsegmente getrennt sind;
  • 6 veranschaulicht eine Halbleiteranordnung, die durch eine Modifikation des Verfahrens gemäß 5 erhalten wird;
  • 7 veranschaulicht eine horizontale Querschnittsdarstellung eines der in den 3 und 4 dargestellten Halbleiterbauelemente;
  • 8 veranschaulicht ein zweites Ausführungsbeispiel zum Anordnen von Zwischenschichtsegmenten in einer Anordnung mit mehreren Halbleiterschichten;
  • 9 veranschaulicht ein drittes Ausführungsbeispiel zum Anordnen von Zwischenschichtsegmenten in einer Anordnung mit mehreren Halbleiterschichten;
  • 10 veranschaulicht ein viertes Ausführungsbeispiel zum Anordnen von Zwischenschichtsegmenten in einer Anordnung mit mehreren Halbleiterschichten;
  • 11 veranschaulicht ein fünftes Ausführungsbeispiel zum Anordnen von Zwischenschichtsegmenten in einer Anordnung mit mehreren Halbleiterschichten;
  • Die 1A bis 1F veranschaulichen ein erstes Ausführungsbeispiel eines Verfahrens zum Herstellen n-dotierter und p-dotierter Säulen, die in einem Halbleiterkörper nebeneinander angeordnet sind und die wenigstens teilweise durch Zwischenschichten voneinander getrennt sind. Dieses Verfahren ist insbesondere nützlich bei der Herstellung von Leistungshalbleiterbauelementen, wie beispielsweise Leistungstransistoren oder Leistungsdioden, bei denen n-dotierte und p-dotierte Halbleitersäulen als Driftgebiete und Kompensationsgebiete benötigt werden.
  • Bezugnehmend auf 1A wird in einem ersten Schritt eine erste Halbleiterschicht 110 mit einer ersten Oberfläche 111 und einer zweiten Oberfläche 112 bereitgestellt. Die erste Halbleiterschicht 110 ist beispielsweise ein Halbleitersubstrat. 1A veranschaulicht einen Querschnitt der ersten Halbleiterschicht 110 in einer vertikalen Schnittebene, welche eine Ebene senkrecht zu den ersten und zweiten Oberflächen 111, 112 ist. Die erste Halbleiterschicht 110 kann aus einem herkömmlichen Halbleitermaterial bestehen, wie beispielsweise aus Silizium (Si), Siliziumkarbid (SiC), Galliumnitrid (GaN) oder Galliumarsenid (GaAs). In diesem Zusammenhang sei erwähnt, dass das Material der Epitaxieschichten, die in nachfolgend noch erläuterter Weise auf der ersten Schicht hergestellt werden, dem Material der ersten Schicht 110 entsprechen kann.
  • Die erste Halbleiterschicht 110 kann hochdotiert sein und kann eine Dotierungskonzentration aufweisen, die beispielsweise im Bereich zwischen 1018 (1E18) cm–3 und 1022 (1E22) cm–3 liegt. Die erste Halbleiterschicht 110 oder wenigstens Teile der ersten Halbleiterschicht 110 können in dem fertigen Bauelement als aktives Bauelementgebiet dienen, wie beispielsweise als Draingebiet in einem MOSFET oder als Emittergebiet in einer Diode.
  • Bezugnehmend auf 1B wird eine erste von mehreren Schichtstapelanordnungen auf der ersten Oberfläche 111 der ersten Halbleiterschicht 110 hergestellt. Die Schichtstapelanordnung umfasst wenigstens eine zweite Halbleiterschicht 1201, die insbesondere eine monokristalline und epitaktisch auf der ersten Halbleiterschicht 110 gewachsene Halbleiterschicht sein kann. Das Herstellen der Schichtstapelanordnung umfasst außerdem das Herstellen von mehreren ersten und zweiten Dotierstoffgebieten 11, 21, wobei die ersten und zweiten Dotierstoffgebiete 11, 21 abwechselnd in der wenigstens einen zweiten Halbleiterschicht 1201 angeordnet sind. Die ersten Dotierstoffgebiete 11 werden beispielsweise hergestellt durch Implantieren von Dotierstoffatomen eines ersten Leitungstyps in die Halbleiterschicht 1201 über eine erste Oberfläche 1211. Die zweiten Dotierstoffgebiete 11 werden beispielsweise hergestellt durch Implantieren von Dotierstoffen eines zweiten Dotierstofftyps in die Halbleiterschicht 1201. Bei dem in 1B dargestellten Ausführungsbeispiel ist die erste Oberfläche 1211 der zweiten Halbleiterschicht 1201 die Oberfläche der zweiten Halbleiterschicht 1201, der ersten Halbleiterschicht 110 abgewandt ist.
  • Außerdem werden Gräben 1231 so hergestellt, dass sie sich von der ersten Oberfläche 1211 im Wesentlichen in einer ersten Richtung in die wenigstens eine zweite Halbleiterschicht 1201 hinein erstrecken. Bei dem in 1 dargestellten Ausführungsbeispiel ist die erste Richtung die vertikale Richtung der zweiten Halbleiterschicht 1201. Die ”vertikale Richtung” der zweiten Halbleiterschicht 1201 ist die Richtung senkrecht zu der ersten Oberfläche 1211. Die Gräben 1231 werden zwischen benachbarten ersten und zweiten Dotierstoffgebieten 11, 21 hergestellt. Diese Gräben 1231 trennen oder isolieren daher die ersten und zweiten Dotierstoffgebiete 11, 21 voneinander. Bei dem in 1B dargestellten Ausführungsbeispiel werden die Gräben so hergestellt, dass sie sich nicht vollständig durch die Schichtstapelanordnung mit der wenigstens einen Halbleiterschicht 1201 hindurcherstrecken. Dies ist jedoch lediglich ein Beispiel. Gemäß weiteren Ausführungsbeispielen, die nachfolgend noch erläutert werden, können sich die Gräben 1231 auch vollständig durch den Schichtstapel mit der wenigstens einen zweiten Halbleiterschicht 1201 hindurch- und sogar in die darunter liegende Halbleiterschicht (110 in 1B) hineinerstrecken. Die ersten und zweiten Dotierstoffgebiete 11, 21 können vor Herstellen der Gräben 1231 hergestellt werden oder können nach Herstellen der Gräben 1231 hergestellt werden. Letzteres insbesondere dann, wenn die Schichtstapelanordnung nur eine zweite Halbleiterschicht enthält.
  • Bezugnehmend auf 1C werden die Gräben 1231 mit einem Füllmaterial aufgefüllt, so dass Zwischenschichtsegmente 31 zwischen den ersten und zweiten Dotierstoffgebieten 11, 21 hergestellt werden. Das Füllmaterial ist beispielsweise ein dielektrisches Material, wie beispielsweise ein Oxid oder ein Nitrid.
  • Die in den 1B und 1C dargestellten Verfahrensschritte zum Herstellen des ersten Schichtstapels mit wenigstens einer zweiten Halbleiterschicht 1201, den ersten und zweiten Dotierstoffgebieten 11, 21 und den Zwischenschichtsegmenten 31 werden mehrere Male wiederholt, so dass bezugnehmend auf 1D mehrere Schichtstapelanordnungen übereinander auf der ersten Halbleiterschicht 120 hergestellt werden, wobei jede der Schichtstapelanordnungen wenigstens eine zweite Halbleiterschicht 1201–1206 enthält. In jeder dieser Schichtstapelanordnungen mit wenigstens einer zweiten Halbleiterschicht 1201–1206 werden erste und zweite Dotierstoffgebiete 11, 21 und Zwischenschichtsegmente 31, die die ersten und zweiten Dotierstoffgebiete 11, 21 voneinander trennen, hergestellt. Die Zwischenschichtsegmente 31 der einzelnen Schichtstapelanordnungen werden separat (getrennt) hergestellt, d. h. die Zwischensegmente 31 einer Schichtstapelanordnung werden hergestellt bevor eine weitere Schichtstapelanordnung auf der einen Schichtstapelanordnung hergestellt wird.
  • Bei dem in den 1A bis 1F dargestellten Ausführungsbeispiel umfasst jede Schichtstapelanordnung nur eine zweite Halbleiterschicht 1201–1206. Dies ist jedoch lediglich ein Beispiel. Bezugnehmend auf die 2A und 2B, die einen Querschnitt durch eine Schichtstapelanordnung gemäß einem weiteren Ausführungsbeispiel zeigen, kann eine Schichtstapelanordnung mehrere zweite Halbleiterschichten 120i1, 120i2, 120im enthalten, die übereinander angeordnet sind. Die in den 2A und 2B dargestellte Schichtstapelanordnung umfasst drei zweite Halbleiterschichten 120i1, 120i2, 120im. Dies ist jedoch lediglich ein Beispiel. Die Anzahl der zweiten Halbleiterschichten kann beliebig gewählt werden.
  • Bezugnehmend auf die 2A werden erste und zweite Halbleitergebiete 11, 21 in jeder der zweiten Halbleiterschichten 120i1, 120i2, 120im einer Schichtstapelanordnung hergestellt, bevor in nächsten Verfahrensschritten die Zwischenschichtsegmente 31 hergestellt werden, was im Ergebnis in 2B dargestellt ist. Die Zwischenschichtsegmente 31 können so hergestellt werden, dass sie sich vollständig durch eine Schichtstapelanordnung hindurcherstrecken oder dass sie sich nicht vollständig durch eine Schichtstapelanordnung hindurcherstrecken.
  • Bei den nachfolgend erläuterten Ausführungsbeispielen umfassen die einzelnen Schichtstapelanordnungen jeweils nur eine zweite Halbleiterschicht. Dies ist jedoch lediglich ein Beispiel. Diese Schichtstapelanordnungen können auch so hergestellt werden, dass sie mehrere zweite Halbleiterschichten aufweisen, wobei in jeder zweiten Halbleiterschicht erste und zweite Dotierstoffgebiete 11, 21 hergestellt werden und wobei Zwischenschichtsegmente hergestellt werden, nachdem die einzelnen zweiten Halbleiterschichten einer Schichtstapelanordnung hergestellt wurden.
  • Bezugnehmend auf 1D werden die ersten und zweiten Dotierstoffgebiete 11, 21 in der Anordnung mit den mehreren Halbleiterschichtanordnungen oder den mehreren zweiten Halbleiterschichten 1201–1206 so hergestellt, dass mehrere Gruppen mit ersten Dotierstoffgebieten 11 und mehrere Gruppen mit zweiten Dotierstoffgebieten 21 vorhanden sind, wobei die ersten Dotierstoffgebiete einer Gruppe in vertikaler Richtung im Wesentlichen übereinander angeordnet sind und wobei die zweiten Dotierstoffgebiete einer Gruppe in der vertikalen Richtung im Wesentlichen übereinander angeordnet sind. ”Im Wesentlichen in der vertikalen Richtung übereinander angeordnet” bedeutet, dass die Dotierstoffgebiete in vertikaler Richtung der Halbleiterschichtanordnung wenigstens annähernd übereinander liegend angeordnet sind. ”Wenigstens annähernd” bedeutet in diesem Zusammenhang, dass die ersten oder zweiten Halbleitergebiete von zwei benachbarten zweiten Halbleiterschichten in horizontaler Richtung versetzt zueinander angeordnet sein können, wobei der Versatz (Offset) beispielsweise maximal im Bereich der Breite des Zwischenschichtsegments liegt. Die ”Breite” des Zwischenschichtsegments ist deren Abmessung in horizontaler Richtung. Die Anordnung mit den zweiten Halbleiterschichten 1201–1206 weist zwei horizontale Richtungen auf, die senkrecht zueinander verlaufen: Eine erste horizontale Richtung, die im Wesentlichen senkrecht zu den Zwischenschichtsegmenten 31 verläuft; und eine zweite horizontale Richtung, die senkrecht zu den in den 1A bis 1F dargestellten Schnittebenen verläuft. Im Zusammenhang mit der vorliegenden Beschreibung bedeutet ”horizontale Richtung” die erste horizontale Richtung, sofern nichts anderes ausgeführt ist.
  • Die in 1D dargestellte Anordnung umfasst sechs Schichtstapelanordnungen mit einer zweiten Halbleiterschicht 1201–1206 in jedem Schichtstapel. Dies ist jedoch lediglich ein Beispiel. Die Anzahl von Schichtstapelanordnungen und daher die Anzahl von zweiten Halbleiterschichten kann beliebig gewählt werden. Gemäß weiterer Ausführungsbeispiele umfasst die Halbleiterschichtanordnung n = 9 oder n = 15 zweite Halbleiterschichten. Die einzelnen Schichtstapelanordnungen können jeweils eine gleiche Anzahl von zweiten Halbleiterschichten aufweisen, wie beispielsweise eine zweite Halbleiterschicht bei den Ausführungsbeispielen gemäß der 1A bis 1E, oder die einzelnen Schichtstapelanordnungen können unterschiedliche Anzahlen von zweiten Halbleiterschichten aufweisen.
  • Die Zwischenschichtsegmente 31 in den einzelnen Schichtstapelanordnungen werden so hergestellt, dass verschiedene Gruppen von Zwischenschichtsegmenten 31 vorhanden sind, wobei die Zwischenschichtsegmente einer Gruppe in vertikaler Richtung im Wesentlichen übereinander liegend angeordnet sind. ”Im Wesentlichen übereinander liegend” bedeutet, dass die Zwischenschichtsegmente 31 in horizontaler Richtung leicht versetzt zueinander angeordnet sein können. Gemäß einem Ausführungsbeispiel beträgt der horizontale Versatz (Offset) von zwei Zwischenschichtsegmenten 31, die in aneinandergrenzenden zweiten Halbleiterschichten 1201–1206 angeordnet sind, maximal das Doppelte der Dicke oder maximal die Dicke der Zwischenschichtsegmente. Die Dicke der Zwischenschichtsegmente 31 ist deren Abmessung in horizontaler Richtung. Solche Zwischenschichtsegmente 31, die in vertikaler Richtung übereinander liegend angeordnet sind, bilden eine Zwischenschicht 30, wobei, bezugnehmend auf 1D, mehrere Zwischenschichten 30 vorhanden sind, wobei jede dieser Zwischenschichten zwischen ersten und zweiten Dotierstoffgebieten 11, 21 angeordnet ist.
  • Die zweiten Halbleiterschichten 1201–1206 können undotiert (intrinsisch) sein oder können eine Grunddotierung aufweisen. Gemäß einem Ausführungsbeispiel weisen die zweiten Halbleiterschichten eine n-Grunddotierung auf, deren Dotierungskonzentration beispielsweise 1·1016 (1E16)cm–3 beträgt. Eine Dicke der einzelnen zweiten Halbleiterschichten liegt beispielsweise im Bereich zwischen 2 μm und 10 μm. Die ”Dicke” der zweiten Halbleiterschichten 1201–1206 ist deren Abmessung in vertikaler Richtung. Ein gegenseitiger Abstand zwischen zwei benachbarten Zwischenschichtsegmenten 31 in den einzelnen zweiten Halbleiterschichten 1201–1206 liegt beispielsweise im Bereich zwischen 3 μm und 8 μm, insbesondere zwischen 4 μm und 6 μm. Dieser gegenseitige Abstand zwischen zwei benachbarten Isolationsgebieten definiert einen ”Zellenpitch” (engl.: cell pitch).
  • Bezugnehmend auf 1E wird eine dritte Halbleiterzone 130 auf der obersten Schichtstapelanordnung hergestellt. Die ”oberste Schichtstapelanordnung” ist die Schichtstapelanordnung der Halbleiterschichtanordnung, die die zu der ersten Halbleiterschicht 110 am weitesten entfernte Schicht enthält. Eine Dicke der dritten Halbleiterschicht 130 liegt beispielsweise im Bereich zwischen 0,5 μm und 3 μm, insbesondere zwischen 1 μm und 2 μm. Die Dotierungskonzentration der dritten Halbleiterschicht 130 liegt beispielsweise im Bereich zwischen 1015 cm–3 und 1017 cm–3 (1E15 cm–3 bis 1E17 cm–3), insbesondere zwischen 5·1015 cm–3 und 5·1016 cm–3 (5E15 cm–3 bis 5E16 cm–3).
  • Bezugnehmend auf 1F wird in nächsten Verfahrensschritten ein Halbleiterkörper, der die erste Halbleiterschicht 110, die Schichtstapel mit den zweiten Halbleiterschichten 1201–1206 und die dritte Halbleiterschicht 130 enthält, einem Temperaturprozess unterzogen, bei dem der Halbleiterkörper für eine Diffusionsdauer auf eine Diffusionstemperatur aufgeheizt wird. Die Diffusionstemperatur liegt beispielsweise im Bereich zwischen 1000°C und 1300°C, die Diffusionsdauer liegt beispielsweise im Bereich zwischen 10 Minuten und 300 Minuten, insbesondere zwischen 30 Minuten und 180 Minuten. Während dieses Temperaturprozesses oder Diffusionsprozesses diffundieren Dotierstoffatome aus den ersten und zweiten Dotierstoffgebieten 11, 21 in Halbleitergebiete, die die ersten und zweiten Dotierstoffgebiete 11, 21 umgeben. Während des Diffusionsprozesses werden die Dotierstoffe aus den ersten und zweiten Halbleitergebieten 11, 21 in das Kristallgitter des umgebenden Halbleitermaterials eingebaut, so dass die Dotierstoffe aktiviert werden. Die Dotierstoffe diffundieren in jede Richtung, wobei in horizontaler Richtung die Zwischenschichten 30 als Diffusionsstoppschichten wirken, die verhindern, dass Dotierstoffe durch die Zwischenschichten 30 diffundieren. In vertikaler Richtung diffundieren Dotierstoffe über die Grenzen zwischen aneinander angrenzenden zweiten Halbleiterschichten 1201–1206 hinweg, so dass dotierte Gebiete, die aus Dotierstoffen von Dotierstoffgebieten in einer zweiten Halbleiterschicht resultieren, mit dotierten Gebieten verschmelzen/zusammenwachsen, die aus Dotierstoffen von Dotierstoffgebieten in einer benachbarten zweiten Halbleiterschicht resultieren. Im Ergebnis umfasst der Halbleiterkörper erste Halbleitergebiete 10, die mit Dotierstoffen des ersten Dotierungstyps dotiert sind, und zweite Halbleitergebiete 20, die mit Dotierstoffen des zweiten Dotierungstyps dotiert sind, wobei jedes dieser Halbleitergebiete in vertikaler Richtung des Halbleiterkörpers sich über die mehreren der zweiten Halbleiterschichten 1201–1206 erstreckt und in horizontaler Richtung durch die Zwischenschichten 30 begrenzt ist. In diesem Zusammenhang sei darauf hingewiesen, dass – insbesondere, wenn die zweiten Halbleiterschichten 1201–1206 epitaktisch gewachsen werden – keine sichtbare Grenze zwischen den einzelnen zweiten Halbleiterschichten vorhanden ist. Solche Grenzen sind in 1F nur zur Veranschaulichung (in gestrichelten Linien) dargestellt.
  • Bei dem in 1F dargestellten Ausführungsbeispiel ist der Temperaturprozess ein dedizierter Temperaturprozess, der nur dazu dient, Dotierstoffe aus den Dotierstoffgebieten in das umgebende Halbleitermaterial zu diffundieren. Dies ist jedoch lediglich ein Beispiel. Gemäß einem weiteren Ausführungsbeispiel können weitere Verfahrensschritte durchgeführt werden, bevor der Temperaturprozess durchgeführt wird. Diese Verfahrensschritte können die Implantation von Dotierstoffatomen zum Herstellen von zusätzlichen aktiven Gebieten, wie beispielsweise Body- und Sourcegebieten (in 1F nicht dargestellt) eines MOSFET, umfassen. Ein Temperaturprozess, der nach diesen zusätzlichen Schritten durchgeführt wird, kann dazu dienen, die ersten und zweiten Halbleitergebiete 10, 20 herzustellen und kann auch dazu dienen, die Body- und Sourcegebiete herzustellen. Selbstverständlich ist es auch möglich, vor Implantieren der Dotierstoffe für die Source- und Bodygebiete, einen ersten Temperaturprozess durchzuführen, der die ersten und zweiten Halbleitergebiete nicht vollständig herstellt, und nach Implantieren der Dotierstoffe für die Source- und Bodygebiete einen zweiten Temperaturprozess durchzuführen, der die Body- und Sourcegebiete bildet und der die ersten und zweiten Halbleitergebiete 10, 20 fertig stellt.
  • Während des Diffusionsprozesses diffundieren Dotierstoffe aus der obersten zweiten Halbleiterschicht 1206 auch in die dritte Halbleiterschicht 130. Dies in 1F jedoch nicht explizit dargestellt.
  • Die ersten und zweiten Halbleitergebiete 10, 20 sind durch die Zwischenschichten 30 voneinander getrennt, wobei jede dieser Zwischenschichten 30 mehrere Zwischenschichtsegmente 31 aufweist, die in vertikaler Richtung aufeinander ausgerichtet sind, d. h. die in vertikaler Richtung im Wesentlichen übereinander angeordnet sind. Bei dem in 1F dargestellten Ausführungsbeispiel sind die Zwischenschichtsegmente 31 der einzelnen Zwischenschichten 30 in vertikaler Richtung beabstandet zueinander angeordnet. Dies ist jedoch lediglich ein Beispiel. Weitere Ausführungsbeispiele von Zwischenschichten 30 mit mehreren Zwischenschichtsegmenten 31 werden nachfolgend unter Bezugnahme auf die 7 bis 10 noch erläutert werden.
  • Die ersten und zweiten Halbleitergebiete 10, 20 können Driftgebiete und Kompensationsgebiete eines Leistungshalbleiterbauelements bilden. Zu Zwecken der Erläuterung sei angenommen, dass die ersten Halbleitergebiete 10 Driftgebiete des Halbleiterbauelements bilden und dass die zweiten Halbleitergebiete 20 Kompensationsgebiete des Halbleiterbauelements bilden.
  • 3 veranschaulicht einen vertikalen Querschnitt eines MOSFET, der als Driftgebiet ein erstes Halbleitergebiet 10 gemäß 1F und als Kompensationsgebiet ein zweites Halbleitergebiet 20 gemäß 1F aufweist. Zu Zwecken der Veranschaulichung ist in 3 lediglich eine unterste zweite Halbleiterschicht 1201 und eine oberste zweite Halbleiterschicht 120n dargestellt. Die ”unterste zweite Halbleiterschicht” ist die zweite Halbleiterschicht, die an die erste Halbleiterschicht 110 angrenzt, d. h. die zweite Halbleiterschicht der Schichtstapelanordnung, die zuerst hergestellt wurde. Die ”oberste zweite Halbleiterschicht” ist die zweite Halbleiterschicht, die als letzte der zweiten Halbleiterschichten hergestellt wurde. In 3 bezeichnet n die Gesamtzahl der Schichtstapelanordnungen bzw. der zweiten Halbleiterschichten, die beispielsweise n = 6, n = 9 oder n = 15 beträgt.
  • Zusätzlich zu der in 1F dargestellten Struktur umfasst der MOSFET gemäß 3 mehrere Transistorzellen, wobei jede dieser Transistorzellen in der zweiten Halbleiterschicht 130 ein Bodygebiet 41 des zweiten Dotierungstyps und ein Sourcegebiet 42 des ersten Dotierungstyps aufweist. Die Bodygebiete 41 der einzelnen Transistorzellen werden beispielsweise so hergestellt, dass jedes dieser Bodygebiete 41 an ein Kompensationsgebiet 20 angrenzt. Das Herstellen der Sourcegebiete 42 und der Bodygebiete 41 umfasst beispielsweise die Implantation von Dotierstoffatomen, wie beispielsweise Boronatome und Indiumatomen, und die Diffusion der implantierten Dotierstoffatome in das umgebende Halbleitermaterial unter Verwendung eines Temperaturprozesses. Bezugnehmend auf die vorangehende Erläuterung kann dieser Temperaturprozess auch dazu dienen, die ersten und zweiten Halbleitergebiete 10, 20 herzustellen oder fertigzustellen.
  • Der MOSFET umfasst außerdem eine Gateelektrode 43, die den einzelnen Transistorzellen gemeinsam ist und die benachbart zu dem Bodygebiet 41 angeordnet ist und gegenüber dem Bodygebiet 41 durch ein Gatedielektrikum 44 isoliert ist. Bei dem in 3 dargestellten Ausführungsbeispiel sind die einzelnen Transistorzellen planare Transistorzellen, d. h. die Gateelektrode 43 ist eine planare Elektrode, die oberhalb der dritten Halbleiterschicht 130 angeordnet ist. Dies ist jedoch lediglich ein Beispiel. Der MOSFET kann auch mit beliebigen anderen Transistorzellen implementiert werden, wie beispielsweise mit Trenchzellen, bei denen die Gateelektrode in Gräben angeordnet ist.
  • In der dritten Halbleiterschicht 130 sind zwischen den Bodygebieten 41 der einzelnen Transistorzellen Halbleitergebiete des ersten Dotierungstyps angeordnet. Jedes dieser Halbleitergebiete 45 grenzt an eines der Driftgebiete 10 der zweiten Halbleiterschichten 1201–120n an und bildet daher einen Teil des gesamten Driftgebiets des MOSFETs. Der Driftgebietabschnitt 45 in der dritten Halbleiterschicht 130 erstreckt sich bis an die erste Oberfläche 131 der dritten Halbleiterschicht 130, wobei die erste Oberfläche 131 die Oberfläche der dritten Halbleiterschicht 130 ist, die von der obersten zweiten Halbleiterschicht 120n wegzeigt. Die Dotierungskonzentration des Halbleitergebiets 45 entspricht bei einem Ausführungsbeispiel einer Grunddotierung der dritten Halbleiterschicht 130. Gemäß einem weiteren Ausführungsbeispiel weist die dritte Halbleiterschicht 130 eine niedrigere Dotierungskonzentration als das Halbleitergebiet 45 auf und das Halbleitergebiet 45 wird durch Implantation von Dotierstoffen des ersten Dotierungstyps hergestellt.
  • Die Body- und Sourcegebiete 41, 42 der einzelnen Transistorzellen sind elektrisch an eine gemeinsame Sourceelektrode 47 angeschlossen, die durch eine Isolationsschicht 46 elektrisch gegenüber der Gateelektrode 43 isoliert ist. Bei dem in 3 dargestellten MOSFET dient die Halbleiterschicht 110 als Draingebiet 48 und weist eine Drainelektrode 49 auf, die auf der zweiten Oberfläche 110 hergestellt ist. In diesem Zusammenhang sei erwähnt, dass eine Dicke der ersten Halbleiterschicht 110 reduziert werden kann, bevor die Drainelektrode 48 hergestellt wird. Ein Reduzieren der Dicke umfasst beispielsweise ein Ätzverfahren oder ein Polierverfahren, wie beispielsweise ein chemisch-mechanisches Polieren (CMP).
  • Der in 3 dargestellte MOSFET kann wie ein herkömmlicher MOSFET ein- und ausgeschaltet werden. Zu Zwecken der Erläuterung sei angenommen, dass der MOSFET ein n-leitender MOSFET ist, der n-dotierte Source- und Driftgebiete 42, 10, 45, ein n-dotiertes Draingebiet 110 und p-dotierte Body- und Kompensationsgebiete 41, 20 aufweist. Der MOSFET schaltet ein (leitet), wenn eine positive Spannung zwischen den Drain- und Sourceanschlüssen D, S, die durch die Drain- und Sourceelektroden 49, 47 gebildet werden, anliegt und wenn ein elektrisches Potential an die Gateelektrode 43, G angelegt wird, das einen leitenden Kanal in dem Bodygebiet 41 zwischen dem Sourcegebiet 42 und dem Driftgebiet 45 entlang der Gateelektrode 43 bewirkt. Bei einem n-leitenden und selbstsperrenden MOSFET ist das Gatepotential ein positives Potential relativ zu dem Sourcepotential (welches das elektrische Potential an dem Sourceanschluss S ist), und bei einem n-leitenden und selbstleitenden MOSFET ist das Gatepotential beispielsweise Null bezogen auf das Sourcepotential. Der in 3 dargestellte MOSFET ist ein selbstsperrender MOSFET. Ein selbstleitender MOSFET kann dadurch erhalten werden, dass in dem Bodygebiet 41 zwischen dem Sourcegebiet 42 und dem Driftgebiet 45 entlang der Gateelektrode 43 ein n-dotierter Kanal vorgesehen wird.
  • Wenn das Bauelement eingeschaltet ist, fließen n-Ladungsträger (Elektronen) zwischen dem Drainanschluss D und dem Sourceanschluss S. Wenn das Bauelement durch Unterbrechen des leitenden Kanals zwischen den Sourcegebieten 42 und den Driftgebieten 45, 10 ausgeschaltet wird, und wenn immer noch eine positive Spannung zwischen den Drain- und Sourceanschlüssen D, S vorhanden ist, werden die pn-Übergänge zwischen den Bodygebieten 41 und den Driftgebieten 45, 10 in Sperrrichtung gepolt, so dass sich eine Verarmungszone oder Raumladungszone hauptsächlich in dem Driftgebiet 45, 10 ausbreitet. Je höher die Drain-Sourcespannung ist, umso weiter erstreckt sich das Verarmungsgebiet in Richtung des Draingebiets 110 in die Driftgebiete 10 hinein. Innerhalb der Verarmungszone weist ein n-dotiertes Driftgebiet, wie beispielsweise das Driftgebiet 10 gemäß 3, positiv geladene ionisierte Dotierstoffatome auf. Diese positiven Ladungen stehen im Zusammenhang mit einem elektrischen Feld, welches über die Zwischenschichten 30 hinweg wirkt und das dazu führt, dass Abschnitt der Kompensationsgebiete 20 an Ladungsträgern verarmen. Dies führt zu negativen Ladungen in den Kompensationsgebieten 20. Dadurch finden positive Ladungen in den Driftgebieten 10 korrespondierende negative Ladungen in den Kompensationsgebieten 20. Dadurch können n- und p-Säulen vollständig ausgeräumt werden, was zu einer hohen Spannungsfestigkeit des Bauelements führt
  • Bei dem in 3 dargestellten Ausführungsbeispiel sind die Zwischenschichten 30 keine durchgehenden Gebiete, sondern weisen Öffnungen auf, in denen die Driftgebiete 10 und die Kompensationsgebiete 20 aneinander angrenzen. Dies hat den Vorteil, dass heiße Ladungsträger, die in dem Driftgebiet 10 oder dem Kompensationsgebiet 20 entstehen können, durch die Öffnungen in den Zwischenschichten 30 in das jeweils andere Gebiet abfließen können. Dies hat drei Vorteile: i) erzeugte Minoritätsladungsträger werden effektiver genutzt abgesaugt, ii) Der durch das Sourcegebiet 42, das Bodygebiet 41 und das Driftgebiet 10 gebildete parasitäre Bipolartransistor weist einen niedrigeren Basisstrom auf, iii) heiße Ladungsträger werden nicht in die Zwischenschichten 30 injiziert. Diese Vorteile führen zu einer erhöhten Zuverlässigkeit des Bauelements, das heißt zu einer niedrigeren Ausfallrate.
  • Obwohl das Funktionsprinzip des in 3 dargestellten Bauelements anhand eines n-leitenden MOSFET erläutert wurde, ist die in 3 dargestellte Struktur mit dem Driftgebiet 10 und dem Kompensationsgebiet 20 selbstverständlich nicht darauf beschränkt, in einem n-leitenden MOSFET eingesetzt zu werden. Diese Struktur kann auch bei einem p-leitenden MOSFET verwendet werden, der sich von einem n-leitenden MOSFET dadurch unterscheidet, dass die Halbleitergebiete im Vergleich zu den Halbleitergebieten eines n-leitenden MOSFET komplementär dotiert sind.
  • 4 veranschaulicht ein Ausführungsbeispiel einer Leistungsdiode, die eine Struktur mit einem Driftgebiet 10 und einem Kompensationsgebiet 20 gemäß 1F aufweist. Die Diode umfasst ein erstes Emittergebiet 51, wie beispielsweise ein n-Emittergebiet, das durch die erste Halbleiterschicht 110 gebildet ist, und ein zweites Emittergebiet 53, wie beispielsweise ein p-Emittergebiet, das durch die dritte Halbleiterschicht 130 gebildet ist. Die dritte Halbleiterschicht 130 ist entweder so hergestellt, dass sie eine Dotierungskonzentration aufweist, die ausreichend ist, um das zweite Emittergebiet 53 zu bilden, oder wird dotiert durch Implantieren und/oder Diffundieren von Dotierstoffen in die dritte Halbleiterschicht 130 nach deren Herstellung. Das erste Emittergebiet 51 wird durch eine erste Elektrode 52 kontaktiert, die bei dem in 3 dargestellten Ausführungsbeispiel eine Katode bildet, und das zweite Emittergebiet 53 wird durch eine zweite Emitterelektrode 54 kontaktiert, die bei dem in 4 dargestellten Ausführungsbeispiel eine Anode der Leistungsdiode bildet.
  • Die 5A bis 5E veranschaulichen ein Ausführungsbeispiel eines Verfahrens zum Herstellen der Isolationssegmente 31 und der ersten und zweiten Dotierstoffgebiete 11, 21 in den zweiten Halbleiterschichten. Diese Figuren zeigen einen Querschnitt durch nur eine 120i der zweiten Halbleiterschichten. Selbstverständlich kann dieses Verfahren auf jede der zweiten Halbleiterschichten angewendet werden. In den 5A bis 5E bezeichnet 120i die zweite Halbleiterschicht und 121i bezeichnet eine erste Oberfläche der zweiten Halbleiterschicht 120i.
  • 5A veranschaulicht die zweite Halbleiterschicht nach Durchführen erster Verfahrensschritte, bei denen mehrere Gräben 123i hergestellt werden und bei denen diese Gräben 123i mit einem Füllmaterial gefüllt werden. Das Füllmaterial ist beispielsweise ein dielektrisches Material, wie beispielsweise ein Oxid, ein Nitrid oder ein hochdielektrisches (high-k) Material. Ein Oxid als dielektrisches Material kann abgeschieden oder thermisch gewachsen werden. Optional werden Mehrfachschichten mit zwei oder mehr Materialschichten in den Gräben 123i hergestellt durch aufeinanderfolgendes Herstellen von verschiedenen Materialschichten in den Gräben 123i und auf der ersten Oberfläche 121i.
  • Bezugnehmend auf 5A wird eine Füllmaterialschicht 33 so hergestellt, dass die Gräben 123i gefüllt werden und dass die Materialschicht die erste Oberfläche 121i überdeckt. Bezugnehmend auf 5B werden Öffnungen in der Materialschicht 33 oberhalb der ersten Oberfläche 121i hergestellt. Diese Öffnungen werden beispielsweise unter Verwendung eines Ätzprozesses mit Hilfe einer Ätzmaske 201 hergestellt. Die Ätzmaske 201 überdeckt solche Bereiche der Materialschicht 33, die nicht entfernt werden sollen. Abschnitte der Materialschicht, die nicht entfernt werden sollen, sind beispielsweise Abschnitte oberhalb der Gräben 123i.
  • Bezugnehmend auf die 5C und 5D bilden solche Abschnitte der Materialschicht 33, die auf der ersten Oberfläche 121i verbleiben, eine Implantationsmaske, die dazu verwendet wird, Dotierstoffe des ersten und zweiten Leitungstyps in die zweite Halbleiterschicht 120i zu implantieren. In 5C ist der Implantationsprozess zum Herstellen der ersten Dotierstoffgebiete 11 dargestellt. Bei diesem Prozess wird zusätzlich zu der Materialschicht 33 eine Maske 202 verwendet, die solche Öffnungen 32 der Materialschicht überdeckt, durch welche Dotierstoffe des zweiten Typs zum Herstellen des zweiten Dotierstoffgebiets 21 implantiert werden sollen, und die solche Öffnungen nicht abdeckt, durch welche Dotierstoffe des ersten Dotierungstyps zum Herstellen der ersten Dotierstoffgebiete 11 implantiert werden sollen. Da die ersten und zweiten Dotierstoffgebiete 11, 21 abwechselnd angeordnet sind, überdeckt die Maske 202 jede zweite Öffnung 32 der Materialschicht 33. Bezugnehmend auf 5C werden Dotierstoffe des ersten Dotierungstyps über solche Öffnungen, die nicht durch die zweite Maske 202 abgedeckt sind, in die zweite Halbleiterschicht 120i implantiert, wodurch die ersten Dotierstoffgebiete 11 hergestellt werden.
  • Bezugnehmend auf 5D wird die Maske 202 entfernt und die Öffnungen der Materialschicht 33, durch welche die Dotierstoffe des ersten Dotierungstyps implantiert wurden, werden durch eine zweite Maske 203 überdeckt. Außerdem werden Dotierstoffe des zweiten Dotierungstyps durch Öffnungen 31, die nicht durch die zweite Maske 203 überdeckt sind, in die zweite Halbleiterschicht 120i implantiert, um dadurch die zweiten Dotierstoffgebiete 21 herzustellen. Bei diesem Verfahren wird die Breite der ersten und zweiten Dotierstoffgebiete 11, 21 durch die Öffnungen 32, die in der Materialschicht 33 oberhalb der ersten Oberfläche 121i hergestellt werden, definiert.
  • Bezugnehmend auf 5E wird die zweite Maske 203 entfernt und die verbleibenden Abschnitte der Materialschicht 33 werden von der ersten Oberfläche 121i entfernt, wobei solche Abschnitte der Materialschicht 33, die in den Gräben 123i verbleiben, die Zwischenschichtsegmente 31 bilden.
  • Bei dem in 5E dargestellten Ausführungsbeispiel sind die ersten und zweiten Halbleitergebiete 11, 21 nahe der ersten Oberfläche 121i angeordnet. Dies ist jedoch lediglich ein Beispiel. Ein Abstand zwischen diesen Dotierstoffgebieten 11, 21 und der Oberfläche 121i in vertikaler Richtung ist abhängig von der Implantationsenergie, mit der die Dotierstoffatome implantiert werden. Gemäß einem weiteren Ausführungsbeispiel werden diese Dotierstoffgebiete 11, 21 so hergestellt, dass sie beabstandet zu der Oberfläche 121i angeordnet sind.
  • Bei Herstellen der Zwischenschichten 30 derart, dass diese mehrere Zwischenschichtsegemente aufweisen, die in den einzelnen zweiten Halbleiterschichten hergestellt werden, wie beispielsweise in der in den 5A bis 5E dargestellten zweiten Halbleiterschicht 120i, können mehrere flache Gräben anstelle eines tiefen Grabens hergestellt werden. Bei flachen Gräben gibt es keinen wesentlichen Versatz zwischen einem oberen und einem unteren Grabenabschnitt, der aus einer Neigung des Grabens resultieren könnte.
  • Bezugnehmend auf 5E werden optional Dotierstoffgebiete 12 mit Dotierstoffen des ersten Dotierungstyps unterhalb der ersten Oberfläche 121i entlang der Zwischenschichtsegmente 31 hergestellt. Während des Diffusionsprozesses (vgl. 1F) führen diese weiteren Dotierstoffgebiete 12 zu höher dotierten Gebieten des ersten Dotierungstyps an der Grenze zwischen zwei benachbarten zweiten Halbleiterschichten. Wenn die Zwischenschichtsegmente 31 so hergestellt werden, dass sie in vertikaler Richtung nicht aneinander angrenzen, führen die weiteren Dotierstoffgebiete 12 zu höher dotierten Halbleitergebieten in der Lücke zwischen zwei benachbarten Zwischenschichtsegmenten 31. Diese höher dotierten Gebiete des ersten Dotierungstyps reduzieren eine Diffusion von Dotierstoffen des zweiten Dotierungstyps aus den Kompensationsgebieten 20 in die Driftgebiete 10. Dies ist in 6 dargestellt, in der zwei benachbarte zweite Halbleiterschichten 120i, 120i+1 dargestellt sind. In 6 bezeichnet das Bezugszeichen 12' Dotierungsgebiete des ersten Dotierungstyps, die aus der Diffusion von Dotierstoffen des ersten Dotierungstyps aus den weiteren Dotierstoffgebieten 12 in das umgebende Halbleitermaterial resultieren.
  • Bezugnehmend auf 7, die einen horizontalen Querschnitt der Kompensationsgebiete und Driftgebiete (vgl. 3 und 4) zeigt, werden die Zwischenschichten 30 beispielsweise so hergestellt, dass sie eine streifenförmige Geometrie besitzen, das heißt diese Zwischenschichten 30 sind langgestreckte Schichten in der zweiten horizontalen Richtung. Die hieraus resultierenden Transistorzellen werden als Streifenzellen bezeichnet. Selbstverständlich sind auch andere Geometrien der Zwischenschichten möglich, woraus andere Transistorzellengeometrien resultieren, wie beispielsweise kreisförmige Transistorzellen, hexagonale Transistorzellen oder quadratische Transistorzellen.
  • Bei den zuvor erläuterten Ausführungsbeispielen sind die einzelnen Zwischenschichtsegmente 31, die eine Zwischenschicht 30 bilden, in vertikaler Richtung beabstandet zueinander angeordnet und sind in vertikaler Richtung aufeinander ausgerichtet, d. h., sie weisen keinen Versatz (offset) in horizontaler Richtung auf. Dies ist jedoch lediglich ein Beispiel.
  • Bezugnehmend auf 8 können die Zwischenschichtsegmente 31 auch auf andere Weise hergestellt werden. 8 veranschaulicht drei unterschiedliche Alternativen für das Anordnen der Zwischenschichtsegmente 31 in benachbarten zweiten Halbleiterschichten, wobei in 8 ein Querschnitt durch lediglich drei benachbarte zweite Halbleiterschichten 120i-1, 120i, 120i+1 dargestellt ist.
  • Gemäß einer ersten Alternative, die im linken Teil der 8 dargestellt ist, überlappen sich Zwischenschichtsegmente 31, die in vertikaler Richtung übereinander angeordnet sind, in vertikaler Richtung und sind in horizontaler Richtung versetzt zueinander angeordnet. Der Versatz zwischen den Zwischenschichtsegmenten 31 in horizontaler Richtung ist geringer als die Breite der Zwischenschichtsegmente 31, so dass eine durchgehende Zwischenschicht 30 hergestellt wird. Zwischenschichtsegmente 31, die einander in vertikaler Richtung überlappen, können dadurch hergestellt werden, dass die Gräben (vgl. beispielsweise 1231 in 1B) in einer zweiten Halbleiterschicht so hergestellt werden, dass sie sich in die darunterliegende zweite Halbleiterschicht erstrecken.
  • Gemäß einer zweiten Alternative, die in der Mitte von 8 dargestellt ist, grenzen die Zwischenschichtsegmente 31 einer Zwischenschicht 30 in vertikaler Richtung aneinander an und sind in horizontaler Richtung versetzt zueinander angeordnet. Der Versatz zwischen den Zwischenschichtsegmenten 31 in horizontaler Richtung ist geringer als die Breite der Zwischenschichtsegemente 31, so dass eine durchgehende Schicht 30 entsteht. Zwischenschichtsegmente 31, die in vertikaler Richtung aneinander angrenzen, können so hergestellt werden, dass die Gräben (vgl. beispielsweise 1231 in 1B) in einer zweiten Halbleiterschicht so hergestellt werden, dass sie sich durch die jeweilige zweite Halbleiterschicht hindurch erstrecken.
  • Gemäß einer dritten Alternative, die im rechten Teil der 8 dargestellt ist, sind die Zwischenschichtsegmente 31 einer Zwischenschicht 30 in vertikaler Richtung beabstandet und in horizontaler Richtung versetzt zueinander angeordnet. Der Versatz zwischen den Zwischenschichtsegmenten 31 in horizontaler Richtung ist geringer als die Breite der Zwischenschichtsegmente 31.
  • Die in 8 dargestellten drei Alternativen können so modifiziert werden, dass die Zwischenschichtsegmente 31 so hergestellt werden, dass sie perfekt übereinander liegend angeordnet sind bzw. dass sie in vertikaler Richtung perfekt aufeinander ausgerichtet sind, also keinen Versatz in horizontaler Richtung aufweisen. Das im rechten Teil der 8 dargestellte Ausführungsbeispiel entspricht dann den in den 1 und 3 bis 5 dargestellten Ausführungsbeispielen. Üblicherweise weisen die in einem Bauelement ausgebildeten Zwischenschichten 30 dieselbe Struktur auf, wie beispielsweise eine der anhand von 8 dargestellten Geometrien. Es ist jedoch auch möglich, Zwischenschichten 30 mit unterschiedlichen Strukturen in einem Bauelement auszubilden.
  • Die 9 und 10 veranschaulichen weitere Ausführungsbeispiele der Zwischenschichten 30. Bei diesen Ausführungsbeispielen überlappen sich die Zwischenschichtsegmente 31 von zwei benachbarten Schichtstapelanordnungen in vertikaler Richtung und sind in horizontaler Richtung versetzt zueinander angeordnet. Der Versatz ist größer als die Breite der Zwischenschichtsegmente 31, so dass die einzelnen Zwischenschichten 30 Lücken zwischen einem Driftgebiet 10 und dem benachbarten Kompensationsgebiet 20 aufweisen. Diese Lücken führen in Verbindung mit dem vertikalen Überlapp der Zwischenschichtsegmente 31 zu einer verringerten lateralen Diffusion von Dotierstoffen des ersten und zweiten Dotierungstyps in das zweite bzw. erste Dotierungsgebiet. Bei dem in 10 dargestellten Ausführungsbeispiel wird das Driftgebiet des Bauelements in Richtung der ersten Halbleiterschicht (110 in 1 und in 10 nicht dargestellt) breiter. Wenn ein Bauelement, wie beispielsweise ein MOSFET, der eine Driftgebietstruktur und eine Kompensationsgebietstruktur gemäß 10 aufweist, eingeschaltet wird und wenn eine Lastspannung, wie beispielsweise eine Drain-Source-Spannung, größer als Null ist, ist eine Raumladungszone in dem Driftgebiet 10 vorhanden. Diese Raumladungszone kann einen Kanal in dem Driftgebiet 10 abschnüren, wenn die Lastspannung einen Abschnürwert (pinch-off value) erreicht. Aufgrund der sich aufweitenden Driftgebiets hat das Bauelement gemäß 10 eine höhere Pinch-Off-Spannung als ein Bauelement mit einem einheitlichen Driftgebiet 10.
  • Gemäß einem weiteren Ausführungsbeispiel, das in 11 dargestellt ist, weisen die Zwischenschichten 30 Lücken auf, die durch Weglassen eines Zwischenschichtsegments erhalten werden. Zum besseren Verständnis ist in 11 die Position eines ausgelassenen Zwischenschichtsegments schematisch dargestellt und mit dem Bezugszeichen 31' bezeichnet. Das in 11 dargestellte Ausführungsbeispiel basiert auf dem Ausführungsbeispiel gemäß 10. Dies ist jedoch lediglich ein Beispiel. Einzelne Zwischenschichtsegmente 31 können bei jeder der zuvor erläuterten Zwischenschichten 30 weggelassen werden, um Lücken in den Zwischenschichten zwischen einem Driftgebiet und einem benachbarten Kompensationsgebiet zu erhalten. Gemäß einem Ausführungsbeispiel werden Zwischenschichtsegmente weggelassen, das heißt Lücken sind in solchen Bereichen des Driftgebiets 10 vorhanden, wo ein Lawinendurchbruch erwartet wird, wenn das Bauelement seine Sperrspannungsfestigkeit erreicht.
  • Im Zusammenhang mit 11 sei darauf hingewiesen, dass es auch möglich ist, Zwischenschichtsegmente 31 einer Zwischenschicht in zwei oder mehr benachbarten Schichtstapelanordnungen bzw. zweiten Halbleiterschichten wegzulassen.
  • Bei den zuvor erläuterten Ausführungsbeispielen werden erste Dotierstoffgebiete 11, die in dem fertigen Bauelement die ersten Halbleitergebiete oder Driftgebiete 10 bilden, und die zweiten Dotierstoffgebiete 21, die in dem fertigen Bauelement zweite Halbleitergebiete oder Kompensationsgebiete 20 bilden, implantiert. Bei diesen Ausführungsbeispielen können die zweiten Halbleiterschichten 120i eine geringe Grunddotierung aufweisen oder können intrinsisch sein. Gemäß einem weiteren Ausführungsbeispiel wird nur eines der ersten und zweiten Dotierstoffgebiete 11, 21 implantiert, um eines der ersten und zweiten Halbleitergebiete 10, 20 zu bilden, während das andere der ersten und zweiten Halbleitergebiete 10, 20 durch die Grunddotierung der zweiten Halbleiterschichten gebildet ist. Gemäß einem Ausführungsbeispiel weisen die zweiten Halbleiterschichten 120i eine n-Grunddotierung auf, wobei in dem fertigen Bauelement das Driftgebiet 10 durch Abschnitte der zweiten Halbleiterschichten gebildet ist, die die Grunddotierung aufweisen. Die Kompensationsgebiete werden durch zweite Dotierstoffgebiete 21 des p-Typs gebildet, die in jede der zweiten Halbleiterschichten 120i implantiert werden bevor die Zwischenschichtsegmente 31 hergestellt werden oder nachdem die Zwischenschichtsegmente 31 hergestellt werden. In diesem Fall werden zwei Zwischenschichtsegmente 31, die in horizontaler Richtung beabstandet zueinander angeordnet sind, jeweils zwischen zwei zweiten Dotierstoffgebieten 21 hergestellt, wobei ein Abschnitt des ersten Halbleitergebiets 10 zwischen diesen zwei Zwischenschichtsegmenten 31 gebildet ist. Ein solches Verfahren kann auf einfache Weise anhand der zuvor erläuterten Verfahren erhalten werden, in dem die zweiten Halbleiterschichten so hergestellt werden, dass sie eine Grunddotierung des ersten Dotierungstyps aufweisen und durch Weglassen der Verfahrensschritte zum Herstellen der ersten Dotierstoffgebiete.
  • Abschließend sei darauf hingewiesen, dass Merkmale, die im Zusammenhang mit einem Ausführungsbeispiel erläutert wurden, auch mit Merkmalen anderer Ausführungsbeispiele kombiniert werden können, selbst wenn dies zuvor nicht explizit erwähnt wurde.

Claims (25)

  1. Verfahren zum Herstellen eines Halbleiterbauelements mit Driftgebieten (10) eines ersten Dotierungstyps und Kompensationsgebieten (20) eines zweiten Dotierungstyps, das aufweist: Bereitstellen einer ersten Halbleiterschicht (110); Herstellen mehrerer Schichtstapelanordnungen übereinander auf der ersten Halbleiterschicht (110), wobei jede Schichtstapelanordnung wenigstens eine zweite Halbleiterschicht (1201–120n), mehrere erste Dotierstoffgebiete (11) mit Dotierstoffen eines ersten Dotierungstyps, mehrere zweite Dotierstoffgebiete (21) mit Dotierstoffen eines zweiten Dotierungstyps und Zwischenschichtsegmente (31) zwischen wenigstens einigen benachbarten ersten und zweiten Dotierstoffgebieten (11, 21) aufweist, wobei wenigstens einige der ersten Dotierstoffgebiete (11) und wenigstens einige der zweiten Dotierstoffgebiete (21) abwechselnd und beabstandet zueinander angeordnet sind, wobei die Zwischenschichtsegmente (31) für jede Schichtstapelanordnung getrennt hergestellt werden, und wobei die ersten Dotierstoffgebiete (11) und die zweiten Dotierstoffgebiete (21) von zwei benachbarten Schichtstapelanordnungen so hergestellt werden, dass wenigstens einige der ersten Dotierstoffgebiete (11) in einer ersten Richtung im Wesentlichen übereinander liegend angeordnet sind und wenigstens einige der zweiten Dotierstoffgebiete (21) in der ersten Richtung im Wesentlichen übereinander liegend angeordnet sind; und Diffundieren der Dotierstoffe der ersten und zweiten Dotierstoffgebiete (11, 21) derart, dass aus Dotierstoffen der ersten Dotierstoffgebiete (11) Driftgebiete (10) entstehen und dass aus Dotierstoffen der zweiten Dotierstoffgebiete (21 = Kompensationsgebiete (20) entstehen.
  2. Verfahren zum Herstellen eines Halbleiterbauelements mit Driftgebieten (10) eines ersten Dotierungstyps und Kompensationsgebieten (20) eines zweiten Dotierungstyps, das aufweist: Bereitstellen einer ersten Halbleiterschicht (110); Herstellen von mehreren Schichtstapelanordnungen in einer ersten Richtung übereinander auf der ersten Halbleiterschicht (110), wobei jede Schichtstapelanordnung wenigstens eine zweite Halbleiterschicht (1201–120n) mit einer Grunddotierung eines ersten Dotierungstyps, mehrere Dotierstoffgebiete (11; 21) mit Dotierstoffen des zweiten Dotierungstyps, die in einer zweiten Richtung beabstandet zueinander angeordnet sind, und zwei Zwischenschichtsegmente (31) zwischen wenigstens einigen benachbarten Dotierstoffgebieten aufweist, wobei die Zwischenschichtsegmente (31) in der ersten Richtung beabstandet zueinender angeordnet sind, wobei die Zwischenschichtsegmente (31) für jede Schichtstapelanordnung separat hergestellt werden, wobei die Dotierstoffgebiete (11; 21) von zwei benachbarten Schichtstapelanordnungen so hergestellt werden, dass wenigstens einige der Dotierstoffgebiete (11; 21) im wesentlichen in der ersten Richtung übereinanderliegend angeordnet sind; und Diffundieren der Dotierstoffe der Dotierstoffgebiete (11; 21) derart, dass von den Driftgebieten (10) und den Kompensationsgebieten (20) die einen Gebiete durch Dotierstoffe der Dotierstoffgebiete (11; 21) gebildet sind, während von den Driftgebieten (10) und den Kompensationsgebieten (20) die anderen Gebiete durch Gebiete mit der Grunddotierung der zweiten Halbleiterschichten (1201–120n) gebildet sind.
  3. Verfahren nach Anspruch 1 oder 2, bei dem wenigstens eine der Schichtstapelanordnungen genau eine zweite Halbleiterschicht (1201–120n) aufweist.
  4. Verfahren nach Anspruch 1, bei dem wenigstens eine der Schichtstapelanordnungen mehrere zweite Halbleiterschichten (1201–120n) aufweist und bei dem in jeder dieser zweiten Halbleiterschichten (1201–120n) mehrere erste und zweite Dotierstoffgebiete (11, 21) ausgebildet sind.
  5. Verfahren nach Anspruch 2, bei dem wenigstens eine der Schichtstapelanordnungen mehrere zweite Halbleiterschichten (1201–120n) aufweist und bei dem in jeder dieser zweiten Halbleiterschichten (1201–120n) mehrere Dotierstoffgebiete (11; 21) ausgebildet sind.
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die ersten und zweiten Dotierstoffgebiete (11, 21) oder die Dotierstoffgebiete (11; 21) nach Herstellen der Zwischenschichtsegmente (31) in jeder der Schichtstapelanordnungen hergestellt werden.
  7. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die ersten und zweiten Dotierstoffgebiete (11, 21) oder die Dotierstoffgebiete (11; 21) vor Herstellen der Zwischenschichtsegmente (31) in jeder der Schichtstapelanordnungen hergestellt werden.
  8. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Herstellen der Zwischensegmente (31) in jeder der Schichtstapelanordnungen (120i) aufweist: Herstellen von Gräben (123i), die sich ausgehend von einer Oberfläche (121i) der Schichtstapelanordnung (120i) in die Schichtstapelordnung (120i) hinein erstrecken; und Füllen der Gräben (123i) mit einem Zwischenschichtmaterial.
  9. Verfahren nach Anspruch 8, bei dem das Zwischenschichtmaterial ein dielektrisches Material ist.
  10. Verfahren nach Anspruch 9, bei dem das dielektrische Material wenigstens ein Oxid, ein Nitrid, ein hochdielektrisches Material oder eine Kombination von wenigstens zwei der folgenden Materialien aufweist: ein Oxid, ein Nitrid, ein hochdielektrisches Material.
  11. Verfahren nach einem der vorangehenden Ansprüche, bei dem wenigstens einige der Zwischenschichtsegmente (31) von zwei benachbarten Schichtstapelanordnungen so hergestellt werden, dass sie in der ersten Richtung beabstandet zueinender angeordnet sind.
  12. Verfahren nach einem Ansprüche 1 bis 10, bei dem wenigstens einige der Zwischenschichtsegmente (31) von zwei benachbarten Schichtstapelanordnungen so hergestellt werden, dass sie aneinander angrenzen.
  13. Verfahren nach einem Ansprüche 1 bis 10, bei dem wenigstens einige der Zwischenschichtsegmente (31) von zwei benachbarten Schichtstapelanordnungen so hergestellt werden, dass sie einander in der ersten Richtung überlappen.
  14. Verfahren nach einem der vorangehenden Ansprüche, bei dem wenigstens einige der Zwischenschichtsegmente (31) von zwei benachbarten Schichtstapelanordnungen so hergestellt werden, dass sie in einer zweiten Richtung, die senkrecht zu der ersten Richtung verläuft, versetzt zueinander angeordnet sind.
  15. Verfahren nach Anspruch 14, bei dem der Versatz geringer ist als die Breite der Zwischenschichtsegmente (31).
  16. Verfahren nach Anspruch 14, bei dem der Versatz größer ist die Breite der Zwischenschichtsegmente (31).
  17. Verfahren nach Anspruch 14, bei dem der Versatz geringer ist als das Doppelte der Breite der Zwischenschichtsegmente (31) oder geringer ist als das Vierfache der Breite der Zwischenschichtsegmente (31).
  18. Verfahren nach einem der vorangehenden Ansprüche, das weiterhin aufweist: Herstellen einer dritten Halbleiterschicht (130) auf der Anordnung mit den mehreren Schichtstapelanordnungen; und Herstellen wenigstens eines ersten aktiven Bauelementgebiets in der dritten Halbleiterschicht (130).
  19. Verfahren nach Anspruch 18, das weiterhin aufweist: Herstellen von Bodygebieten (41) und Sourcegebieten (42) in der dritten Halbleiterschicht.
  20. Halbleiterbauelement, das aufweist: mehrere Driftgebiete (10) eines ersten Dotierungstyps und mehrere Kompensationsgebiete (20) eines zweiten Dotierungstyps, wobei die mehreren Driftgebiete (10) und die mehreren Kompensationsgebiete (20) abwechselnd angeordnet sind, wobei jedes der Driftgebiete (10) und jedes der Kompensationsgebiete (20) sich über mehrere Halbleiterschichten (1201–120n) erstreckt, die in einer ersten Richtung übereinander angeordnet sind, und wobei wenigstens einige der Driftgebiete (10) in einer zweiten Richtung wenigstens teilweise von einem benachbarten Kompensationsgebiet (20) durch eine Zwischenschicht (30) getrennt sind, wobei die Zwischenschicht (30) mehrere Zwischenschichtsegmente (31) aufweist, die in den Halbleiterschichten (1201–120n) angeordnet sind.
  21. Halbleiterbauelement nach Anspruch 20 bei dem wenigstens einige der Zwischenschichtsegmente (31) einer Zwischenschicht (30) in der ersten Richtung beabstandet zueinander angeordnet sind.
  22. Halbleiterbauelement nach Anspruch 20 oder 21, bei dem wenigstens einige der Zwischenschichtsegmente (31) einer Zwischenschicht in der ersten Richtung einander angrenzen.
  23. Halbleiterbauelement nach einem der Ansprüche 20 bis 22, bei dem wenigstens einige der Zwischenschichtsegmente (31) einer Zwischenschicht (30) in der zweiten Richtung versetzt zu einem Zwischenschichtsegment (31) in einer angrenzenden Halbeiterschicht angeordnet sind.
  24. Halbleiterbauelement nach Anspruch 23, bei dem der Versatz geringer ist als die Breite eines Zwischenschichtsegmente (31).
  25. Halbleiterbauelement nach Anspruch 23, bei dem der Versatz größer ist als die Breite eines Zwischenschichtsegments (31).
DE102011079768A 2010-07-23 2011-07-25 Halbleiterbauelement mit Driftgebieten und Kompensationsgebieten Withdrawn DE102011079768A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/842,488 US8530300B2 (en) 2010-07-23 2010-07-23 Semiconductor device with drift regions and compensation regions
US12/842,488 2010-07-23

Publications (1)

Publication Number Publication Date
DE102011079768A1 true DE102011079768A1 (de) 2012-01-26

Family

ID=45443687

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011079768A Withdrawn DE102011079768A1 (de) 2010-07-23 2011-07-25 Halbleiterbauelement mit Driftgebieten und Kompensationsgebieten

Country Status (3)

Country Link
US (1) US8530300B2 (de)
CN (1) CN102347364B (de)
DE (1) DE102011079768A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5533067B2 (ja) * 2010-03-15 2014-06-25 富士電機株式会社 超接合半導体装置の製造方法
TW201239995A (en) * 2011-03-30 2012-10-01 Anpec Electronics Corp Production method of power transistor with super junction
JP2013175655A (ja) 2012-02-27 2013-09-05 Toshiba Corp 電力用半導体装置及びその製造方法
US9306034B2 (en) * 2014-02-24 2016-04-05 Vanguard International Semiconductor Corporation Method and apparatus for power device with multiple doped regions
JP7378947B2 (ja) * 2019-03-28 2023-11-14 ローム株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
JP4212288B2 (ja) * 2002-04-01 2009-01-21 株式会社東芝 半導体装置およびその製造方法
CN100499163C (zh) * 2004-08-04 2009-06-10 罗姆股份有限公司 半导体装置及其制造方法
JP5259920B2 (ja) * 2004-08-04 2013-08-07 ローム株式会社 半導体装置およびその製造方法
US8461648B2 (en) 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
US8110868B2 (en) 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
JP5087542B2 (ja) 2005-07-27 2012-12-05 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト ドリフト領域とドリフト制御領域とを有する半導体素子
DE102006002065B4 (de) 2006-01-16 2007-11-29 Infineon Technologies Austria Ag Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand
DE102006037510B3 (de) * 2006-08-10 2008-04-10 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Grabenstruktur, die Verwendung dieses Verfahrens zur Herstellung einer Halbleiteranordnung und Halbleiteranordnung mit einer Grabenstruktur
US7541260B2 (en) 2007-02-21 2009-06-02 Infineon Technologies Austria Ag Trench diffusion isolation in semiconductor devices
US7880224B2 (en) * 2008-01-25 2011-02-01 Infineon Technologies Austria Ag Semiconductor component having discontinuous drift zone control dielectric arranged between drift zone and drift control zone and a method of making the same

Also Published As

Publication number Publication date
CN102347364A (zh) 2012-02-08
CN102347364B (zh) 2016-01-20
US8530300B2 (en) 2013-09-10
US20120018856A1 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE10052149B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102010064588B3 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE102013212787B4 (de) Verfahren zum herstellen einer dotierten halbleiterschicht
EP1114466B1 (de) Hochspannungs-halbleiterbauelement
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE112006003714T5 (de) Ladungsgleichgewichts-Isolierschicht-Bipolartransistor
DE102010016371B4 (de) Halbleitervorrichtung
DE202012013628U1 (de) Halbleiterbauteil
DE102005059534A1 (de) Halbleitervorrichtung und Herstellungsverfahren der gleichen
DE10297349T5 (de) Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit
DE10106006A1 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE19701189A1 (de) Halbleiterbauteil
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102011079768A1 (de) Halbleiterbauelement mit Driftgebieten und Kompensationsgebieten
DE112021002169T5 (de) Halbleitervorrichtung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102014107721B4 (de) Leistungshalbleiter und zugehöriges Herstellungsverfahren
DE102019216131A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023600000

Ipc: H01L0021220000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023600000

Ipc: H01L0021220000

Effective date: 20140319

R016 Response to examination communication
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee