DE102010034886A1 - Pseudosubstrat zur Verwendung bei der Herstellung von Halbleiterbauelementen und Verfahren zur Herstellung eines Pseudosubstrates - Google Patents

Pseudosubstrat zur Verwendung bei der Herstellung von Halbleiterbauelementen und Verfahren zur Herstellung eines Pseudosubstrates Download PDF

Info

Publication number
DE102010034886A1
DE102010034886A1 DE102010034886A DE102010034886A DE102010034886A1 DE 102010034886 A1 DE102010034886 A1 DE 102010034886A1 DE 102010034886 A DE102010034886 A DE 102010034886A DE 102010034886 A DE102010034886 A DE 102010034886A DE 102010034886 A1 DE102010034886 A1 DE 102010034886A1
Authority
DE
Germany
Prior art keywords
buffer
substrate
pseudo
antimony
arsenic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102010034886A
Other languages
English (en)
Inventor
Dr. Leuther Arnulf
Dr. Tessmann Axel
Rainer Lösch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102010034886A priority Critical patent/DE102010034886A1/de
Priority to PCT/EP2011/004001 priority patent/WO2012022442A1/de
Priority to EP11758378.1A priority patent/EP2606507A1/de
Priority to US13/817,567 priority patent/US9263248B2/en
Priority to TW100128524A priority patent/TW201212227A/zh
Publication of DE102010034886A1 publication Critical patent/DE102010034886A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Die Erfindung betrifft ein Pseudosubstrat (1, 11) zur Verwendung bei der Herstellung von Halbleiterbauelementen, umfassend ein Trägersubstrat (2, 12) mit einer kristallinen Struktur und einen ersten Puffer (3, 13), der auf einer Oberfläche des Trägersubstrates (2, 12), gegebenenfalls auf weiteren dazwischenliegenden Zwischenschichten, angeordnet ist, wobei der erste Puffer (3, 13) als Einzelschicht oder als Mehrschichtsystem ausgebildet ist und zumindest an der dem Trägersubstrat (2, 12) abgewandten Oberfläche Arsen (As) und zumindest eines der Elemente Aluminium (Al) und Indium (In) umfasst. Die Erfindung ist dadurch gekennzeichnet, dass zusätzlich auf einer dem Trägersubstrat (2, 12) abgewandten Seite des ersten Puffers (3, 13), gegebenenfalls auf weiteren dazwischenliegenden Zwischenschichten, ein zweiter Puffer (4, 14) angeordnet ist, welcher als Einzelschicht oder als Mehrschichtsystem ausgebildet ist, wobei der zweite Puffer (4, 14) an einer ersten, dem ersten Puffer (3, 13) zugewandten Oberfläche Arsen und zumindest eines der Elemente Aluminium und Indium umfassend und an einer zweiten, dem ersten Puffer (3, 13) abgewandten Oberfläche Antimon (Sb) und mindestens eines der Elemente Aluminium und Indium umfassend ausgebildet ist und wobei der zweite Puffer mit einem abnehmenden Anteil an Arsen und mit einem zunehmenden Anteil an Antimon jeweils ausgehend von der ersten zu der zweiten Oberfläche hin ausgebildet ist. Die Erfindung betrifft weiterhin ein Verfahren zur Herstellung eines Pseudosubstrates (1, 11).

Description

  • Die Erfindung betrifft ein Pseudosubstrat zur Verwendung bei der Herstellung von Halbleiterbauelementen gemäß Oberbegriff des Anspruchs 1 sowie ein Verfahren zur Herstellung solch eines Pseudosubstrates gemäß Oberbegriff des Anspruchs 13.
  • Halbleiterbauelemente insbesondere für die Telekommunikation und für Hochgeschwindigkeitsanwendungen werden typischerweise durch Aufbringen unterschiedlicher Schichten auf Substraten erzeugt.
  • Ein wesentliches Kriterium der verwendeten Substrate ist hierbei die Gitterkonstante, welche an die Gitterkonstante der aufzubringenden Schichten angepasst sein soll. Häufig stehen jedoch entsprechende Substrate mit den gewünschten Gitterkonstanten nicht oder nicht in hinreichender Qualität, Größe oder Preis zur Verfügung.
  • Es ist daher bekannt, für das Kristallwachstum von Schichten zur Erzeugung von Halbleiterbauelementen auf Pseudosubstrate zurückzugreifen. Hierbei werden typischerweise kommerziell verfügbare Substrate wie beispielsweise Si- oder GaAs-Substrate verwendet, auf denen nicht gitterangepasste (metamorphe) und daher defektreichere Schichten abgeschieden werden. Bei geeigneter Prozessführung und hinreichender Schichtdicke entsteht auf diese Weise eine defektarme Oberfläche mit einer Gitterkonstante, verschieden zu der des Substrates. Diese neu generierte Oberfläche dient dann als Substrat für das Wachsturn der Schichten des eigentlichen Bauelementes. Beispielsweise ist die Verwendung von GaAs-Substraten, auf denen zur Anpassung der Gitterkonstante eine metamorphe Pufferschicht bestehend aus Indium, Gallium und Arsen aufgebracht wird, bekannt und in Kenneth E. Lee, Eugene A. Fitzgerald, „Highqualitiy metamorphic compositionally graded InGaAs buffers", Journal of Crystal Growth 312 (2010) 250–257 beschrieben.
  • Die genannten Pseudosubstrate finden insbesondere bei der Herstellung von HEMT (High Electron Mobility Transistor) und MMIC (Monolithic Microwafe Integrated Circuit) Anwendung. Hierfür wurde eine Verwendung der vorgenannten Pufferschichten zur Herstellung eines Pseudosubstrates bereits in A. Leuther, A. Tessmann, H. Massler, R. Loesch, M. Schlechtweg, M. Mikulla, O. Ambacher, „35nm Metamorphic HEMT MMIC Technology", Proc. 20th Int. Conf. On Indium Phoshide and Related Materials, May 2008, paper MoA3.3" und A. Leuther, R. Weber, H. Dammann, M. Schlechtweg, M. Mikulla, M. Walther, G. Weimann, "Metamorphic 50 nm InAs-channel HEMT", Proc. 17th Int. Conf. On Indium Phoshide and Related Materials, 2005, p. 129–132 beschrieben.
  • Da Pseudosubstrate grundsätzlich Störstellen und damit Defekte innerhalb der Pufferschichten aufweisen, besteht das Risiko, dass bei zu hoher Defektdichte unerwünschte elektrische oder optische Eigenschaften verursacht werden, die die Verwendbarkeit der Pseudosubstrate einschränken oder ausschließen. Beispielsweise können bei einer großen Gitterfehlanpassung und hieraus resultierenden hohen Defektdichte sich Störstellenbänder ausbilden, welche die elektrischen und optischen Eigenschaften des Halbleiterbauelementes beeinflussen. Insbesondere kann eine aufgrund der Störstellenbänder resultierende elektrische Leitfähigkeit dazu führen, dass das Pseudosubstrat ungeeignet für Hochfrequenzanwendungen ist.
  • Der Erfindung liegt daher die Aufgabe zugrunde, für die Herstellung von Halbleiterbauelementen und insbesondere von HEMT und MMIC ein Pseudosubstrat sowie ein Verfahren zur dessen Herstellung zu schaffen, welches das Spektrum der zur Verfügung stehenden Gitterkonstanten erweitert und eine defektarme Anpassungsschicht aufweist, vorzugsweise, dass das Pseudosubstrat zur Ausbildung von Halbleiterbauelementen für Hochfrequenzanwendungen geeignet ist.
  • Gelöst ist diese Aufgabe durch ein Pseudosubstrat zur Verwendung bei der Herstellung von Halbleiterbauelementen gemäß Anspruch 1 sowie ein Verfahren zur Herstellung solch eines Pseudosubstrates gemäß Anspruch 13. Vorteilhafte Ausführungsformen des erfindungsgemäßen Pseudosubstrates finden sich in den Ansprüchen 2 bis 12 und des erfindungsgemäßen Verfahrens in den Ansprüchen 14 bis 18.
  • Der Erfindung liegt die Erkenntnis des Anmelders zugrunde, dass für eine Reihe von Halbleiterbauelementen, insbesondere HEMT und MMIC für Anwendungen im Terahertzbereich Pseudosubstrate umfassend die Materialien AlSb/InAs und AlInSb/(Ga)InSb von Interesse sind. Hierfür stehen jedoch keine zufriedenstellende Substrate oder Pseudosubstrate zur Verfügung. Durch das erfindungsgemäße Pseudosubstrat und das erfindungsgemäße Verfahren werden erstmals Pseudosubstrate mit Gitterkonstanten im Bereich von 0,6136 nm bis 0,6479 nm zur Verfügung gestellt, die gegenüber vorbekannten Substraten erheblich geringere Defektdichten aufweisen.
  • Das erfindungsgemäße Pseudosubstrat umfasst ein Trägersubstrat mit einer kristallinen Struktur und einen ersten Puffer, der auf eine Oberfläche des Trägersubstrates, gegebenenfalls auf weiteren dazwischenliegenden Zwischenschichten angeordnet ist. Der erste Puffer kann als Einzelschicht oder als Mehrschichtsystem ausgebildet sein. Weiterhin umfasst der erste Puffer zumindest an der dem Trägersubstrat abgewandten Oberfläche Arsen (As) und zumindest eines der Elemente Aluminium (Al) und Indium (In).
  • Wesentlich ist, dass zusätzlich auf einer dem Trägersubstrat abgewandten Seite des ersten Puffers, gegebenenfalls auf weiteren dazwischenliegenden Zwischenschichten, ein zweiter Puffer angeordnet ist. Der zweite Puffer kann ebenfalls als Einzelschicht oder als Mehrschichtsystem ausgebildet sein.
  • Der zweite Puffer umfasst an einer ersten, dem ersten Puffer zugewandten Oberfläche, Arsen und zumindest eines der Elemente Aluminium und Indium und an einer zweiten, dem ersten Puffer abgewandten Oberfläche Antimon (Sb) und mindestens eines der Elemente Aluminium und Indium. Hierzu ist der zweite Puffer mit einem abnehmenden Anteil an Arsen und mit einem zunehmenden Anteil an Antimon jeweils ausgehend von der ersten zu der zweiten Oberfläche hin ausgebildet. Es liegt im Rahmen der Erfindung, dass die Zu- und Abnahme der jeweiligen Elemente kontinuierlich, stufenartig oder in anderer Weise erfolgt.
  • Das erfindungsgemäße Verfahren zur Herstellung eines Pseudosubstrates zur Verwendung bei der Herstellung von Halbleiterbauelementen umfasst das Aufbringen eines ersten Puffers auf eine Oberfläche eines Trägersubstrates mit einer kristallinen Struktur, gegebenenfalls unter Zwischenaufbringung weiterer Zwischenschichten, wobei der erste Puffer als Einzelschicht oder als Mehrschichtsystem ausgebildet wird und zumindest an dem Trägersubstrat abgewandten Oberfläche Arsen (As) und zumindest eines der Elemente Aluminium (Al) und Indium (In) umfassend ausgebildet wird. Wesentlich ist, dass zusätzlich auf der dem Trägersubstrat abgewandten Seite des ersten Puffers, gegebenenfalls unter Zwischenaufbringung weiterer Zwischenschichten, ein zweiter Puffer angebracht wird, welcher als Einzelschicht oder Mehrschichtsystem ausgebildet wird, wobei der zweite Puffer an einer ersten, dem ersten Puffer zugewandten Oberfläche Arsen (As) und zumindest eines der Elemente Aluminium (Al) und Indium (In) umfassend und an einer zweiten, dem Puffer abgewandten Oberfläche Antimon (Sb) und mindestens eines der Elemente Aluminium und Indium umfassend ausgebildet wird. Weiterhin wird der zweite Puffer mit abnehmendem Anteil an Arsen und mit zunehmendem Anteil an Antimon jeweils ausgehend von der ersten zu der zweiten Oberfläche hin ausgebildet.
  • Das erfindungsgemäße Pseudosubstrat wird vorzugsweise mit dem erfindungsgemäßen Verfahren bzw. einer vorzugsweisen Ausführungsform hiervon hergestellt. Ebenso ist das erfindungsgemäße Verfahren vorzugsweise zur Herstellung des erfindungsgemäßen Pseudosubstrates bzw. einer vorteilhaften Ausführungsform hiervon ausgebildet.
  • Durch die Ausbildung des zweiten Puffers, in dem ein abnehmender Anteil an Arsen und ein zunehmender Anteil an Antimon ausgebildet wird, kann somit ein Pseudosubstrat für Gitterkonstanten im Bereich von 0,6136 nm (AlSb) und 0,6479 nm (InSb) erzielt werden, dass aufgrund der speziellen Ausbildung des zweiten Puffers mit zunehmenden Anteil an Antimon und abnehmenden Anteil an Arsen im Vergleich zu vorbekannten Substraten oder Pseudosubstraten erheblich geringere Defektdichten aufweist.
  • Hierdurch sind Halbleiterbauelemente mit dem erfindungsgemäßen Pseudosubstrat in höherer Güte herstellbar, da aufgrund der geringeren Störstellendichte weniger oder nur vernachlässigbar unerwünschte elektrische oder optische Anderungen der Eigenschaft des Bauelements verursacht werden. Insbesondere ermöglicht die geringe Störstellendichte die Erzeugung eines Pseudosubstrates, welches elektrisch isolierend ist und somit für Hochfrequenzanwendungen geeignet. Um die Störstellendichte gering zu halten, ist der zweite Puffer vorzugsweise derart ausgebildet, dass ausgehend von der ersten Oberfläche zu der zweiten Oberfläche hin die relative Änderung der Gitterkonstante pro Wegstrecke senkrecht zur ersten Oberfläche stets kleiner als 1,5%/100 nm, bevorzugt stets kleiner als 0,7%/100 nm, insbesondere stets kleiner als 0,35%/100 nm ist.
  • Durch diese Begrenzung der Änderung der Gitterkonstante pro Wegstrecke wird auch die Störstellendichte begrenzt.
  • Zur Begrenzung der Störstellendichte ist der zweite Puffer vorzugsweise derart ausgebildet, dass ausgehend von der ersten Oberfläche zu der zweiten Oberfläche hin die prozentuale Änderung des Arsenanteils an der Gesamtatomanzahl von Arsen und Antimon pro Wegstrecke senkrecht zur ersten Oberfläche stets kleiner als 20%/100 nm, bevorzugt stets kleiner als 6%/100 nm, insbesondere stets kleiner als 3%/100 nm ist.
  • Insbesondere ergaben Untersuchungen der Anmelderin, dass eine sehr gute Optimierung zwischen Minimierung der Schichtdicke einerseits und Minimierung der Störstellendichte andererseits erzielt wird, wenn die relative Änderung der Gitterkonstante pro Wegstrecke senkrecht zur ersten Oberfläche im Bereich 0,3%/100 nm bis 0,4%/100 nm ist bzw. die Änderung des Arsenanteils im Bereich 2,5%/100 nm bis 3,5%/100 nm liegt.
  • Zur weiteren Vermeidung von Störstellen ist der zweite Puffer vorzugsweise an der ersten Oberfläche mit einem Anteil an Antimon kleiner 20%, vorzugsweise kleiner 10%, bevorzugt ohne Antimon ausgebildet. Die vorgenannten Prozentzahlen beziehen sich auf die Atomanzahl Antimon an der Gesamtatomanzahl von Antimon und Arsen.
  • Wie zuvor beschrieben, ist bei dem erfindungsgemäßen Pseudosubstrat wesentlich, dass in dem zweiten Puffer ausgehend von der ersten Oberfläche zur zweiten Oberfläche hin der Anteil an Arsen ab- und an Antimon zunimmt. Es liegt im Rahmen der Erfindung, diese Zu- und Abnahme stufenartig auszugestalten. Dies ist insbesondere von Vorteil, wenn die verwendete Vorrichtung zur Aufbringung entsprechender Schichten mit jeweils konstanten Bestandteilen besonders geeignet ist oder eine kontinuierliche Zu- und Abnahme nicht herstellbar ist.
  • Insbesondere ist es jedoch vorteilhaft, dass der zweite Puffer zumindest teilweise eine monotone, bevorzugt streng monotone Abnahme von Arsen und im Gegenzug eine monotone, bevorzugt streng monotone Zunahme von Antimon ausgehend von der ersten zu der zweiten Oberfläche hin aufweist. Hierdurch lässt sich bei einer vorgegebenen maximalen relativen Änderung der Gitterkonstante pro Wegstrecke senkrecht zur ersten Oberfläche eine Verringerung der notwendigen Gesamtdicke des zweiten Puffers erzielen, insbesondere gegenüber einem stufenartigen Verlauf der Zu- und Abnahme. Daher ist es insbesondere vorteilhaft, dass die Zu- und die Abnahme jeweils einen linearen Verlauf aufweisen.
  • Der zweite Puffer ist vorzugsweise derart ausgebildet, dass die Zunahme von Antimon und die Abnahme von Arsen, gegenläufig ist, insbesondere, dass sich das Verhältnis von Antimon und Arsen stets durch As1-ySby beschreiben lässt, mit y ε [0,1], d. h. y weist Werte im Bereich 0 bis 1 einschließlich der Bereichsgrenzen auf, wobei y ausgehend von der ersten Oberfläche zu der zweiten Oberfläche hin zunimmt.
  • Vorzugsweise ist der zweite Puffer als AlXIn1-xAs1-ySby-Schicht ausgebildet, mit konstantem x ε [0,1] d. h. x weist einen Wert im Bereich 0 bis 1 einschließlich der Bereichsgrenzen auf, wobei der zweite Puffer mit einem Anteil an Fremdstoffen kleiner 10%, bevorzugt kleiner 5%, insbesondere kleiner 1%, weiter bevorzugt ohne weitere Bestandteile ausgebildet ist. Hierbei beziehen sich die %-Angaben auf die Atomanzahl der Fremdstoffe bezogen auf die Gesamtatomanzahl im zweiten Puffer. Zwar kann für manche Anwendungen des erfindungsgemäßen Pseudosubstrates die Zugabe weiterer Fremdstoffe, wie beispielsweise von Dotieratomen unterhalb der vorgenannten Gewichtsprozentgrenzen gewünscht sein. Besonders vorteilhaft ist jedoch die Ausbildung des Pseudosubstrates ohne oder nahezu ohne weitere Bestandteile, insbesondere um eine maximal elektrisch isolierende und damit für Hochfrequenzanwendungen geeignete Ausgestaltung zu erzielen.
  • Vorzugsweise beträgt bei der vorgenannten Zusammensetzung die Änderung des Faktors y pro Wegstrecke senkrecht zur ersten Oberfläche weniger als 20%/100 nm, bevorzugt weniger als 10%/100 nm, weiter bevorzugt weniger als 6%/100 nm, im weiteren bevorzugt weniger als 3%/100 nm. Hierdurch ist eine geringe Störstellendichte gewährleistet. Zur Optimierung einer minimalen Schichtdicke des zweiten Puffers einerseits und geringen Störstellendichte andererseits ist insbesondere eine Änderung des Faktors y pro Wegstrecke im Bereich 2,5%/100 nm bis 3,5%/100 nm vorteilhaft.
  • Ebenso beträgt bei der vorgenannten Zusammensetzung y an der ersten Oberfläche bevorzugt 0 und/oder an der zweiten Oberfläche 1, so dass insbesondere an der ersten Oberfläche kein Antimon und/oder an der zweiten Oberfläche kein Arsen vorliegt. Hierdurch sind Anschlussflächen an den ersten Puffer einerseits und das Halbleiterbauelement andererseits mit geringer Störstellendichte gewährleistet.
  • Insbesondere ist es vorteilhaft, dass bei der vorgenannten Zusammensetzung y ausgehend von der ersten Oberfläche zur zweiten Oberfläche hin monoton, bevorzugt streng monoton zunimmt. Insbesondere ist es vorteilhaft, dass y linear zunimmt. Hier wird bei einer vorgegebenen maximalen Änderung der Gitterkonstante pro Wegstrecke senkrecht zur ersten Oberfläche eine minimal notwendige Gesamtdicke des zweiten Puffers erzielt.
  • Untersuchungen des Anmelders haben ergeben, dass vorzugsweise der zweite Puffer eine Dicke im Bereich 1 μm bis 10 μm, bevorzugt im Bereich 1 μm bis 3 μm, weiter bevorzugt im Bereich 1,5 μm bis 2,5 μm, insbesondere bevorzugt von etwa 2 μm aufweist. Hierdurch ist einerseits eine ausreichend große Dicke gegeben, um die gewünschte Abnahme von Arsen und Zunahme von Antimon im zweiten Puffer bei geringer Störstellendichte zu erzielen. Andererseits ist eine nicht zu große Dicke vorteilhaft, da Materialkosten und insbesondere die Herstellungsdauer verkürzt wird.
  • Das erfindungsgemäße Pseudosubstrat ermöglicht die Herstellung qualitativ hochwertiger Halbleiterbauelemente aufgrund der genau vorgebbaren Eigenschaften der zweiten Oberfläche des zweiten Puffers insbesondere mit der gewünschten Gitterkonstante im vorgenannten Bereich. Untersuchungen des Anmelders haben ergeben, dass eine weitere Steigerung der Oberflächenqualität in einer vorzugsweisen Ausführungsform dadurch erzielt wird, dass zusätzlich auf der dem Trägersubstrat abgewandten Seite des zweiten Puffers, gegebenenfalls auf weitere dazwischenliegenden Zwischenschichten, eine Schicht umfassend Antimon und mindestens eins der Elemente Aluminium und Indium und nicht umfassend Arsen angeordnet ist. Diese Schicht weist vorzugsweise die gleiche Zusammensetzung, d. h. die gleichen Elemente in gleicher Häufigkeit, auf wie die dem ersten Puffer abgewandte Oberfläche des zweiten Puffers.
  • Weiterhin haben Untersuchungen des Anmelders ergeben, dass die vorgenannte zusätzliche Schicht vorzugsweise mit einer Dicke im Bereich 0,05 μm bis 0,5 μm, bevorzugt im Bereich 0,2 μm bis 0,3 μm, insbesondere bevorzugt von etwa 0,25 μm angeordnet ist. Durch diese zusätzliche Schicht mit konstanter Materialzusammensetzung wird die Oberflächengüte, insbesondere die Glattheit der Oberfläche weiter erhöht und hierdurch werden zusätzlich unerwünschte Störeffekte bei Erzeugen des Halbleiterbauelementes ausgeschlossen.
  • Zur Vermeidung unerwünschter Störeffekte ist es vorteilhaft, dass der erste Puffer unmittelbar angrenzend an den zweiten Puffer angeordnet ist und/oder der erste Puffer unmittelbar an das Trägersubstrat angrenzend angeordnet ist.
  • Vorzugsweise weisen der erste und der zweite Puffer an den aneinandergrenzenden Oberflächen die gleiche Zusammensetzung, d. h. die gleichen Elemente in gleicher Häufigkeit, auf.
  • Die Aufbringung der vorgenannten Schichten erfolgt bei dem erfindungsgemäßen Verfahren epitaktisch. Insbesondere ist die Anwendung an sich bekannter Verfahren und Verwendung an sich bekannter Vorrichtungen vorteilhaft, insbesondere MBE (molecular beam epitaxy), MOCVD (metal organic chemical vapour deposition) oder MOMBE (metal organic molecular beam epitaxy).
  • Die Zusammensetzung des ersten Puffers, insbesondere der Anteil Aluminium und der Anteil Indium ist je nach angestrebter Gitterkonstante in den vorgenannten Bereichen gewählt. Insbesondere ist es vorteilhaft, den ersten Puffer als AlxIn1-xAs-Schicht auszubilden, mit konstantem oder sich hinsichtlich der Wegstrecke senkrecht zur Oberfläche des ersten Puffers verändernden x ε [0,1] wobei der erste Puffer mit einem Anteil an Fremdstoffen kleiner 10%, bevorzugt kleiner 5%, insbesondere kleiner 1%, weiter bevorzugt ohne weitere Bestandteile ausgebildet ist. Insbesondere bei der vorgenannten Zusammensetzung des ersten Puffers wird durch die Wahl des Parameters mit x die Gitterkonstante festgelegt.
  • Untersuchungen des Anmelders haben ergeben, dass der zweite Puffer vorzugsweise bei einer Temperatur im Bereich 300°C bis 600°C, bevorzugt im Bereich 350°C bis 450°C, weiter bevorzugt im Bereich 380°C bis 420°C, insbesondere bei etwa 400°C erfolgt.
  • In diesen Temperaturbereichen, insbesondere bei einer Temperatur von etwa 400°C wurden bei Aufbau eines Pseudosubstrates ausgehend von einem GaAs-Substrat die besten Oberflächeneigenschaften, insbesondere die geringste Rauhigkeit erzielt.
  • Weiterhin ergaben Versuche des Anmelders, dass bei Verwendung eines Herstellungsverfahrens, bei dem die Schichten unter Vakuumbedingungen erzeugt werden, vorzugsweise ein Hintergrunddruck kleiner gleich 10–9 bar bei Erzeugen des zweiten Puffers vorliegt.
  • Weitere Merkmale und vorzugsweise Ausgestaltungen des erfindungsgemäßen Pseudosubstrates und des erfindungsgemäßen Herstellungsverfahrens werden im Folgenden anhand der Figuren erläutert. Dabei zeigt:
  • 1 eine schematische Darstellung eines ersten Ausführungsbeispiels eines erfindungsgemäßen Pseudosubstrates;
  • 2 eine tabellarische Darstellung eines zweiten Ausführungsbeispiels eines erfindungsgemäßen Pseudosubstrates, bei dem ein HEMT-Halbleiterbauelement zusätzlich aufgebracht wurde und
  • 3 die gemessenen Anteile an Gallium, Indium, Arsen und Antimon im ersten und zweiten Puffer des zweiten Ausführungsbeispiels in willkürlichen Einheiten.
  • 1 zeigt eine schematische Darstellung eines ersten Ausführungsbeispiels eines erfindungsgemäßen Pseudosubstrates 1. Auf einem als GaAs-Substrat ausgebildeten Trägersubstrat 2 ist eine 1,2 μm dicke Schicht angeordnet, welche den ersten Puffer 3 darstellt. Der erste Puffer 3 ist als AlxIn1-xAs-Schicht ausgebildet.
  • Auf der dem Trägersubstrat 2 abgewandten Seite des ersten Puffers 3 ist ein als AlxIn1-xAsy-1Sby-Schicht ausgebildeter zweiter Puffer 4 mit einer Dicke von 2 μm angeordnet. Auf der dem ersten Puffer 3 abgewandten Seite des zweiten Puffers 4 ist eine als AlxIn1-xSb-Schicht ausgebildete zusätzliche Schicht 5 mit einer Dicke von 0,25 μm angeordnet.
  • Das Trägersubstrat 2 weist eine Dicke von 625 μm auf.
  • Der Faktor x beträgt im ersten Ausführungsbeispiel 0,6, wodurch sich eine Gitterkonstante von etwa 0,634 nm ergibt.
  • Wesentlich ist, dass bei dem zweiten Puffer 4 der Faktor y an der dem ersten Puffer 3 zugewandten Seite x = 0 beträgt, hiervon ausgehend linear ansteigt und an der der zusätzlichen Schicht 5 zugewandten Seite des zweiten Puffers 4 x = 1 beträgt. In dem zweiten Puffer 4 findet somit eine kontinuierliche Abnahme des Anteils an Arsen und im Gegenzug eine kontinuierliche Zunahme des Anteils an Antimon, ausgehend von der dem ersten Puffer 3 zugewandten Seite zu der der zusätzlichen Schicht 5 zugewandten Seite hin, statt.
  • Hierdurch ist auf einer Dicke von lediglich 2 μm ein Übergang vom ersten Puffer zu der zusätzlichen Schicht 5 bei einer relativen Änderung der Gitterkonstante pro Wegstrecke von lediglich 3,25%/1 μm gewährleistet. Hierdurch wird eine sehr geringe Störstellendichte und damit hohe Qualität des Trägersubstrates, insbesondere zur Ausbildung von Halbleiterbauelementen für Hochfrequenzbereiche erzielt.
  • 2 zeigt eine tabellarische Darstellung eines zweiten Ausführungsbeispiels eines erfindungsgemäßen Pseudosubstrates 11, auf das eine HEMT-Halbleiterstruktur aufgebracht wurde.
  • Auf ein als GaAs-Substrat mit einem Durchmesser von 4 inch ausgebildetes Trägersubstrat 12 ist ein erster Puffer 13 mit einer Dicke von 1,2 μm angeordnet, der als Al0,4Ga1-yInyAs-Schicht ausgebildet ist. Dieser erste Puffer 13 weist ebenfalls eine sich mit Abstand zu dem Trägersubstrat 12 verändernde Zusammensetzung auf, wobei der Parameter y an der dem Trägersubstrat 12 zugewandten Seite des ersten Puffers 13 y = 0 und an der dem Trägersubstrat 12 abgewandten Seite des ersten Puffers 13 y = 0,6 beträgt. Die Änderung des Parameters y verläuft hierbei linear. In diesem Ausführungsbeispiel wird somit auch in dem ersten Puffer eine geringe Störstellendichte durch lineare Änderung der Zusammensetzung, in diesem Fall durch Abnahme des Anteils an Gallium und gegenläufige Zunahme des Anteils an Indium erzielt.
  • Auf den ersten Puffer 13 ist ein zweiter Puffer 14 aufgebracht, der als Al0,4In0,6As1-xSbx-Schicht ausgebildet ist. Der zweite Puffer weist eine Dicke von 2 μm auf und der Parameter x nimmt linear von dem Wert x = 0 an der dem ersten Puffer 13 zugewandten Seite des zweiten Puffers 14 bis zu dem Wert x = 1 an der dem ersten Puffer 13 abgewandten Seite des zweiten Puffers 14 zu.
  • Auf dem zweiten Puffer 14 ist eine als Al0,4In0,6Sb-Schicht ausgebildete zusätzliche Schicht 15 angeordnet, welche eine Dicke von 0,25 μm aufweist.
  • Der gemessene Verlauf der Anteile an Gallium, Indium, Arsen und Antimon ausgehend von der dem ersten Puffer 13 abgewandten Seite des zweiten Puffers 14 (0 nm) in Richtung des Trägersubstrates 12 ist in 3 dargestellt, wobei die Anteile der einzelnen Elemente in willkürlichen Einheiten dargestellt sind. Deutlich ist im zweiten Puffer 14 (0 nm bis etwa 2000 nm) die gegenläufige Abnahme von Antimon und Zunahme von Arsen in Richtung des ersten Puffers 13 erkennbar, bei in etwa unverändertem Anteil von Indium. Ebenso ist in dem ersten Puffer 13 (2000 nm bis etwa 3200 nm) die Abnahme von Indium bei gegenläufiger Zunahme von Gallium in Richtung des Trägersubstrates 12 bei in etwa konstantem Anteil an Arsen erkennbar.
  • Weiterhin ist in 2 der Schichtaufbau der auf dem Pseudosubstrat 11 aufgebrachten HEMT-Struktur dargestellt:
    Auf der zusätzlichen Schicht 15 ist ein als Ga0,4In0,6Sb-Schicht ausgebildeter Channel mit einer Dicke von 15 nm, anschließend ein als Al0,4In0,6Sb-Schicht ausgebildeter Spacer mit einer Dicke von 5 nm, anschließend ein als Al0,4In0,6Sb-Schicht mit einer Te-Dotierkonzentration von 8 × 1018 cm–3 ausgebildeter Supply mit einer Dicke von 8 nm, anschließend ein als Al0,4In0,6Sb-Schicht ausgebildeter Barrier mit einer Dicke von 10 nm und schließlich ein als Ga0,4In0,6Sb-Schicht ausgebildeter Cap mit einer Dicke von 5 nm angeordnet.
  • In diesem zweiten Ausführungsbeispiel wurde somit ausgehend von einer Gitterkonstante von 0,565 nm des Trägersubstrates 12 durch lineare Anpassung sowohl im ersten Puffer 13, als auch im zweiten Puffer 14 ein Übergang zu einer Gitterkonstante von 0,634 nm geschaffen, d. h. eine Änderung der Gitterkonstante von etwa 12%. Die Dicken des ersten Puffers 13 und zweiten Puffers 14 wurden derart gewählt, dass in etwa die gleiche relative Änderung der Gitterkonstante pro Wegstrecke sowohl im ersten, als auch im zweiten Puffer vorliegt.
  • Hierdurch ergibt sich der Vorteil, dass eine vorgegebene oder vorgegebene maximale Änderung der Gitterkonstante pro Wegstrecke sowohl für den ersten als auch für den zweiten Puffer eine minimale Dicke und somit eine geringe Gesamtdicke von erstem und zweitem Puffer erzielt wird.
  • Die Schichten wurden hierbei in einem EPI 1040 MBE-System erzeugt, welches mit den an sich bekannten Effusionszellen für die Elemente der Gruppe III Gallium, Aluminium und Indium ausgestattet ist sowie mit valved cracker cells für As2 und Sb2. Als Dotierstoff wird Tellur verwendet.
  • Durch die zusätzliche Schicht 15 wird eine zusätzliche Verringerung der Oberflächenrauhigkeit erzielt. Dies wurde durch optische Mikroskopie, Rasterkraftmikroskopie und einer KLA Tencor Oberflächemessung überprüft. Weiterhin wurde der Widerstand der zusätzlichen Schicht 15 als Qualitätsmerkmal mittels Mehrspitzenmessung gemessen. Durch Fertigung verschiedener Proben bei unterschiedlichen Prozesstemperaturen ergab sich eine minimale Oberflächenrauhigkeit bei einer Prozesstemperatur von 400°C und ein maximaler Schichtwiderstand der zusätzlichen Schicht 15 bei einer Temperatur von 460°C.
  • Die Prozesstemperatur wurde hierbei mittels Thermoelement gemessen.
  • Zur Erzeugung des zweiten Puffers 14 wurde während des Schichtwachstums der Arsenzufluss linear verringert und gleichzeitig im Gegenzug der Antimonzufluss linear erhöht. Nach Erzeugung des ersten Puffers 13 und des zweiten Puffers 14 wurden die beiden Schichten mittels SIMS (Secondary Ion Mass Spectrometry) charakterisiert. Wie zuvor beschrieben, wurden zusätzlich mehrere Proben mit unterschiedlichen Prozesstemperaturen im Bereich zwischen 320°C und 500°C erzeugt, um die optimale Prozesstemperatur zu bestimmen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • Kenneth E. Lee, Eugene A. Fitzgerald, „Highqualitiy metamorphic compositionally graded InGaAs buffers”, Journal of Crystal Growth 312 (2010) 250–257 [0004]
    • A. Leuther, A. Tessmann, H. Massler, R. Loesch, M. Schlechtweg, M. Mikulla, O. Ambacher, „35nm Metamorphic HEMT MMIC Technology”, Proc. 20th Int. Conf. On Indium Phoshide and Related Materials, May 2008, paper MoA3.3” [0005]
    • A. Leuther, R. Weber, H. Dammann, M. Schlechtweg, M. Mikulla, M. Walther, G. Weimann, ”Metamorphic 50 nm InAs-channel HEMT”, Proc. 17th Int. Conf. On Indium Phoshide and Related Materials, 2005, p. 129–132 [0005]

Claims (18)

  1. Pseudosubstrat (1, 11) zur Verwendung bei der Herstellung von Halbleiterbauelementen, umfassend ein Trägersubstrat (2, 12) mit einer kristallinen Struktur und einen ersten Puffer (3, 13), der auf einer Oberfläche des Trägersubstrates, gegebenenfalls auf weiteren dazwischenliegenden Zwischenschichten, angeordnet ist, wobei der erste Puffer (3, 13) als Einzelschicht oder als Mehrschichtsystem ausgebildet ist und zumindest an der dem Trägersubstrat (2, 12) abgewandten Oberfläche Arsen (As) und zumindest eines der Elemente Aluminium (Al) und Indium (In) umfasst, dadurch gekennzeichnet, dass zusätzlich auf einer dem Trägersubstrat (2, 12) abgewandten Seite des ersten Puffers (3, 13), gegebenenfalls auf weiteren dazwischenliegenden Zwischenschichten, ein zweiter Puffer (4, 14) angeordnet ist, welcher als Einzelschicht oder als Mehrschichtsystem ausgebildet ist, wobei der zweite Puffer (4, 14) an einer ersten, dem ersten Puffer zugewandten Oberfläche Arsen und zumindest eines der Elemente Aluminium und Indium umfassend und an einer zweiten, dem ersten Puffer (3, 13) abgewandten Oberfläche Antimon (Sb) und mindestens eines der Elemente Aluminium und Indium umfassend ausgebildet ist und wobei der zweite Puffer (4, 14) mit einem abnehmenden Anteil an Arsen und mit einem zunehmenden Anteil an Antimon jeweils ausgehend von der ersten zu der zweiten Oberfläche hin ausgebildet ist.
  2. Pseudosubstrat (1, 11) nach Anspruch 1, dadurch gekennzeichnet, dass der zweite Puffer (4, 14) derart ausgebildet ist, dass ausgehend von der ersten Oberfläche zu der zweiten Oberfläche hin die relative Änderung der Gitterkonstante pro Wegstrecke senkrecht zur ersten Oberfläche stets kleiner als 1,5%/100 nm, bevorzugt stets kleiner als 0,7%/100 nm, insbesondere stets kleiner als 0,35%/100 nm ist.
  3. Pseudosubstrat (1, 11) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der zweite Puffer (4, 14) an der ersten Oberfläche mit einem Anteil an Antimon kleiner 20%, vorzugsweise kleiner 10%, bevorzugt ohne Antimon ausgebildet ist.
  4. Pseudosubstrat (1, 11) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der zweite Puffer (4, 14) zumindest teilweise eine stufenweise Abnahme von Arsen und im Gegenzug stufenweise Zunahme von Antimon ausgehend von der ersten zu der zweiten Oberfläche hin aufweist.
  5. Pseudosubstrat (1, 11) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der zweite Puffer (4, 14) zumindest teilweise eine monotone, bevorzugt streng monotone, Abnahme von Arsen und im Gegenzug monotone, bevorzugt streng monotone Zunahme von Antimon ausgehend von der ersten zu der zweiten Oberfläche hin aufweist, insbesondere dass die Zu- und die Abnahme jeweils einen linearen Verlauf aufweist.
  6. Pseudosubstrat (1, 11) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der zweite Puffer (4, 14) als AlxIn1-xAl1-ySby-Schicht ausgebildet ist, mit konstantem x ε [0,1], wobei der zweite Puffer (4, 14) mit einem Anteil an Fremdstoffen kleiner 10%, bevorzugt kleiner 5%, insbesondere kleiner 1%, weiter bevorzugt ohne weitere Bestandteile ausgebildet ist.
  7. Pseudosubstrat (1, 11) nach Anspruch 6, dadurch gekennzeichnet, dass die Änderung des Faktors y pro Wegstrecke senkrecht zur ersten Oberfläche weniger als 20%/100 nm, bevorzugt weniger als 10%/100 nm, weiter bevorzugt weniger als 6%/100 nm, im weiteren bevorzugt weniger als 3%/100 nm beträgt.
  8. Pseudosubstrat (1, 11) nach einem der Ansprüche 6 bis 7, dadurch gekennzeichnet, dass y an der ersten Oberfläche 0 beträgt und/oder dass y an der zweiten Oberfläche 1 beträgt.
  9. Pseudosubstrat (1, 11) nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass y ausgehend von der ersten Oberfläche zur zweiten Oberfläche hin monoton, bevorzugt streng monoton zunimmt, insbesondere, dass y linear zunimmt.
  10. Pseudosubstrat (1, 11) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der zweite Puffer eine Dicke im Bereich 1 μm bis 10 μm, bevorzugt im Bereich 1 μm bis 3 μm, weiter bevorzugt im Bereich 1,5 μm bis 2,5 μm, insbesondere bevorzugt von etwa 2 μm aufweist.
  11. Pseudosubstrat (1, 11) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass zusätzlich auf der dem Trägersubstrat (2, 12) abgewandten Seite des zweiten Puffers (4, 14), gegebenenfalls auf weiteren dazwischen liegenden Zwischenschichten, eine zusätzliche Schicht (5, 15) umfassend Antimon und mindestens eines der Elemente Aluminium und Indium und nicht umfassend Arsen angeordnet ist, vorzugsweise mit einer Dicke im Bereich 0,05 μm bis 0,5 μm, bevorzugt im Bereich 0,2 μm bis 0,3 μm, insbesondere bevorzugt von etwa 0,25 μm.
  12. Pseudosubstrat (1, 11) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der erste Puffer (3, 13) unmittelbar an den zweiten Puffer (4, 14) angrenzend angeordnet ist und/oder der erste Puffer unmittelbar an das Trägersubstrat (2, 12) angrenzend angeordnet ist.
  13. Verfahren zur Herstellung eines Pseudosubstrates (1, 11) zur Verwendung bei der Herstellung von Halbleiterbauelementen, insbesondere nach einem der vorangegangenen Ansprüche, folgende Verfahrensschritte umfassend: Aufbringen eines ersten Puffers (3, 13) auf eine Oberfläche eines Trägersubstrates mit einer kristallinen Struktur, gegebenenfalls unter Zwischenaufbringung weiterer Zwischenschichten, wobei der erste Puffer als Einzelschicht oder als Mehrschichtsystem ausgebildet wird und zumindest an der dem Trägersubstrat (2, 12) abgewandten Oberfläche Arsen (As) und zumindest eines der Elemente Aluminium (Al) und Indium (In) umfassend ausgebildet wird, dadurch gekennzeichnet, dass zusätzlich auf der dem Trägersubstrat (2, 12) abgewandten Seite des ersten Puffers, gegebenenfalls unter Zwischenaufbringung weiterer Zwischenschichten, ein zweiter Puffer (4, 14) aufgebracht wird, welcher als Einzelschicht oder als Mehrschichtsystem ausgebildet wird, wobei der zweite Puffer (4, 14) an einer ersten, dem ersten Puffer (3, 13) zugewandten Oberfläche Arsen und zumindest eines der Elemente Aluminium und Indium umfassend und an einer zweiten, dem ersten Puffer (3, 13) abgewandten Oberfläche Antimon (Sb) und zumindest eines der Elemente Aluminium und Indium umfassend ausgebildet wird und wobei der zweite Puffer (4, 14) mit abnehmendem Anteil an Arsen und mit zunehmendem Anteil an Antimon jeweils ausgehend von der ersten zu der zweiten Oberfläche hin ausgebildet wird.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass der zweite Puffer (4, 14) derart ausgebildet wird, dass ausgehend von der ersten Oberfläche zu der zweiten Oberfläche die relative Änderung der Gitterkonstante pro Wegstrecke senkrecht zur ersten Oberfläche stets kleiner als 1,5%/100 nm, bevorzugt stets kleiner als 0,7%/100 nm, insbesondere stets kleiner als 0,35%/100 nm ist.
  15. Verfahren nach einem der vorangegangenen Ansprüche 13 bis 14, dadurch gekennzeichnet, dass der zweite Puffer (4, 14) an ersten Oberfläche mit einem Anteil an Antimon kleiner 20%, vorzugsweise kleiner 10%, bevorzugt ohne Antimon ausgebildet wird.
  16. Verfahren nach einem der vorangegangenen Ansprüche 13 bis 15, dadurch gekennzeichnet, dass der zweite Puffer (4, 14) zumindest teilweise eine monotone, bevorzugt streng monotone, Abnahme von Arsen und im Gegenzug monotone, bevorzugt streng monotone Zunahme von Antimon ausgehend von der ersten zu der zweiten Oberfläche hin aufweisend ausgebildet wird, insbesondere dass die Zu- und die Abnahme jeweils einen linearen Verlauf aufweisend ausgebildet wird.
  17. Verfahren nach einem der vorangegangenen Ansprüche 13 bis 16, dadurch gekennzeichnet, dass das Aufbringen des ersten und/oder zweiten Puffers mittel Epitaxie erfolgt, vorzugsweise mittels einem der Verfahren MBE, MOCVD oder MOMBE.
  18. Verfahren nach einem der vorangegangenen Ansprüche 13 bis 17, dadurch gekennzeichnet, dass das Aufbringen des zweiten Puffers (4, 14) bei einer Temperatur im Bereich 300°C bis 600°C, bevorzugt im Bereich 350°C bis 450°C, weiter bevorzugt im Bereich 380°C bis 420°C, insbesondere bei etwa 400°C erfolgt.
DE102010034886A 2010-08-19 2010-08-19 Pseudosubstrat zur Verwendung bei der Herstellung von Halbleiterbauelementen und Verfahren zur Herstellung eines Pseudosubstrates Ceased DE102010034886A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102010034886A DE102010034886A1 (de) 2010-08-19 2010-08-19 Pseudosubstrat zur Verwendung bei der Herstellung von Halbleiterbauelementen und Verfahren zur Herstellung eines Pseudosubstrates
PCT/EP2011/004001 WO2012022442A1 (de) 2010-08-19 2011-08-10 Pseudosubstrat zur verwendung bei der herstellung von halbleiterbauelementen und verfahren zur herstellung eines pseudosubstrates
EP11758378.1A EP2606507A1 (de) 2010-08-19 2011-08-10 Pseudosubstrat zur verwendung bei der herstellung von halbleiterbauelementen und verfahren zur herstellung eines pseudosubstrates
US13/817,567 US9263248B2 (en) 2010-08-19 2011-08-10 Pseudo-substrate for use in the production of semiconductor components and method for producing a pseudo-substrate
TW100128524A TW201212227A (en) 2010-08-19 2011-08-10 Pseudosubstrate usable for the production of semiconductor devices and method for the production of a pseudosubstrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010034886A DE102010034886A1 (de) 2010-08-19 2010-08-19 Pseudosubstrat zur Verwendung bei der Herstellung von Halbleiterbauelementen und Verfahren zur Herstellung eines Pseudosubstrates

Publications (1)

Publication Number Publication Date
DE102010034886A1 true DE102010034886A1 (de) 2012-02-23

Family

ID=44658683

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010034886A Ceased DE102010034886A1 (de) 2010-08-19 2010-08-19 Pseudosubstrat zur Verwendung bei der Herstellung von Halbleiterbauelementen und Verfahren zur Herstellung eines Pseudosubstrates

Country Status (5)

Country Link
US (1) US9263248B2 (de)
EP (1) EP2606507A1 (de)
DE (1) DE102010034886A1 (de)
TW (1) TW201212227A (de)
WO (1) WO2012022442A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064774B2 (en) * 2013-05-15 2015-06-23 Wisconsin Alumni Research Foundation Virtual substrates by having thick, highly relaxed metamorphic buffer layer structures by hydride vapor phase epitaxy
JP6233090B2 (ja) * 2014-02-21 2017-11-22 富士通株式会社 半導体装置
CN107112197A (zh) * 2014-10-30 2017-08-29 应用材料公司 用于改善具有敏感层及反应层的膜堆叠物的方法与结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69631662T2 (de) * 1995-11-08 2004-07-29 Bae Systems Information And Electronic Systems Integration Inc. GaAs-SUBSTRAT MIT GRADIERT ZUSAMMENGESETZTEM AeGaAsSb-PUFFER ZUR HERSTELLUNG VON FELDEFFEKTTRANSISTOREN MIT HOHEM INDIUM-GEHALT

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2768556A1 (fr) * 1997-09-17 1999-03-19 Pigogiga Sa Composant semiconducteur iii-v a heterojonction

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69631662T2 (de) * 1995-11-08 2004-07-29 Bae Systems Information And Electronic Systems Integration Inc. GaAs-SUBSTRAT MIT GRADIERT ZUSAMMENGESETZTEM AeGaAsSb-PUFFER ZUR HERSTELLUNG VON FELDEFFEKTTRANSISTOREN MIT HOHEM INDIUM-GEHALT

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A. Leuther, A. Tessmann, H. Massler, R. Loesch, M. Schlechtweg, M. Mikulla, O. Ambacher, "35nm Metamorphic HEMT MMIC Technology", Proc. 20th Int. Conf. On Indium Phoshide and Related Materials, May 2008, paper MoA3.3"
A. Leuther, R. Weber, H. Dammann, M. Schlechtweg, M. Mikulla, M. Walther, G. Weimann, "Metamorphic 50 nm InAs-channel HEMT", Proc. 17th Int. Conf. On Indium Phoshide and Related Materials, 2005, p. 129-132
Kenneth E. Lee, Eugene A. Fitzgerald, "Highqualitiy metamorphic compositionally graded InGaAs buffers", Journal of Crystal Growth 312 (2010) 250-257

Also Published As

Publication number Publication date
WO2012022442A1 (de) 2012-02-23
US9263248B2 (en) 2016-02-16
TW201212227A (en) 2012-03-16
US20130143038A1 (en) 2013-06-06
EP2606507A1 (de) 2013-06-26

Similar Documents

Publication Publication Date Title
EP2483914B1 (de) Verfahren zur herstellung einer leuchtdiode
DE69631662T2 (de) GaAs-SUBSTRAT MIT GRADIERT ZUSAMMENGESETZTEM AeGaAsSb-PUFFER ZUR HERSTELLUNG VON FELDEFFEKTTRANSISTOREN MIT HOHEM INDIUM-GEHALT
DE102005018319B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE102019114131A1 (de) Feldeffekttransistor unter verwendung von übergangsmetall-dichalcogenid und verfahren zu dessen herstellung
DE112014004744T5 (de) n-Aluminiumnitrid-Einkristallsubstrat und vertikales Nitrid-Halbleiterbauelement
DE3335189A1 (de) Verfahren zum herstellen einer heterostruktur
DE2715558A1 (de) Verfahren zur herstellung eines bauteils zur verwendung bei der halbleiterbauelementfertigung
DE102008028036A1 (de) Optoelektronischer Halbleiterkörper mit Tunnelübergang und Verfahren zur Herstellung eines solchen
DE102005018318A1 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE102012104671A1 (de) Verfahren zur Herstellung einer aktiven Zone für einen optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip
DE102011114671A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102018213437A1 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung von Hydriddampfphasenepitaxie
DE102018213434A1 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung der Multiionimplantation
DE102004055038B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE102010034886A1 (de) Pseudosubstrat zur Verwendung bei der Herstellung von Halbleiterbauelementen und Verfahren zur Herstellung eines Pseudosubstrates
DE102012217631A1 (de) Optoelektronisches Bauelement mit einer Schichtstruktur
EP1425784A1 (de) Verfahren zur herstellung von halbleiterschichten auf iii-v-nitridhalbleiter-basis
DE10034263B4 (de) Verfahren zur Herstellung eines Quasisubstrats
EP2471089B1 (de) Verfahren zur bestimmung der struktur eines transistors
EP3811415A1 (de) Halbleiterschichtstapel und verfahren zu dessen herstellung
DE112017005704T5 (de) Verfahren zum Herstellen eines Silizium-Einkristalls und Silizium-Einkristallwafer
DE102015216426A1 (de) Abscheidung einer kristallinen Kohlenstoffschicht auf einem Gruppe-IV-Substrat
WO2017121529A1 (de) Elektronisches bauteil sowie verfahren zur herstellung eines elektronischen bauteils
DE102016114250A1 (de) Verfahren zur Herstellung eines mit einem Halbleitermaterial beschichteten Saphirsubstrats, nach dem Verfahren erhältliches beschichtetes Saphirsubstrat sowie Leuchtdiode mit einem solchen Substrat
DE102013200507A1 (de) Optoelektronisches Halbleiterbauelement

Legal Events

Date Code Title Description
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final