DE112009000917B4 - Verfahren zum Bilden einer Pufferschicht-Architektur auf Silizium und dadurch gebildete Strukturen - Google Patents

Verfahren zum Bilden einer Pufferschicht-Architektur auf Silizium und dadurch gebildete Strukturen Download PDF

Info

Publication number
DE112009000917B4
DE112009000917B4 DE112009000917T DE112009000917T DE112009000917B4 DE 112009000917 B4 DE112009000917 B4 DE 112009000917B4 DE 112009000917 T DE112009000917 T DE 112009000917T DE 112009000917 T DE112009000917 T DE 112009000917T DE 112009000917 B4 DE112009000917 B4 DE 112009000917B4
Authority
DE
Germany
Prior art keywords
layer
stepped
quantum well
buffer layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112009000917T
Other languages
English (en)
Other versions
DE112009000917A5 (de
DE112009000917T5 (de
Inventor
Mantu K. Hudait
Peter G. Tolchinsky
Loren A. Chow
Dimitri Loubychev
Joel M. Fastenau
Amy W. K. Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112009000917A5 publication Critical patent/DE112009000917A5/de
Publication of DE112009000917T5 publication Critical patent/DE112009000917T5/de
Application granted granted Critical
Publication of DE112009000917B4 publication Critical patent/DE112009000917B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

Verfahren, welches umfasst: Bilden einer GaSb-Nukleationsschicht (102) auf einem Substrat (100); Bilden einer Ga(Al)AsSb-Pufferschicht (104) auf der GaSb-Nukleationsschicht (102); Bilden einer unteren In0,52Al0,48As-Barriereschicht (106) auf der Ga(Al)AsSb-Pufferschicht (104); und Bilden einer gestuften InxAl1-xAs-Schicht (108) auf der unteren In0,52Al0,48As-Barriereschicht (106).

Description

  • Hintergrund der Erfindung
  • Eine Vielzahl elektronischer und optoelektronischer Bauelemente kann dadurch ermöglicht werden, dass III-V-Dünnschichthalbleiter mit relaxierter Gitterkonstante auf Substraten elementaren Siliziums (Si) entwickelt werden. Oberflächenschichten, welche dazu in der Lage sind, die Leistungsvorteile von III-V Materialien zu erzielen, können eine Vielzahl von elektronischen Bauelementen mit hoher Leistungsfähigkeit unterstützen, beispielsweise komplementäre Metall-Oxid-Halbleiter-(complementary metal oxide semiconductor, CMOS) und Quantentrog-(quantum well, QW)Transistoren, welche aus Materialien mit extrem hoher Beweglichkeit hergestellt sind, wie etwa Indiumantimonid (InSb), Indiumgalliumarsenid (InGaAs) und Indiumarsenid (InAs), worauf sie aber nicht beschränkt sind.
  • Aus der US 2008/0116485A1 ist eine CMOS-Vorrichtung basierend auf einem III-V-Materialsystem bekannt. Die Vorrichtung kann NMOS- und PMOS-Teilbereiche aufweisen. Ferner ist aus der US 2008/0067547A1 ein HEMT (high electron mobility transistor) bekannt, welcher eine erste und eine zweite Schicht aufweist, wobei eine ternäre metamorphe Pufferschicht zwischen der ersten und der zweiten Schicht angeordnet ist. Die erste und die zweite Schicht sind aus Materialien gebildet, welche unterschiedliche Gitterkonstanten aufweisen. Aus der US 2008/0073639A1 ist eine III-V-Quantentrogstruktur bekannt, welche auf einem Siliziumsubstrat ausgebildet ist. Dabei ist eine InSb-Quantentrogschicht zwischen zwei Barriereschichten mit größerer Bandlücke angeordnet.
  • Kurzer Abriss der Erfindung
  • Es ist die Aufgabe der Erfindung, eine Herstellung von Quantentrog-Strukturen auf Silizium mit niedrigen Defektdichten und exzellenten strukturellen und elektrischen Eigenschaften zu ermöglichen. Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 sowie eine Struktur gemäß Anspruch 11 gelöst.
  • Kurze Beschreibung der Zeichnungen
  • Wohingegen die Patentbeschreibung mit Ansprüchen schließt, worin das, was als die vorliegende Erfindung angesehen wird, speziell dargelegt und klar beansprucht wird, können die Vorteile dieser Erfindung leichter aus der folgenden Beschreibung der Erfindung ermittelt werden, wenn diese in Verbindung mit den beigefügten Zeichnungen gelesen wird, worin:
  • 1a bis 1g stellen Strukturen gemäß einer Ausführungsform der vorliegenden Erfindung dar.
  • 2 stellt ein Banddiagramm gemäß einer Ausführungsform der vorliegenden Erfindung dar.
  • 3 stellt ein Ablaufdiagramm gemäß einer Ausführungsform der vorliegenden Erfindung dar.
  • Detaillierte Beschreibung der vorliegenden Erfindung
  • In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, welche im Wege der Illustration spezifische Ausführungsformen darstellen, in denen die Erfindung ausgeübt werden kann. Diese Ausführungsformen werden in ausreichendem Detail beschrieben, um es dem Fachmann auf diesem Gebiet zu ermöglichen, die Erfindung auszuüben. Es ist ersichtlich, dass die verschiedenen Ausführungsformen der Erfindung, obwohl sie unterschiedlich sein mögen, einander nicht gegenseitig ausschließen. Beispielsweise kann ein spezielles Merkmal, eine spezielle Struktur oder eine spezielle Eigenschaft, vorliegend in Verbindung mit einer Ausführungsform beschrieben, in anderen Ausführungsformen implementiert sein ohne vom Umfang der Erfindung abzuweichen. Ferner ist es ersichtlich, dass der Ort oder die Anordnung einzelner Elemente innerhalb jeder offenbarten Ausführungsform geändert werden kann ohne vom Umfang der Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist daher nicht in einem beschränkenden Sinne zu verstehen, und der Umfang der vorliegenden Erfindung wird nur durch die beigefügten Ansprüche, geeignet interpretiert, gemeinsam mit der vollen Breite von Äquivalenten definiert, zu denen die Ansprüche berechtigen. In den Zeichnungen beziehen sich gleiche Bezugsziffern über die mehreren Ansichten hinweg auf die gleiche oder eine ähnliche Funktionalität.
  • Es werden Verfahren und zugeordnete Strukturen zum Bilden einer mikroelektronischen Struktur beschrieben. Diese Verfahren können das Bilden einer GaSb-Nukleationsschicht auf einem Substrat, das Bilden einer abgestuften Ga(Al)AsSb-Pufferschicht auf der GaSb-Nukleationsschicht, das Bilden einer unteren, gitter-angepassten InAlAs-Barriere auf der gestuften Pufferschicht und das Bilden einer gestuften InxAl1-xAs-Pufferschicht auf der unteren Barriere umfassen. Eine InGaAs-Bauelementschicht kann dann auf der gestuften InxAl1-xAs-Pufferschicht aufgewachsen werden, welche als eine Barriereschicht und eine Bauelement-Isolierschicht für eine Anwendung mit einem metamorphischen Transistor mit hoher Elektronenbeweglichkeit (metamorphic electron mobility transistor, HEMT) dienen kann. Die Verfahren nach der vorliegenden Erfindung ermöglichen das Wachstum von III-V-Materialien auf Siliziumsubstraten mit angepassten Gitter-, thermischen und polaren Eigenschaften.
  • Kristalldefekte können durch Gitterfehlanpassungen, Polar-auf-Nichtpolar-Fehlanpassungen und thermische Fehlanpassungen zwischen epitaxialen Schichten aus III-V-Halbleitern und Halbleitersubstraten aus Silizium erzeugt werden. Solche Fehlanpassungen können zu schlechten elektrischen Eigenschaften führen, wie etwa niedriger Ladungsträgerbeweglichkeit und einem hohen Leckstrom. Wenn die Gitterfehlanpassung zwischen einer epitaxialen Schicht und einem Substrat einige Prozent übersteigt, kann die aufgrund der Fehlanpassung induzierte (Ver-)Spannung zu groß werden und dazu führen, dass sich in einer epitaxialen Schicht Defekte ausbilden, wenn eine solche epitaxiale Schicht die aufgrund von Gitterfehlanpassungen erzeugte Spannung relaxiert.
  • Viele Defekte, wie etwa Schraubenversetzungen (threading disclocations) oder Zwillinge (twins), neigen dazu, in die „Bauelementschicht” zu wandern, in der ein Halbleiterbauelement angeordnet sein kann. Diese Defekte können schwerwiegende Probleme beim Integrieren von InGaAs-Material mit hoher Qualität auf Siliziumsubstraten bewirken. Es ist gezeigt worden, dass Strukturen aus dem Stand der Technik von dünnen InGaAs-Schichten hoher Qualität gebildet auf Silizium mit GaAs überzogen auf Silizium eine große Anzahl an Defekten und Versetzungen umfassen, welche von der Größenordnung von etwa 110 cm–2 sein kann. Die Ausführungsformen dieser Erfindung ermöglichen die Herstellung von InGaAs-Schicht- und InGaAs-basierten Quantentrog-Strukturen auf Silizium mit niedrigen Defektdichten und vom Bauelementgrad, wobei exzellente strukturelle und elektrische Eigenschaften beibehalten werden.
  • Die 1a bis 1g stellen eine Ausführungsform eines Verfahrens zum Bilden einer mikroelektronischen Struktur dar, wie etwa Indiumgalliumarsenid(InGaAs)-basierten Halbleiterbauelementen zum Beispiel. In einigen Ausführungsformen kann eine Pufferarchitektur zum Integrieren von n-Kanal InGaAs-Bauelementstrukturen mit hoher Elektronenbeweglichkeit auf einem Siliziumsubstrat für III-V-Verbindungshalbleiter-basierte CMOS-(complementary metal on silicon)Bauelementanwendungen mit niedrigem Leistungsverbrauch und hoher Geschwindigkeit gebildet werden. In einigen Ausführungsformen kann die Pufferarchitektur Materialfehlanpassungsprobleme zwischen einer aktiven InGaAs-Kanalschicht und einem Siliziumsubstrat überbrücken.
  • 1a stellt eine Querschnittsansicht eines Abschnitts eines Substrats 100, wie etwa, beispielsweise, eines Siliziumsubstrats, dar. In einer Ausführungsform kann die Struktur 100 ein Substrat 100 umfassen, welches einen hohen spezifischen Widerstand von beispielsweise etwa 1 Ω-cm bis etwa 50 kΩ-cm umfasst, worauf die Struktur jedoch nicht beschränkt ist, und kann ein n- oder ein p-Typ-Siliziumsubstrat sein. In verschiedenen Ausführungsformen kann das Substrat 100 ein n- oder p-Typ (100) versetzt-orientiertes Siliziumsubstrat 100 mit einem hohen spezifischen Widerstand sein, obwohl der Umfang der vorliegenden Erfindung in dieser Hinsicht nicht beschränkt ist. In einer Ausführungsform kann das Substrat 100 eine mittels Versatz-Schneidens (off-cutting) des Substrats 100 aus einem Block bereitete Vizinaloberfläche aufweisen.
  • Das Substrat 100 kann mit einem Winkel von zwischen 2° und 8° zur (110)-Richtung Versatz-geschnitten (off-cut) sein, um eine Oberfläche zu erzeugen, welche in einer Ausführungsform Terrassen aufweist. In anderen Ausführungsformen können andere Versatz-Schnitt-Orientierungen oder ein Substrat 100 ohne einen Versatz-Schnitt verwendet werden. Ein solches Substrat 100 mit hohem spezifischen Widerstand kann für eine Bauelementisolierung sorgen. Ferner kann ein Versatz-Schneiden des Substrats 100 Antiphasen-Domänen in Antiphasen-Grenzgebieten beim Aufwachsen nachfolgender Schichten auf das Substrat 100 eliminieren, wie etwa, beispielsweise, nachfolgender III-V-Schichten, welche auf dem Substrat 100 gewachsen werden können.
  • Auf dem Substrat 100 wird eine Nukleationsschicht 102 gebildet (1b). Die Nukleationsschicht 102 kann ein sehr dünnes Material mit einem niedrigen Schmelzpunkt umfassen, wie etwa GaSb in einer Ausführungsform. In einer Ausführungsform kann die Nukleationsschicht 102 eine GaSb-Nukleationsschicht 102 mit geringer Bandlücke umfassen. In einer Ausführungsform kann die GaSb-Nukleationsschicht 102 eine Dicke von zwischen 50 Ångström und 300 Ångström umfassen. Die GaSb-Nukleationsschicht 102 kann Antiphasen-Domänen eliminieren und die Bildung eines praktisch polaren Substrats 100 erleichtern. Der relativ niedrige Schmelzpunkt der GaSb-Nukleationsschicht 102 kann die Aufhebung/das Gleiten von Defekten unterstützen. Es ist vorteilhaft, das Wandern von Defekten mit Hilfe der Niedrig-Temperatur GaSb-Nukleationsschicht 102 zu stoppen.
  • Die Nukleationsschicht 102 kann durch einen MOCVD-(metal organic chemical vapor deposition, Metallorganische Abscheidung aus der Dampfphase) oder einem MBE-(molecular beam epitaxy, Molekularstrahlepitaxie)Prozess oder einem weiteren solchen Prozess gebildet werden. In einer Ausführungsform kann die Nukleationsschicht 102 dazu verwendet werden, die Terrassen des untersten Siliziumsubstrats 100 mit atomaren Bi-Schichten des GaSb-Materials zum Erzeugen eines von Antiphasen-Domänen freien, praktisch polaren Substrats (virtual polar substrate) zu füllen. In einigen Ausführungsformen kann das Bilden der Nukleationsschicht 102 bei Temperaturen von zwischen etwa 400°C und etwa 500°C durchgeführt werden.
  • Die Nukleationsschicht 102 kann für Gleitversetzungen sorgen und eine Gitterfehlanpassung von zwischen etwa 4% und etwa 8% zwischen dem Siliziumsubstrat 100 und einer Pufferschicht 104 kontrollieren, welche nachfolgend über der Nukleationsschicht 102 gebildet wird (1c). In einer Ausführungsform kann die Pufferschicht 104 eine Ga(Al)AsSb-Pufferschicht 104 mit großer Bandlücke umfassen. In einer Ausführungsform kann die Ga(Al)AsSb-Pufferschicht 104 zwischen 0,3 μm und 5 μm dick sein. In einer Ausführungsform kann die Pufferschicht 104 so aufgewachsen werden, dass sie mit einem In0,52Al0,48As-Material, mit einem Gitterparameter von etwa 5,869 Ångström, welches nachfolgend auf der Pufferschicht 104 gebildet werden kann, Gitter-angepasst ist.
  • Die Pufferschicht 104 kann aufgrund der großen Bandlücke der Pufferschicht 104 auch als eine Bauelementisolierschicht auf dem Substrat 100 agieren, welche in einigen Ausführungsformen eine gestufte Pufferschicht 104 umfassen kann. Beispielsweise kann eine 50/50 Al Ga-Mischung mit der GaSb-Nukleationsschicht 102 gemischt werden und gewachsen/gestuft werden, um mit einer nachfolgend gebildeten InAlAs-Schicht gitterangepasst zu sein. In einer Ausführungsform kann das AlAs eine Gitterkonstante von etwa 5,661 Ångström und das GaAs eine Gitterkonstante von etwa 5,6532 Ångström umfassen. Die Pufferschicht 104 kann durch MOCVD, MBE, chemische Gasphasenabscheidung (CVD) und jede andere geeignete Technik gebildet werden. Ein Vorteil der Pufferschicht 104 ist, dass eine relativ dünne Schicht ausreichen kann, da nur ein Einzel-Schritt der Ga(Al)AsSb-Pufferschicht 104 zwischen der dünnen GaSb-Nukleationsschicht 102 und einer dünnen unteren InAlAs-Barriereschicht notwendig ist, welche nachfolgend auf der Pufferschicht 104 gebildet werden kann.
  • Auf der Pufferschicht 104 wird eine untere Barriereschicht 106 gebildet (1d). Die untere Barriereschicht 106 kann für eine InGaAs-basierte Quantentrog-Struktur in einer Ausführungsform eine untere, gitterangepasste In0,52Al0,48As-Barriere umfassen. In einer Ausführungsform kann die untere Barriereschicht 106 etwa 60% Versatz eines Leitungsbandes Ec umfassen. Die untere Barriereschicht 106 kann aus einem Material mit einer größeren Bandlücke als der einer darauf zu bildenden Quantentrogschicht gebildet sein. Die untere Barriereschicht 106 kann eine ausreichende Dicke aufweisen, um in einer Ausführungsform eine Potentialbarriere für Ladungsträger in einem Transistor-Stack dazustellen. In einer Ausführungsform kann die untere Barriereschicht 106 eine Dicke von etwa 100 Ångström bis 250 Ångström aufweisen. In weiteren Ausführungsformen kann die untere Barriereschicht 106 zwischen etwa 0,5 μm und 1 μm sein.
  • Eine gestufte InxAl1-xAs-Schicht 108 kann auf der unteren Barriereschicht 106 (1e) und/oder auf der Pufferschicht 104 gebildet werden. In einer Ausführungsform kann die Konzentration des Indiums in der gestuften InxAl1-xAs-Schicht 108 52 bis 70% Indium umfassen. Der prozentuale Anteil an Aluminium in der gestuften InxAl1-xAs-Schicht 108 kann derart angepasst werden, um eine Balance-verspannte, gestufte InxAl1-xAs-Schicht bereitzustellen.
  • Durch Bilden der gestuften InxAl1-xAs-Schicht 108 können Versetzungen entlang relativ diagonaler Ebenen innerhalb der gestuften InxAl1-xAs-Schicht gleiten. Die gestufte InxAl1-xAs-Schicht kann in einigen Ausführungsformen zwischen etwa 0,5 μm und etwa 2,0 μm sein. In einer Ausführungsform können die Nukleationsschicht 102, die Pufferschicht 104, die untere Barriereschicht 106 und die gestufte InxAl1-xAs-Schicht eine Pufferarchitektur 110 zum Filtern von Versetzungen bilden. Diese Pufferarchitektur 110 kann für eine InGaAs-Quantentrog-Struktur, die nachfolgend darauf gebildet werden soll, eine kompressive Spannung (strain) bereitstellen. Ferner können diese Schichten eine Gitterfehlanpassung innerhalb von etwa 4% zum Minimieren von Schraubversetzungen (threading dislocations) kontrollieren.
  • In einem Beispiel, kann eine In0,52Al0,48As-Schicht auf InP aufgewachsen werden, welche gitterangepasst ist, und ein InxGa1-xAs-Quantentrog kann auf dieser In0,52Al0,48As-Schicht aufgewachsen werden, welche als eine Barriereschicht agieren kann. Basierend auf der Indium-Zusammensetzung (x) in InxGa1-xAs des Quantentrogs, kann die Verspannung (strain) innerhalb des InGaAs-Quantentrogs gesteuert werden. Beispielsweise kann eine Verspannung von etwa 1% erreicht werden, wenn eine In0,52Al0,48As-Barriereschicht und eine In0,7Ga0,3As-Quantentrogschicht verwendet werden).
  • In einer weiteren Ausführungsform kann eine InxGa1-xAs-Quantentrogstruktur auf einer gestuften InxAl1-xAs-Schicht (welche als eine Barriereschicht agieren kann) gebildet werden, und die Verspannung kann durch Steuern der Indiumzusammensetzung (x) in dem InxGa1-xAs-Quantentrog und der gestuften InxAl1-xAs-Schicht kontrolliert werden. Im Falle der gestuften Barriere, kann die Indium-Zusammensetzung in sowohl der gestuften InxAl1-xAs-Barriereschicht und dem InxGa1-xAs-Kanal zum Kontrollieren der Verspannung innerhalb des InxGa1-xAs-Kanals gesteuert werden.
  • Ein In-Situ-Ausheilen 111 in einem thermischen Zyklus der Pufferarchitektur 110 kann nach jedem Schritt der Schichtbildung der Pufferarchitektur 110 und/oder nach dem Bilden der gesamten Pufferarchitekturschichten 110 durchgeführt werden (1f). Das Ausheilen kann durchgeführt werden, bevor eine Quantentrogschicht auf der Pufferarchitektur 110 gebildet werden kann, um Versetzungen und Defekte in einigen Ausführungsformen zu reduzieren/zu entfernen. Die Pufferarchitektur kann in einigen Ausführungsformen auch nur eine der unteren Barriereschicht 106 und der gestuften InxAl1-xAs-Schicht umfassen, von denen jede als eine Barriereschicht zu einer Quantentrogstruktur dienen kann.
  • Eine Quantentrogschicht 112 kann auf der gestuften InxAl1-xAs-Schicht 108 (1g) gebildet werden, oder die Quantentrogschicht 112 kann auf der unteren Barriereschicht 106 gebildet werden. Die Quantentrogschicht 112 kann aus einem Material mit einer kleineren Bandlücke als jener der gestuften InxAl1-xAs-Schicht 108 und/oder der unteren Barriereschicht 106 gebildet sein. In einer Ausführungsform kann die Quantentrogschicht 112 aus InxAl1-xAs gebildet sein, wobei x gleich einem Wert zwischen etwa 0,53 und etwa 0,8 ist. Die Quantentrogschicht 112 kann von einer ausreichenden Dicke sein, um eine adäquate Kanalkonduktanz bereitzustellen. In einigen Ausführungsformen kann die Quantentrogschicht 112 zwischen etwa 10 nm und etwa 50 nm sein. Die Quantentrogschicht 112 kann für NMOS- Bauelemente eine hohe Elektronenbeweglichkeit und -Geschwindigkeit bereitstellen und kann ferner für PMOS-Bauelemente eine hohe Lochbeweglichkeit und -Geschwindigkeit bereitstellen verglichen mit einem Si-basierten Bauelement. Dieses n-Typ-Kanalmaterial InGaAs kann einen größeren Leitungsbandversatz (ΔEc ≈ 0,60 eV) bezüglich der gestuften InAlAs-Schicht aufweisen und sorgt für die elektronische Begrenzung innerhalb des Typ-I-Quantentrogs (InGaAs).
  • Wie es ferner in 1g gezeigt ist, kann eine Abstandsschicht 114 über der Quantentrogschicht 112 gebildet werden. Die Abstandsschicht 114 kann in einigen Ausführungsformen eine InxAl1-xAs- oder InAlAs-Abstandsschicht 114 sein. Die Abstandsschicht 114 kann für Ladungsträgerbegrenzung und reduzierte Wechselwirkung zwischen einer Dotierschicht und einem zweidimensionalen Elektronengas (2 DEG) sorgen, welches innerhalb des Kanals (d. h., des Kanals der Quantentrogschicht 112) gebildet sein kann. Weiterhin kann die Abstandsschicht 114 eine kompressive Verspannung für den Kanal der Quantentrogschicht 112 bereitstellen. In verschiedenen Ausführungsformen kann die Abstandsschicht 114 etwa 20 Ångström bis etwa 30 Ångström dick sein.
  • Eine Dotierschicht 116 kann über der Abstandsschicht 112 gebildet sein. Die Dotierschicht 116 kann delta-dotiert, modulations-dotiert und/oder mit Hilfe einer Kombination davon dotiert sein. Beispielsweise kann in einer Ausführungsform die Dotierschicht 116 eine Modulations-Delta-dotierte Siliziumschicht mit einer Dicke von etwa 3 Ångström bis etwa 5 Ångström sein. Für ein NMOS-Bauelement kann eine Dotierung mit Hilfe von Silizium- und Tellur-(Te)Verunreinigungen implementiert werden. Für ein PMOS-Bauelement kann die Dotierung Beryllium (Be) oder Kohlenstoff (C) sein.
  • Weiterhin unter Bezugnahme auf 1g kann eine obere Barriereschicht 118 über der Dotierschicht 116 zum Vollenden des Bauelement-Stacks gebildet sein. In einer Ausführungsform kann die obere Barriereschicht 118 eine InxAl1-xAs-Barriereschicht umfassen. Die obere Barriereschicht 118 kann eine Dicke von zwischen etwa 50 Ångström und etwa 500 Ångström aufweisen und kann eine obere Shottky-Barriereschicht 118 für die Gatesteuerung sein. Eine Ätzstopschicht 118 kann über der oberen Barriereschicht 116 ausgebildet sein und kann in einigen Ausführungsformen Indiumphosphid (InP) sein.
  • Wie es ferner in 1g dargestellt ist, kann eine Kontaktschicht 120 vorhanden sein, um als eine Kontaktschicht zum Bereitstellen von Source- und Drainkontakten mit niedrigem Kontaktwiderstand zu dienen, und kann in verschiedenen Ausführungsformen aus InxGa1-xAs gebildet sein. Für ein NMOS-Bauelement kann die Kontaktschicht 120 n+-dotiert sein, wohingegen für ein PMOS-Bauelement die Kontaktschicht 120 p+-dotiert sein kann. In einer Ausführungsform kann die Kontaktschicht 120 zwischen etwa 30 Ångström und etwa 300 Ångström dick sein.
  • Obwohl dies in 1g nicht gezeigt ist, kann ein vollständig fertiggestelltes Bauelement ferner Source- und Drainelektroden umfassen. Ferner kann ein dielektrisches Material auf der oberen Barriereschicht 118 gebildet werden, worüber eine Gateelektrode gebildet werden kann. Zu beachten ist, dass eine Ätzung zur Gatevertiefung innerhalb der oberen Barriereschicht 118 zum Bilden einer Gatevertiefung durchgeführt werden kann, worauf die dielektrische Schicht und die Gateelektrode gebildet werden können. Somit kann ein Shottky-Übergang gebildet werden, durch welchen eine solche Gateelektrode die Quantentrogschicht 112 steuern kann.
  • Somit können in verschiedenen Ausführungsformen Bauelemente mit Hilfe eines Materials mit hoher Elektronenbeweglichkeit zum Bilden von Transistoren mit hoher Elektronenbeweglichkeit (HEMTs) mit hoher Geschwindigkeit und geringem Leistungsverbrauch gebildet werden. Solche Bauelemente können Abmessungen von weniger als etwa 50 nm mit einer Schaltfrequenz von etwa 562 Gigahertz (GHz) aufweisen. Solche Bauelemente können dazu in der Lage sein, zwischen etwa 0,5 und 1,0 Volt ohne eine signifikante Reduktion des Treiberstroms betrieben zu werden. Ferner können Ausführungsformen eine geringere Gateverzögerung bei einer Gatelänge bereitstellen als ein Silizium- basiertes Bauelement.
  • Man beachte, dass drei verschiedene mögliche Pfade, nämlich Pfade A, B und C, mögliche Pfade dieser Pufferarchitektur zum Bereitstellen von kompressiver Verspannung an eine darauf gebildete Quantentrogschicht sind (2). Pfad A, welcher einer Bandlücke von 1,5 eV entsprechen kann, kann durch Bereitstellen von Puffer- und Barriereschichten mit einer Indiumkonzentration von etwa 52%, nämlich In0,52Al0,48As, erreicht werden. Obwohl eine solche Schichtbildung für geeignete Ladungsträgerbegrenzungseigenschaften sorgen kann, kann der Unterschied in den Gitterkonstanten zwischen dieser Art von Schicht und dem darunter liegenden Substrat zu einer Fehlanpassung in der Gitterkonstanten führen und somit zu Defekten an der Grenzfläche. Stattdessen stellt Pfad C, durch eine gestrichelte Linie angedeutet, welcher relativ schlechte Ladungsträgerbegrenzungseigenschaften aufweisen mag, eine reduzierte Fehlanpassung der Gitterkonstanten zur Vermeidung von Defekten bereit. Für den Pfad C kann eine linear ansteigende Indiumkonzentration von etwa 0% (d. h., AlAs) bis etwa 70% Indium (d. h., In0,70Al0,30As) vorhanden sein. In diesem Fall ist die Indiumzusammensetzung in der gestuften InxAl1-xAs oder InGaAlAsSb-Pufferschicht etwa dieselbe wie die In-Zusammensetzung in dem InxAl1-xAs-Kanal, der darüber gebildet ist, so dass der Kanal unverspannt bezüglich der unteren Barriere ist. Obwohl der Defekt innerhalb der Quantentrog Schicht geringer ist, ist die Ladungsträgerbegrenzung aufgrund eines geringen Valenzbandversatzes zwischen InxAl1-xAs (beispielsweise x = 0,7) der unteren Barriere und InxGa1-xAs (beispielsweise x = 0,7) des Kanals und, nicht als Vorteil genutzter Verspannung in dem Quantentrog schwach.
  • Um Vorteile sowohl der Ladungsträgerbegrenzung als auch eines Relaxationscharakteristikums zu erzielen, wodurch für eine nahezu vollständig relaxierte (d. h., metamorphische) Struktur gesorgt wird, kann Pfad B implementiert werden. In dieser Implementierung kann die Barriereschicht mit einer inversen Abstufung mit einer Indiumkonzentration x, welche von 0% an der Grenzfläche mit der GaAs-Nukleationsschicht und Pufferschicht bis hinauf zu einem Betrag von x in etwa gleich 62 oder 63% variiert, und nachfolgend Reduzieren des x-Betrags zurück auf etwa 52%, wie es im Pfad B gezeigt ist, gebildet werden. Auf diese Weise kann eine geeignete Ladungsträgerbegrenzung realisiert werden, während ein im Wesentlichen metamorphisches Profil bereitgestellt wird.
  • Weiter unter Bezugnahme auf 2, kann über dieser unteren Barriereschicht eine Quantentrogschicht mit einer relativ geringen Bandlücke gebildet werden. Speziell kann in einer Ausführungsform eine Quantentrogschicht aus Indiumgalliumarsenid mit x gleich 0,7 (d. h., In0,7Ga0,3As) derart gebildet werden, dass die Bandlücke etwa 0,6 eV ist. Um weitere kompressive Verspannung für diese Quantentrogstruktur bereitzustellen, kann eine obere Barriere aus Indiumaluminiumarsenid mit x in etwa gleich 52% (d. h., In0,52Al0,48As) gebildet werden, was einer Bandlücke von etwa 1,5 eV entspricht.
  • Unter Bezugnahme auf 3 ist darin ein Ablaufdiagramm eines Verfahrens gemäß einer Ausführungsform der vorliegenden Erfindung gezeigt. Wie es in 3 gezeigt ist, umfasst Schritt 302 das Bilden einer GaSb Nukleationsschicht auf einem Siliziumsubstrat. Als nächstes, im Schritt 304, kann eine gestufte Ga(Al)AsSb Pufferschicht auf der GaSb Nukleationsschicht gebildet werden. Im Schritt 306 kann eine untere In0,52Al0,48As Barriereschicht auf der gestuften Ga(Al)AsSb Pufferschicht gebildet werden. Im Schritt 308 kann eine gestufte InxAl1-xAs Pufferschicht auf der unteren Barriereschicht gebildet werden und, im Schritt 310, kann eine InGaAs-basierte Quantentrogstruktur auf der gestuften InxAl1-xAs Pufferschicht gebildet werden. Obwohl in der Ausführungsform der 3 mit dieser speziellen Implementierung dargestellt, ist der Umfang der vorliegenden Erfindung in dieser Hinsicht nicht beschränkt.
  • Somit umfassen die Vorteile der Ausführungsformen der vorliegenden Erfindung das Bilden einer Brücken-Gitterkonstanten zwischen dem Substrat und einer Kanalstruktur eines HEMT-Bauelements, das Bereitstellen eines großen Leitungsbandversatzes zwischen einer unteren Barriere, InAlAs und der Kanalstruktur, wie etwa InGaAs, und das Bereitstellen einer Bauelementisolierung und Eliminieren paralleler Leitung von der Pufferschicht zu der Kanalschicht aufgrund der Pufferschichten mit größerer Bandlücke (GaAlAsSb- und InAlAs-Schichten), ohne darauf beschränkt zu sein. Die Pufferarchitektur der Ausführungsformen der vorliegenden Erfindung dient dazu, parasitäre Widerstände zu verringern. Zusätzlich dient die Pufferarchitektur als eine untere Barriere für die Ladungsträgerbegrenzung in der InGaAs-Quantentrogstruktur.
  • Obwohl die vorstehende Beschreibung spezielle Schritte und Materialien angegeben hat, welche in dem Verfahren der vorliegenden Erfindung verwendet werden können, wird es dem Fachmann ersichtlich sein, dass viele Abwandlungen und Ersetzungen gemacht werden können. Demnach ist beabsichtigt, dass alle derartigen Abwandlungen, Änderungen, Ersetzungen und Hinzufügungen als in den Umfang der vorliegenden Erfindung, wie durch die beigefügten Ansprüche definiert, fallend angesehen werden. Ferner ist es ersichtlich, dass gewisse Aspekte mikroelektronischer Bauelemente im Stand der Technik wohl bekannt sind. Demnach ist es ersichtlich, dass die hier bereitgestellten Figuren nur Teile eines beispielhaften mikroelektronischen Bauelements darstellen, was zur Umsetzung der vorliegenden Erfindung gehört. Demnach ist die vorliegende Erfindung nicht auf die hier beschriebenen Strukturen beschränkt.

Claims (18)

  1. Verfahren, welches umfasst: Bilden einer GaSb-Nukleationsschicht (102) auf einem Substrat (100); Bilden einer Ga(Al)AsSb-Pufferschicht (104) auf der GaSb-Nukleationsschicht (102); Bilden einer unteren In0,52Al0,48As-Barriereschicht (106) auf der Ga(Al)AsSb-Pufferschicht (104); und Bilden einer gestuften InxAl1-xAs-Schicht (108) auf der unteren In0,52Al0,48As-Barriereschicht (106).
  2. Verfahren nach Anspruch 1, wobei das Substrat (100) ein p-Typ Siliziumsubstrat mit hohem spezifischen Widerstand mit einem (100) Versatz-Schnitt im Bereich von 2° bis 8° zu einer [110]-Richtung umfasst.
  3. Verfahren nach Anspruch 1, wobei die GaSb-Nukleationsschicht (102) ein Material mit niedrigem Schmelzpunkt und eine Dicke von zwischen 50 Ångström und 300 Ångström umfasst.
  4. Verfahren nach Anspruch 1, wobei die Ga(Al)AsSb-Pufferschicht (104) eine Ga(Al)AsSb-Pufferschicht mit großer Bandlücke und eine Dicke von zwischen 0,3 μm und 2 μm umfasst.
  5. Verfahren nach Anspruch 1, wobei die Ga(Al)AsSb-Pufferschicht (104) gitterangepasst ist zu der unteren In0,52Al0,48As-Barriereschicht.
  6. Verfahren nach Anspruch 1, welches ferner umfasst das Bilden der Ga(Al)AsSb-Pufferschicht (104) durch Abstufen der Ga(Al)AsSb-Pufferschicht (104), um gitterangepasst mit der unteren In0,52Al0,48As-Barriereschicht (106) zu sein.
  7. Verfahren nach Anspruch 1, wobei die gestufte InxAl1-xAs-Schicht (108) zwischen 52% und 70% Indium umfasst.
  8. Verfahren nach Anspruch 1, welches ferner das Bilden einer InxAl1-xAs-Quantentrogstruktur (112) auf der gestuften InxAl1-xAs-Schicht (108) umfasst, wobei die Verspannung durch Steuern der Indium-Zusammensetzung in der InxAl1-xAs-Quantentrogstruktur (112) und in der InxAl1-xAs-Schicht (108) gesteuert werden kann.
  9. Verfahren nach Anspruch 8, wobei die InGaAs-Quantentrogstruktur (112) eine verspannte Schicht gebildet aus Indiumgalliumarsenid umfasst.
  10. Verfahren nach Anspruch 1, wobei das Bilden der Nukleationsschicht (102), der Pufferschicht (104), der unteren Barriereschicht (106) und der gestuften InxAl1-xAs-Schicht (108) Bilden einer Pufferarchitektur umfassen kann, und wobei die Pufferarchitektur zum Entfernen von Versetzungen in-situ thermisch ausgeheilt werden kann.
  11. Struktur, wobei die Struktur Folgendes umfasst: eine GaSb-Nukleationsschicht (102) angeordnet auf einem Substrat (100); eine Ga(Al)AsSb-Pufferschicht (104) angeordnet auf der GaSb-Nukleationsschicht (102); und eine untere In0,52Al0,48As-Barriereschicht (106) angeordnet auf der Ga(Al)AsSb-Pufferschicht (104), eine gestufte InxAl1-xAs-Schicht (108) angeordnet auf der unteren In0,52Al0,48As-Barriereschicht (106).
  12. Struktur nach Anspruch 11, wobei das Substrat (100) ein p-Typ-Siliziumsubstrat mit hohem spezifischen Widerstand mit einem (100) Versatz-Schnitt im Bereich von 2° bis 8° zu einer [110]-Richtung umfasst.
  13. Struktur nach Anspruch 11, wobei die GaSb-Nukleationsschicht (102) ein Material mit niedrigem Schmelzpunkt und eine Dicke von zwischen 50 Ångström und 300 Ångström umfasst.
  14. Struktur nach Anspruch 11, wobei die Ga(Al)AsSb-Pufferschicht (104) eine Ga(Al)AsSb-Pufferschicht mit großer Bandlücke und eine Dicke von zwischen 0,3 μm und 2 μm umfasst.
  15. Struktur nach Anspruch 11, welche ferner eine gestufte InxAl1-xAs-Schicht (108) angeordnet auf der unteren In0,52Al0,48As-Barriereschicht (106) umfasst, wobei die gestufte InxAl1-xAs-Schicht zwischen 52% und 70% Indium umfasst.
  16. Struktur nach Anspruch 15, welche ferner eine Quantentrogstruktur (112) angeordnet auf der gestuften InxAl1-xAs-Schicht umfasst.
  17. Struktur nach Anspruch 16, welche ferner eine Abstandsschicht (114) angeordnet auf der Quantentrogstruktur (112), eine delta-dotierte Schicht angeordnet auf der Abstandsschicht (114) und eine obere Barriereschicht angeordnet auf der delta-dotierten Schicht umfasst.
  18. Struktur nach Anspruch 17, wobei die Struktur einen Transistor mit hoher Elektronenbeweglichkeit (HEMT) umfasst, wobei die Quantentrogschicht einen Kanal des HEMT umfasst.
DE112009000917T 2008-06-19 2009-06-08 Verfahren zum Bilden einer Pufferschicht-Architektur auf Silizium und dadurch gebildete Strukturen Active DE112009000917B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/214,737 2008-06-19
US12/214,737 US7687799B2 (en) 2008-06-19 2008-06-19 Methods of forming buffer layer architecture on silicon and structures formed thereby
PCT/US2009/046600 WO2009155157A2 (en) 2008-06-19 2009-06-08 Methods of forming buffer layer architecture on silicon and structures formed thereby

Publications (3)

Publication Number Publication Date
DE112009000917A5 DE112009000917A5 (de) 2011-11-10
DE112009000917T5 DE112009000917T5 (de) 2012-01-12
DE112009000917B4 true DE112009000917B4 (de) 2012-11-29

Family

ID=41430277

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112009000917T Active DE112009000917B4 (de) 2008-06-19 2009-06-08 Verfahren zum Bilden einer Pufferschicht-Architektur auf Silizium und dadurch gebildete Strukturen

Country Status (10)

Country Link
US (1) US7687799B2 (de)
JP (1) JP5318940B2 (de)
KR (1) KR101194465B1 (de)
CN (1) CN101981657B (de)
BR (1) BRPI0909222A2 (de)
DE (1) DE112009000917B4 (de)
GB (1) GB2473148B (de)
RU (1) RU2468466C2 (de)
TW (1) TWI383453B (de)
WO (1) WO2009155157A2 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362461B2 (en) * 2008-12-12 2013-01-29 Alcatel Lucent Quantum well device
EP2506861A1 (de) * 2009-12-02 2012-10-10 Amgen Inc. Bindeproteine zur bindung von humanem fgfr1c, humanem b-klotho sowie humanem fgfr1c als auch humanem b-klotho
US8324661B2 (en) * 2009-12-23 2012-12-04 Intel Corporation Quantum well transistors with remote counter doping
GB2480265B (en) * 2010-05-10 2013-10-02 Toshiba Res Europ Ltd A semiconductor device and a method of fabricating a semiconductor device
CN102011182B (zh) * 2010-09-28 2013-03-13 中国电子科技集团公司第十八研究所 一种晶格渐变缓冲层的制备方法
KR101560239B1 (ko) 2010-11-18 2015-10-26 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 구동방법
CN102157903B (zh) * 2011-01-25 2012-08-08 中国科学院半导体研究所 “w”型锑化物二类量子阱的外延生长方法
RU2520538C1 (ru) * 2012-11-02 2014-06-27 Федеральное государственное бюджетное учреждение науки Институт сверхвысокочастотной полупроводниковой электроники Российской академии наук (ИСВЧПЭ РАН) НАНОРАЗМЕРНАЯ СТРУКТУРА С КВАЗИОДНОМЕРНЫМИ ПРОВОДЯЩИМИ НИТЯМИ ОЛОВА В РЕШЕТКЕ GaAs
US20140151756A1 (en) * 2012-12-03 2014-06-05 International Business Machines Corporation Fin field effect transistors including complimentarily stressed channels
CN102983069A (zh) * 2012-12-21 2013-03-20 中国科学院半导体研究所 生长InP基InAs量子阱的方法
FR3011981B1 (fr) * 2013-10-11 2018-03-02 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt a base d'heterojonction
JP6233070B2 (ja) * 2014-02-05 2017-11-22 住友電気工業株式会社 半導体積層体および半導体装置、ならびにそれらの製造方法
KR102472396B1 (ko) * 2014-03-28 2022-12-01 인텔 코포레이션 선택적 에피택셜 성장된 iii-v족 재료 기반 디바이스
CN104600108B (zh) * 2014-12-31 2017-11-07 中国电子科技集团公司第五十五研究所 一种氮化物高电子迁移率晶体管外延结构及其制备方法
CN104733545A (zh) * 2015-02-17 2015-06-24 天津大学 发射区In含量渐变集电区高In过渡层的RTD器件
US9508550B2 (en) * 2015-04-28 2016-11-29 International Business Machines Corporation Preparation of low defect density of III-V on Si for device fabrication
FR3050872B1 (fr) * 2016-04-27 2019-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode electroluminescente comprenant au moins une couche intermediaire de plus grand gap disposee dans au moins une couche barriere de la zone active
RU2650576C2 (ru) * 2016-10-07 2018-04-16 Федеральное государственное бюджетное учреждение науки Институт сверхвысокочастотной полупроводниковой электроники Российской академии наук (ИСВЧПЭ РАН) Наноразмерная структура с профилем легирования в виде нанонитей из атомов олова
CN108493284B (zh) * 2018-05-03 2020-03-10 扬州乾照光电有限公司 一种晶格失配的多结太阳能电池及其制作方法
CN110875182B (zh) * 2020-01-17 2020-08-21 中科芯电半导体科技（北京）有限公司 一种增大自旋轨道耦合的方法和自旋晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080067547A1 (en) * 2006-09-14 2008-03-20 Bergman Joshua I Epitaxial nucleation and buffer sequence for via-compatible InAs/AlGaSb HEMTs
US20080073639A1 (en) * 2006-08-02 2008-03-27 Hudait Mantu K Dislocation-free InSb quantum well structure on Si using novel buffer architecture
US20080116485A1 (en) * 2006-11-16 2008-05-22 Hudait Mantu K Sb-based cmos devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900002687B1 (ko) * 1985-12-16 1990-04-23 후지쓰가부시끼가이샤 Mbe법에 의한 기판에 격자 정합시키는 4원 또는 5원 흔정 반도체의 성장방법
JPS63184320A (ja) * 1987-01-27 1988-07-29 Sharp Corp 半導体装置
JP2817995B2 (ja) * 1990-03-15 1998-10-30 富士通株式会社 ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置
JPH04124830A (ja) * 1990-09-14 1992-04-24 Fujitsu Ltd 半導体装置
JPH0513328A (ja) * 1990-09-18 1993-01-22 Fujitsu Ltd 混晶半導体装置およびその製造方法
JPH04332135A (ja) * 1991-05-02 1992-11-19 Sumitomo Electric Ind Ltd 電界効果トランジスタ
JPH08306909A (ja) * 1995-04-28 1996-11-22 Asahi Chem Ind Co Ltd ＩｎＧａＡｓ電界効果型トランジスタ
US5798540A (en) * 1997-04-29 1998-08-25 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with InAlAsSb/AlSb barrier
US20020076906A1 (en) * 2000-12-18 2002-06-20 Motorola, Inc. Semiconductor structure including a monocrystalline film, device including the structure, and methods of forming the structure and device
JP2004342742A (ja) * 2003-05-14 2004-12-02 Matsushita Electric Ind Co Ltd 通信機器用半導体装置
US7388235B2 (en) * 2004-09-30 2008-06-17 The United States Of America As Represented By The Secretary Of The Navy High electron mobility transistors with Sb-based channels
US7851780B2 (en) * 2006-08-02 2010-12-14 Intel Corporation Semiconductor buffer architecture for III-V devices on silicon substrates
US7566898B2 (en) * 2007-03-01 2009-07-28 Intel Corporation Buffer architecture formed on a semiconductor wafer
RU72787U1 (ru) * 2007-06-04 2008-04-27 Общество с ограниченной ответственностью "Инфра-Красные Фотодиоды Директ" Полупроводниковый приемник инфракрасного оптического излучения и способ его получения

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080073639A1 (en) * 2006-08-02 2008-03-27 Hudait Mantu K Dislocation-free InSb quantum well structure on Si using novel buffer architecture
US20080067547A1 (en) * 2006-09-14 2008-03-20 Bergman Joshua I Epitaxial nucleation and buffer sequence for via-compatible InAs/AlGaSb HEMTs
US20080116485A1 (en) * 2006-11-16 2008-05-22 Hudait Mantu K Sb-based cmos devices

Also Published As

Publication number Publication date
US20090315018A1 (en) 2009-12-24
CN101981657A (zh) 2011-02-23
US7687799B2 (en) 2010-03-30
DE112009000917A5 (de) 2011-11-10
WO2009155157A3 (en) 2010-03-18
GB2473148B (en) 2012-10-10
TWI383453B (zh) 2013-01-21
KR20100114939A (ko) 2010-10-26
CN101981657B (zh) 2013-06-19
GB201015857D0 (en) 2010-10-27
DE112009000917T5 (de) 2012-01-12
TW201009939A (en) 2010-03-01
KR101194465B1 (ko) 2012-10-24
RU2010139514A (ru) 2012-03-27
JP5318940B2 (ja) 2013-10-16
JP2011518443A (ja) 2011-06-23
RU2468466C2 (ru) 2012-11-27
WO2009155157A2 (en) 2009-12-23
BRPI0909222A2 (pt) 2015-08-25
GB2473148A (en) 2011-03-02

Similar Documents

Publication Publication Date Title
DE112009000917B4 (de) Verfahren zum Bilden einer Pufferschicht-Architektur auf Silizium und dadurch gebildete Strukturen
DE112007002737B4 (de) Sb-Basierte CMOS-Vorrichtungen
DE112008002337B4 (de) P-Kanal-Ge-Transistorstruktur mit hoher Löchermobilität auf Si-Substrat
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
EP1604390B1 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE69730625T2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
DE10011054A1 (de) p-Kanal-Si/SiGe-Hochgeschwindigkeitshetero- struktur für Feldeffektbauelement
DE102013103207B4 (de) Halbleiterbauelement-Kanalsystem und Verfahren
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE112013005585T5 (de) Vertikaler Nanodraht-Transistor mit axial konzipiertem Halbleiter und Gate-Metallisierung
DE602004011776T2 (de) Halbleiterbauelement, verfahren zur herstellung einer quantentopfstruktur und halbleiterbauelement eine solche quantentopfstruktur beinhaltend
DE19857356A1 (de) Heteroübergangs-Bipolartransistor
DE102011119497B4 (de) Band zu Band Tunnel-Feldeffekttransistor mit gradierter Halbleiterheterostruktur im Tunnelübergang und Verfahren zu dessen Herstellung
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
US11798988B2 (en) Graded planar buffer for nanowires
DE10229003B4 (de) Ein Verfahren zur Herstellung eines SOI-Feldeffekttransistorelements mit einem Rekombinationsgebiet
DE102016104446B4 (de) Kontakt mit geringem Widerstand für Halbleiter-Einheiten
DE19725449C2 (de) Halbleiter-Heterostruktur und Verfahren zur Herstellung
WO2020009020A1 (ja) トンネル電界効果トランジスタ
DE69827058T2 (de) Verbindungshalbleiter-Interfacestruktur und deren Herstellungsverfahren
DE102018115222A1 (de) Halbleiterschichtstapel und Verfahren zu dessen Herstellung
WO2009130058A1 (de) Verfahren zur herstellung eines halbleiterbauelements mit in-situ aufgebrachter isolationsschicht
WO2022180002A1 (de) Elektronisches bauelement, verfahren zum steuern desselben und verfahren zum herstellen eines elektronischen bauelements

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Representative=s name: BOEHMERT & BOEHMERT, DE

Representative=s name: BOEHMERT & BOEHMERT, 28209 BREMEN, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130301