RU2010139514A - Способы формирования архитектуры буферного слоя на кремнии и формируемые ими структуры - Google Patents

Способы формирования архитектуры буферного слоя на кремнии и формируемые ими структуры Download PDF

Info

Publication number
RU2010139514A
RU2010139514A RU2010139514/28A RU2010139514A RU2010139514A RU 2010139514 A RU2010139514 A RU 2010139514A RU 2010139514/28 A RU2010139514/28 A RU 2010139514/28A RU 2010139514 A RU2010139514 A RU 2010139514A RU 2010139514 A RU2010139514 A RU 2010139514A
Authority
RU
Russia
Prior art keywords
layer
assb
formation
lower barrier
buffer layer
Prior art date
Application number
RU2010139514/28A
Other languages
English (en)
Other versions
RU2468466C2 (ru
Inventor
Манту К. ХАДЕЙТ (US)
Манту К. ХАДЕЙТ
Питер Г. ТОЛЧИНСКИ (US)
Питер Г. ТОЛЧИНСКИ
Лорен А. ЧОУ (US)
Лорен А. ЧОУ
Дмитрий ЛОУБЫЧЕВ (US)
Дмитрий ЛОУБЫЧЕВ
Жоэль М. ФАСТЕНО (US)
Жоэль М. ФАСТЕНО
Ами В.К. ЛИУ (US)
Ами В.К. ЛИУ
Original Assignee
Интел Корпорейшн (Us)
Интел Корпорейшн
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Интел Корпорейшн (Us), Интел Корпорейшн filed Critical Интел Корпорейшн (Us)
Publication of RU2010139514A publication Critical patent/RU2010139514A/ru
Application granted granted Critical
Publication of RU2468466C2 publication Critical patent/RU2468466C2/ru

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

1. Способ, включающий: ! формирование зародышевого слоя GaSb на подложке; ! формирование буферного слоя Ga(Al)AsSb на зародышевом слое GaSb; ! формирование нижнего барьерного слоя на буферном слое Ga(Al)AsSb; и ! формирование переходного слоя InxAl1-xAs на нижнем барьерном слое . ! 2. Способ по п.1, в котором подложка является кремниевой подложкой p-типа с высоким сопротивлением и со срезом (100) под углом в диапазоне от около 2 до около 8° относительно направления [110]. ! 3. Способ по п.1, в котором зародышевый слой GaSb образован материалом с низкой точкой плавления и имеет толщину в диапазоне от около 50 Å до около 300 Å. ! 4. Способ по п.1, в котором буферный слой Ga(Al)AsSb образован буферным слоем Ga(Al)AsSb с большой зоной запрещения и толщиной в диапазоне от около 0.3 мкм до около 2 мкм. ! 5. Способ по п.1, в котором постоянная решетки буферного слоя Ga(Al)AsSb согласована с постоянной решетки нижнего барьерного слоя . ! 6. Способ по п.1, дополнительно содержащий формирование буферного слоя Ga(Al)AsSb путем постепенного изменения состава слоя Ga(Al)AsSb для согласования постоянной решетки с постоянной решетки нижнего барьерного слоя . ! 7. Способ по п.1, в котором переходный слой InxAl1-xAs содержит от около 52% до около 70% индия. ! 8. Способ по п.1, дополнительно включающий формирование структуры InGa1-xAs с квантовыми ямами, в котором напряжение может регулироваться путем регулирования процентного содержания индия в слое структуры InGa1-xAs с квантовыми ямами. ! 9. Способ по п.8, в котором структура InGaAs с квантовыми ямами содержит наряженный слой, сформированный на арсениде индия и галлия. ! 10. Способ по п.1, в котором формирование зародышевого слоя, буферного слоя, нижнего барьерного слоя и пере

Claims (20)

1. Способ, включающий:
формирование зародышевого слоя GaSb на подложке;
формирование буферного слоя Ga(Al)AsSb на зародышевом слое GaSb;
формирование нижнего барьерного слоя на буферном слое Ga(Al)AsSb; и
формирование переходного слоя InxAl1-xAs на нижнем барьерном слое .
2. Способ по п.1, в котором подложка является кремниевой подложкой p-типа с высоким сопротивлением и со срезом (100) под углом в диапазоне от около 2 до около 8° относительно направления [110].
3. Способ по п.1, в котором зародышевый слой GaSb образован материалом с низкой точкой плавления и имеет толщину в диапазоне от около 50 Å до около 300 Å.
4. Способ по п.1, в котором буферный слой Ga(Al)AsSb образован буферным слоем Ga(Al)AsSb с большой зоной запрещения и толщиной в диапазоне от около 0.3 мкм до около 2 мкм.
5. Способ по п.1, в котором постоянная решетки буферного слоя Ga(Al)AsSb согласована с постоянной решетки нижнего барьерного слоя .
6. Способ по п.1, дополнительно содержащий формирование буферного слоя Ga(Al)AsSb путем постепенного изменения состава слоя Ga(Al)AsSb для согласования постоянной решетки с постоянной решетки нижнего барьерного слоя .
7. Способ по п.1, в котором переходный слой InxAl1-xAs содержит от около 52% до около 70% индия.
8. Способ по п.1, дополнительно включающий формирование структуры InGa1-xAs с квантовыми ямами, в котором напряжение может регулироваться путем регулирования процентного содержания индия в слое структуры InGa1-xAs с квантовыми ямами.
9. Способ по п.8, в котором структура InGaAs с квантовыми ямами содержит наряженный слой, сформированный на арсениде индия и галлия.
10. Способ по п.1, в котором формирование зародышевого слоя, буферного слоя, нижнего барьерного слоя и переходного слоя InxA1-xAs может включать формирование буферной архитектуры, и в котором буферная архитектура может подвергаться отжигу in situ для устранения дислокаций.
11. Способ, включающий:
формирование буферной структуры фильтрации дислокаций, содержащей зародышевый слой GaSb, расположенный на подложке, буферный слой Ga(Al)AsSb, расположенный на зародышевом слое GaSb, нижний барьерный слой , расположенный на буферном слое Ga(Al)AsSb, и переходный слой InxAl1-xAs, расположенный на нижнем барьерном слое ; и
формирование структуры с квантовыми ямами на буферной структуре фильтрации дислокаций.
12. Способ по п.11, дополнительно включающий:
формирование разделительного слоя поверх слоя с квантовыми ямами;
формирование дельта-легированного слоя поверх разделительного слоя; и
формирование верхнего барьерного слоя поверх дельта-легированного слоя.
13. Структура, содержащая:
зародышевый слой GaSb, расположенный на подложке;
буферный слой Ga(Al)AsSb, расположенный на зародышевом слое GaSb;
нижний барьерный слой , расположенный на буферном слое Ga(Al)AsSb; и
переходный слой In0.52Al0.48As, расположенный на нижнем барьерном слое .
14. Структура по п.13, подложка которой представляет собой кремниевую подложку р-типа со срезом (100), выполненным под углом из диапазона от около 2 до около 8° по отношению к направлению [100].
15. Структура по п.13, в которой зародышевый слой GaSb содержит материал с низкой точкой плавления и имеет толщину от около 50 Å до около 300 Å.
16. Структура по п.13, в которой буферный слой Ga(Al)AsSb содержит буферный слой Ga(Al)AsSb с большой запрещенной зоной и толщиной в диапазоне от около 0,3 мкм до около 2 мкм.
17. Структура по п.13, дополнительно содержащая переходный слой InxAl1-xAs, расположенный на нижнем барьерном слое , в которой переходный слой InxAl1-xAs содержит от около 52% до около 70% индия.
18. Структура по п.17, дополнительно содержащая структуру с квантовыми ямами, расположенную на переходном слое InxAl1-xAs.
19. Структура по п.18, дополнительно содержащая разделительный слой, расположенный на структуре с квантовыми ямами, дельта-легированный слой, расположенный на разделительном слое и верхний барьерный слой, расположенный на дельта-легированном слое.
20. Структура по п.13, которая содержит транзистор с высокой подвижностью электронов, в которой слой с квантовыми ямами образует канал транзистора с высокой подвижностью электронов.
RU2010139514/28A 2008-06-19 2009-06-08 Способ формирования буферной архитектуры (варианты), микроэлектронная структура, сформированная таким образом RU2468466C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/214,737 2008-06-19
US12/214,737 US7687799B2 (en) 2008-06-19 2008-06-19 Methods of forming buffer layer architecture on silicon and structures formed thereby
PCT/US2009/046600 WO2009155157A2 (en) 2008-06-19 2009-06-08 Methods of forming buffer layer architecture on silicon and structures formed thereby

Publications (2)

Publication Number Publication Date
RU2010139514A true RU2010139514A (ru) 2012-03-27
RU2468466C2 RU2468466C2 (ru) 2012-11-27

Family

ID=41430277

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2010139514/28A RU2468466C2 (ru) 2008-06-19 2009-06-08 Способ формирования буферной архитектуры (варианты), микроэлектронная структура, сформированная таким образом

Country Status (10)

Country Link
US (1) US7687799B2 (ru)
JP (1) JP5318940B2 (ru)
KR (1) KR101194465B1 (ru)
CN (1) CN101981657B (ru)
BR (1) BRPI0909222A2 (ru)
DE (1) DE112009000917B4 (ru)
GB (1) GB2473148B (ru)
RU (1) RU2468466C2 (ru)
TW (1) TWI383453B (ru)
WO (1) WO2009155157A2 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2520538C1 (ru) * 2012-11-02 2014-06-27 Федеральное государственное бюджетное учреждение науки Институт сверхвысокочастотной полупроводниковой электроники Российской академии наук (ИСВЧПЭ РАН) НАНОРАЗМЕРНАЯ СТРУКТУРА С КВАЗИОДНОМЕРНЫМИ ПРОВОДЯЩИМИ НИТЯМИ ОЛОВА В РЕШЕТКЕ GaAs

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362461B2 (en) * 2008-12-12 2013-01-29 Alcatel Lucent Quantum well device
EP2506861A1 (en) * 2009-12-02 2012-10-10 Amgen Inc. Binding proteins that bind to human fgfr1c, human b-klotho and both human fgfr1c and human b-klotho
US8324661B2 (en) * 2009-12-23 2012-12-04 Intel Corporation Quantum well transistors with remote counter doping
GB2480265B (en) * 2010-05-10 2013-10-02 Toshiba Res Europ Ltd A semiconductor device and a method of fabricating a semiconductor device
CN102011182B (zh) * 2010-09-28 2013-03-13 中国电子科技集团公司第十八研究所 一种晶格渐变缓冲层的制备方法
KR101560239B1 (ko) 2010-11-18 2015-10-26 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 구동방법
CN102157903B (zh) * 2011-01-25 2012-08-08 中国科学院半导体研究所 “w”型锑化物二类量子阱的外延生长方法
US20140151756A1 (en) * 2012-12-03 2014-06-05 International Business Machines Corporation Fin field effect transistors including complimentarily stressed channels
CN102983069A (zh) * 2012-12-21 2013-03-20 中国科学院半导体研究所 生长InP基InAs量子阱的方法
FR3011981B1 (fr) * 2013-10-11 2018-03-02 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt a base d'heterojonction
JP6233070B2 (ja) * 2014-02-05 2017-11-22 住友電気工業株式会社 半導体積層体および半導体装置、ならびにそれらの製造方法
KR102472396B1 (ko) * 2014-03-28 2022-12-01 인텔 코포레이션 선택적 에피택셜 성장된 iii-v족 재료 기반 디바이스
CN104600108B (zh) * 2014-12-31 2017-11-07 中国电子科技集团公司第五十五研究所 一种氮化物高电子迁移率晶体管外延结构及其制备方法
CN104733545A (zh) * 2015-02-17 2015-06-24 天津大学 发射区In含量渐变集电区高In过渡层的RTD器件
US9508550B2 (en) * 2015-04-28 2016-11-29 International Business Machines Corporation Preparation of low defect density of III-V on Si for device fabrication
FR3050872B1 (fr) * 2016-04-27 2019-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode electroluminescente comprenant au moins une couche intermediaire de plus grand gap disposee dans au moins une couche barriere de la zone active
RU2650576C2 (ru) * 2016-10-07 2018-04-16 Федеральное государственное бюджетное учреждение науки Институт сверхвысокочастотной полупроводниковой электроники Российской академии наук (ИСВЧПЭ РАН) Наноразмерная структура с профилем легирования в виде нанонитей из атомов олова
CN108493284B (zh) * 2018-05-03 2020-03-10 扬州乾照光电有限公司 一种晶格失配的多结太阳能电池及其制作方法
CN110875182B (zh) * 2020-01-17 2020-08-21 中科芯电半导体科技（北京）有限公司 一种增大自旋轨道耦合的方法和自旋晶体管

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900002687B1 (ko) * 1985-12-16 1990-04-23 후지쓰가부시끼가이샤 Mbe법에 의한 기판에 격자 정합시키는 4원 또는 5원 흔정 반도체의 성장방법
JPS63184320A (ja) * 1987-01-27 1988-07-29 Sharp Corp 半導体装置
JP2817995B2 (ja) * 1990-03-15 1998-10-30 富士通株式会社 ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置
JPH04124830A (ja) * 1990-09-14 1992-04-24 Fujitsu Ltd 半導体装置
JPH0513328A (ja) * 1990-09-18 1993-01-22 Fujitsu Ltd 混晶半導体装置およびその製造方法
JPH04332135A (ja) * 1991-05-02 1992-11-19 Sumitomo Electric Ind Ltd 電界効果トランジスタ
JPH08306909A (ja) * 1995-04-28 1996-11-22 Asahi Chem Ind Co Ltd ＩｎＧａＡｓ電界効果型トランジスタ
US5798540A (en) * 1997-04-29 1998-08-25 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with InAlAsSb/AlSb barrier
US20020076906A1 (en) * 2000-12-18 2002-06-20 Motorola, Inc. Semiconductor structure including a monocrystalline film, device including the structure, and methods of forming the structure and device
JP2004342742A (ja) * 2003-05-14 2004-12-02 Matsushita Electric Ind Co Ltd 通信機器用半導体装置
US7388235B2 (en) * 2004-09-30 2008-06-17 The United States Of America As Represented By The Secretary Of The Navy High electron mobility transistors with Sb-based channels
US7573059B2 (en) * 2006-08-02 2009-08-11 Intel Corporation Dislocation-free InSb quantum well structure on Si using novel buffer architecture
US7851780B2 (en) * 2006-08-02 2010-12-14 Intel Corporation Semiconductor buffer architecture for III-V devices on silicon substrates
US7518165B2 (en) * 2006-09-14 2009-04-14 Teledyne Licensing, Llc Epitaxial nucleation and buffer sequence for via-compatible InAs/AlGaSb HEMTs
US7429747B2 (en) * 2006-11-16 2008-09-30 Intel Corporation Sb-based CMOS devices
US7566898B2 (en) * 2007-03-01 2009-07-28 Intel Corporation Buffer architecture formed on a semiconductor wafer
RU72787U1 (ru) * 2007-06-04 2008-04-27 Общество с ограниченной ответственностью "Инфра-Красные Фотодиоды Директ" Полупроводниковый приемник инфракрасного оптического излучения и способ его получения

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2520538C1 (ru) * 2012-11-02 2014-06-27 Федеральное государственное бюджетное учреждение науки Институт сверхвысокочастотной полупроводниковой электроники Российской академии наук (ИСВЧПЭ РАН) НАНОРАЗМЕРНАЯ СТРУКТУРА С КВАЗИОДНОМЕРНЫМИ ПРОВОДЯЩИМИ НИТЯМИ ОЛОВА В РЕШЕТКЕ GaAs

Also Published As

Publication number Publication date
US20090315018A1 (en) 2009-12-24
CN101981657A (zh) 2011-02-23
US7687799B2 (en) 2010-03-30
DE112009000917A5 (de) 2011-11-10
WO2009155157A3 (en) 2010-03-18
GB2473148B (en) 2012-10-10
TWI383453B (zh) 2013-01-21
KR20100114939A (ko) 2010-10-26
CN101981657B (zh) 2013-06-19
GB201015857D0 (en) 2010-10-27
DE112009000917T5 (de) 2012-01-12
TW201009939A (en) 2010-03-01
KR101194465B1 (ko) 2012-10-24
JP5318940B2 (ja) 2013-10-16
JP2011518443A (ja) 2011-06-23
RU2468466C2 (ru) 2012-11-27
WO2009155157A2 (en) 2009-12-23
BRPI0909222A2 (pt) 2015-08-25
GB2473148A (en) 2011-03-02
DE112009000917B4 (de) 2012-11-29

Similar Documents

Publication Publication Date Title
RU2010139514A (ru) Способы формирования архитектуры буферного слоя на кремнии и формируемые ими структуры
US10636881B2 (en) High electron mobility transistor (HEMT) device
CN108140561B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
CN102272889B (zh) 电子器件用外延基板及其生产方法
US9419125B1 (en) Doped barrier layers in epitaxial group III nitrides
US20130026489A1 (en) AlN BUFFER N-POLAR GaN HEMT PROFILE
EP4254506A2 (en) Mix doping of a semi-insulating group iii nitride
CN104137226A (zh) 适用于具有异质衬底的iii族氮化物器件的缓冲层结构
US20170260651A1 (en) Gallium Nitride Growth on Silicon
Lundin et al. Single quantum well deep-green LEDs with buried InGaN/GaN short-period superlattice
US20190237570A1 (en) High electron mobility transistor (hemt) device
JP5465295B2 (ja) 化合物半導体装置、およびその製造方法
TW201401338A (zh) 磊晶基板、半導體裝置及半導體裝置的製造方法
Sasamoto et al. MOVPE growth of high quality p-type InGaN with intermediate In compositions
Liu et al. High optical property vertically aligned InAs quantum dot structures with GaAsSb overgrown layers
CN110676167A (zh) 多沟道鳍式结构的AlInN/GaN高电子迁移率晶体管及制作方法
US20220077288A1 (en) Compound semiconductor substrate
Song et al. Effect of a patterned sapphire substrate on indium localization in semipolar (11-22) GaN-based light-emitting diodes
WO2016059923A1 (ja) 窒化物半導体およびそれを用いた電子デバイス
CN106935691A (zh) 一种InGaN的外延制备方法
Nagaiah et al. Strained quantum wells for p-channel InGaAs CMOS
CN212010977U (zh) 一种氮化镓基外延结构
Shang et al. Effects of indium doping on the properties of AlAs/GaAs quantum wells and inverted AlGaAs/GaAs two-dimensional electron gas
DE102011108080B4 (de) Gruppe-III-Nitrid-basierte Schichtenfolge, deren Verwendung und Verfahren ihrer Herstellung
Jayavel et al. Effects of buffer layer on the structural and electrical properties of InAsSb epilayers grown on GaAs (001)

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20130609