JPH0513328A

JPH0513328A - 混晶半導体装置およびその製造方法

Info

Publication number: JPH0513328A
Application number: JP23614691A
Authority: JP
Inventors: Yoshiaki Nakada; 義昭中田; Osamu Ueda; 修上田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-09-18
Filing date: 1991-09-17
Publication date: 1993-01-22

Abstract

(57)【要約】【目的】ＩＩＩ−Ｖ族化合物半導体混晶を用いた半導
体装置に関し、混晶半導体を用いつつ、合金散乱を抑制
することのできる混晶半導体装置を提供することを目的
とする。【構成】半導体装置における電荷キャリアが通過する
領域またはその近傍の領域の少なくとも一部が、２成分
混晶を形成する各成分であるＩＩＩ−Ｖ族化合物の（１
１０）面単分子層の規則的交互積層で形成されているこ
とを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置に関し、特に
ＩＩＩ−Ｖ族化合物半導体混晶を用いた半導体装置に関
する。

【０００２】

【従来の技術】ＩＩＩ−Ｖ族半導体は種々の優れた性質
を有し、直接遷移型バンドギャップ構造を利用した光半
導体装置、キャリアの移動度が高いことを利用した高速
（高周波）半導体装置等として利用されている。

【０００３】また二種類以上のＩＩＩ−Ｖ族半導体の混
晶を形成するとバンドギャップ、格子定数等を調整する
ことができるので、所望の性質を有する半導体領域を得
るため混晶半導体が用いられる。たとえば、半導体レー
ザ装置においては、能動発光領域にキャリアを集中さ
せ、かつ発光した光を所定領域内に閉じ込めて、所望の
波長の発光を得るため、種々の混晶半導体が用いられて
いる。

【０００４】従来の電界効果トランジスタ（ＦＥＴ）
は、良質で大口径の基板が入手できることや、ヘテロ接
合を形成する材料との格子整合性等の条件により、Ｇａ
Ａｓ系の材料が広く用いられていた。たとえば、ＧａＡ
ｓを電子走行層とし、ＡｌＧａＡｓを電子供給層とする
高電子移動度トランジスタ（ＨＥＭＴ）等が作成されて
いる。

【０００５】ＡｌＧａＡｓはＧａＡｓよりバンドギャッ
プが広く、伝導帯エネルギレベルが高い。このため、Ｇ
ａＡｓ層に近接してｎ型ＡｌＧａＡｓ層を配置するとＡ
ｌＧａＡｓ層からＧａＡｓ層へ電子が移動する。

【０００６】ＧａＡｓ層を高純度（ｉ型）の高移動度結
晶で形成しても、多量の電子を外部より供給することが
できる。この電子はヘテロ接合界面に形成されるポテン
シャル井戸に捉えられ２次元電子ガス（２ＤＥＧ）を形
成し、高速度動作を行う。

【０００７】このように、電界効果トランジスタのチャ
ネルは電子移動度の高いＧａＡｓで形成するのが通常で
あった。ＧａＡｓとＡｌＧａＡｓとの組合わせを利用す
る場合、伝導帯の不連続があまり大きくない（禁制帯幅
の６０％程度）ため、２次元電子ガス濃度が低く、また
電子供給層であるＡｌＧａＡｓ層へのドーピング濃度を
あまり高くできない。

【０００８】さらに、高速動作をするデバイスを開発す
るためには、チャネル層はできればさらに高い移動度を
有する材料で形成することが望ましい。この条件を満た
す材料として、ＩｎＡｓとＧａＡｓとの混晶半導体であ
るＩｎＧａＡｓがある。このＩｎＧａＡｓをチャネル
（電子走行層）に用いると、キャリアのドリフト速度は
ＧａＡｓにおけるよりも速くなる。

【０００９】また、ＩｎＧａＡｓのチャネル（電子走行
層）に対して電位障壁を形成する材料としてＩｎＡｌＡ
ｓを用いて電子供給層を形成すると、伝導帯の不連続値
が大きく、またより高濃度のドーピングが可能であり、
ＧａＡｓを用いたチャネル（電子走行層）よりも優れた
特性が期待される。

【００１０】しかしながら、チャネルにＩｎＧａＡｓ等
の混晶半導体を用いた場合には、キャリア輸送に関し混
晶固有の合金散乱の現象がある。キャリアをホットエレ
クトロンの状態で高速に移動させるホットエレクトロン
トランジスタ（ＨＥＴ）が開発されている。ＨＥＴにお
いては、エミッタ領域とベース領域との間にエミッタバ
リア領域を設け、エミッタ領域からベース領域へエミッ
タバリア領域をトンネリングで通過して、注入されたキ
ャリアはベース領域を高速度で移動する。

【００１１】また、ベース領域とコレクタ領域との間に
もコレクタバリア領域が設けられ、ベース電極とコレク
タ電極との間にバイアス電圧が印加されたとき、ベース
電流が流れることを禁止している。

【００１２】このようなＨＥＴは、たとえば半絶縁性Ｇ
ａＡｓ基板の上にｎ型ＧａＡｓ領域を形成してコレクタ
とし、その上にノンドープのＡｌＧａＡｓ領域を形成し
てコレクタバリア領域とし、その上にＧａＡｓ領域を形
成してベースとし、その上にノンドープのＡｌＧａＡｓ
領域を形成してエミッタバリア領域とし、その上にｎ型
ＧａＡｓを形成してエミッタ領域として構成される。

【００１３】このように構成されたＨＥＴを、たとえば
７７Ｋに保持し、ベースにエミッタ電圧に対して正の電
圧を印加すると、エミッタ領域から電子がエミッタ・ベ
ース間のエミッタバリアをトンネル効果で突き抜け、ベ
ース領域をホットエレクトロンの状態で進行し、コレク
タ側のコレクタバリアも越え、その大部分がコレクタに
達する。ベース電圧の制御により、極めて高速度のトラ
ンジスタ動作が行なえる。

【００１４】上述の構成においては、ＧａＡｓ／ＡｌＧ
ａＡｓヘテロ接合構造が用いられているが、ＧａＡｓの
伝導帯には最低順位であるバンドギャップ約１．５３ｅ
Ｖの谷（Γ点）の上に、バンドギャップ約１．７ｅＶの
谷（Ｌ点）があり、ＧａＡｓベース層内のコレクタバリ
アを越え得るエネルギのホットエレクトロンが、高レベ
ルの谷に遷移して速度が低下する現象がある。

【００１５】この問題に対処するため、伝導帯の谷のレ
ベル差がＧａＡｓより大きく、約０．８ｅＶのＩｎＧａ
Ａｓをベース層等に用いるホットエレクトロントランジ
スタ等が提案されている。

【００１６】ＩｎＧａＡｓ混晶においては、ＩｎとＧａ
の２種の原子が結晶格子のＩＩＩ族元素の位置に不規則
に入る。このため、格子ポテンシャルが乱れる。ホット
エレクトロンのベースにＩｎＧａＡｓを用いれば、ホッ
トエレクトロンの結晶格子による散乱確率が増大し、コ
レクタ伝達効率が減少して、増幅率等が制限される。

【００１７】図２に従来の技術による混晶材料の格子模
型を概略的に示す。図において、ΔはＩｎ原子を表し、
□はＧａ原子を表し、○はＡｓ原子を表す。ＩｎＧａＡ
ｓ混晶半導体においては、Ｖ族原子位置にはＡｓ原子が
配置されている。ＩＩＩ族原子の位置にはＩｎかＧａが
配置されるが、どのＩＩＩ族原子位置にＩｎ原子が入
り、どのＩＩＩ族原子位置にＧａ原子が入るかは不確定
である。

【００１８】Ｇａ原子と比較してＩｎ原子は原子半径が
大きいので、ＩＩＩ族原子位置にＧａ原子が入るかＩｎ
原子が入るかによって、周囲に与える影響は異なる。こ
のため、結晶格子の規則性が乱れてキャリアの運動に対
して散乱が生じる。このようにＩＩＩ族原子の位置が不
確定であることにより、電気的に中性な合金散乱が生じ
る。

【００１９】なお、ＩＩＩ族原子の位置が不確定な場合
を説明したが、Ｖ族原子の位置が不確定な場合も同様の
合金散乱を生じる。ＩＩＩ族原子もＶ族原子も共にその
位置が不確定な時は異算的合金散乱が生じる。

【００２０】キャリアの移動度を制限する散乱機構とし
ては、フォノン散乱、イオン化不純物散乱、合金散乱等
が知られている。ＧａＡｓ等の化合物半導体において
も、フォノン散乱やイオン化不純物散乱は存在する。

【００２１】しかしながら、合金散乱は混晶固有の散乱
機構である。活性化エネルギを有するフォノン散乱や、
イオン化不純物散乱等と比べ、合金散乱はその性質上あ
まり温度依存性を有さない。そのため、低温において、
その存在が顕著になる。

【００２２】そこで、不規則混晶を規則化させ、合金散
乱を低減することが提案されている。規則混晶の製造方
法としては、自動的に１原子層で成長が停止することを
利用した原子層結晶成長法（ＡＬＥ）があるが、成長速
度が遅いため、不純物混入の問題があり、合金散乱低減
に伴う移動度増大等は現実には得られていない。

【００２３】また、単原子層制御が可能だと言われる分
子線結晶成長（ＭＢＥ）、有機金属気相成長（ＭＯＣＶ
Ｄ）においては、１原子層での自動停止機構がなく、精
密に１原子層ずつ制御するのはかなり複雑な作業を必要
とする。仮に基板表面上に１原子層分の原子を付着する
ことができても、内部拡散等のためその周期性に乱れが
生じてしまう。

【００２４】

【発明が解決しようとする課題】ＩｎＧａＡｓ等の混晶
半導体を用いてチャネル（電子走行層）やベース等を形
成した場合、フォノン散乱やイオン化不純物散乱等の他
に合金散乱が生じる。特に、動作温度を低温とした場
合、合金散乱の影響が顕著となり、移動度が相対的に低
下して本来の高速性が生かしきれないことになる。

【００２５】本発明の目的は、混晶半導体を用いつつ、
合金散乱を抑制することのできる混晶半導体装置を提供
することである。

【００２６】

【課題を解決するための手段】合金散乱は、結晶を構成
する原子の位置の不確定性から生じている。従って、位
置の不確定性が消滅すれば合金散乱も消滅する。

【００２７】図１は本発明の原理説明図である。図１
（Ａ）において、半導体装置１は、キャリアが走行する
領域またはその近傍の領域の少なくとも一部として規則
混晶半導体領域２を有する。この規則混晶半導体領域２
は、（１１０）面を有する下地結晶５の上に第１のＩＩ
Ｉ−Ｖ族化合物の単分子層６と、第２のＩＩＩ−Ｖ族化
合物の単分子層７の１層ずつの規則的交互積層構造で形
成されている。

【００２８】図１（Ｂ）は、ＩＩＩ族元素ＡとＶ族元素
Ｄとの化合物であるＩＩＩ−Ｖ族化合物ＡＤの単分子層
６と、ＩＩＩ族元素ＢとＶ族元素Ｄの化合物であるＩＩ
Ｉ−Ｖ化合物ＢＤの単分子層７との交互積層からなる規
則混晶を示す。

【００２９】Ｖ族元素はＤのみであり、図中左側の概略
結晶構造図に示すように、規則的なＶ族サイトを占め
る。ＩＩＩ族元素ＡとＩＩＩ族元素Ｂとは、図中高さ方
向（成長方向である＜１１０＞方向）に交互にＩＩＩ族
元素サイトを占める。

【００３０】なお、ＩＩＩ−Ｖ族化合物単分子層６と、
ＩＩＩ−Ｖ族化合物単分子層７とは、図中右側に示すよ
うに（１１０）面を有する下地結晶５上に交互に積層さ
れている。

【００３１】なお、図１（Ｂ）左側の図面に見られるよ
うに、高さ方向である＜１１０＞方向に単分子積層を形
成したとき、同時に横方向である＜００−１＞方向にも
規則性が生じている。

【００３２】図１（Ｃ）は、ＩＩＩ族元素ＡとＶ族元素
Ｄとの化合物であるＩＩＩ−Ｖ族化合物ＡＤの単分子層
６と、ＩＩＩ族元素ＡとＶ族元素Ｃとの化合物であるＩ
ＩＩ−Ｖ族化合物ＡＣの単分子層７との交互積層を形成
した場合を示す。

【００３３】図１（Ｂ）と同様に、交互積層単分子層
は、（１１０）面を有する下地結晶５の上に形成されて
いる。また、積層方向である＜１１０＞方向に規則性が
生じると同時に、横方向である＜００−１＞方向にも規
則性が生じている。

【００３４】電極３から電極４に向って（または電極３
ａから電極４ａに向かって）流れるキャリアは、キャリ
ア走行領域２内において、図中右側に示すような規則的
積層構造中を流れる。なお、キャリア走行領域の近傍の
領域を規則的積層構造としてもよい。

【００３５】（１１０）面を有する下地結晶上には、同
時に２種類のＩＩＩ−Ｖ族化合物ＡＢとＣＤとを供給し
ても、ＡＢ層とＣＤ層の規則的交互積層構造を形成する
ことができる。

【００３６】

【作用】図１（Ｂ）、（Ｃ）に示すように、化合物ＡＤ
の単分子層と化合物ＢＤの単分子層、または化合物ＡＤ
の単分子層と化合物ＡＣの単分子層とを規則的に交互に
積層すれば、成分としては混晶を形成しつつ、その構成
原子の位置は規則的に確定される。位置の不確定性が消
滅することにより、混晶半導体中の合金散乱は消滅し、
このため、高電子移動度が実現できることが期待され
る。

【００３７】本発明者らは、下地結晶面として（１１
０）面を用いると、混晶を形成すべき２種類のＩＩＩ−
Ｖ族化合物の原料を同時に下地結晶上に供給しても、下
地結晶上に各ＩＩＩ−Ｖ族化合物単分子層が１分子層宛
交互に積層された単分子層超格子が形成できることを見
出した（これを自然超格子と言う）。

【００３８】また、この交互積層構造において、合金散
乱により制限される移動度を上回る高い移動度が得られ
ること、すなわち合金散乱が実際に抑制されることを発
見した。

【００３９】たとえば、ＩＩＩ族元素としてＡ、Ｂを用
い、Ｖ族元素としてＤを用いる場合、結晶材料である
Ａ、Ｂを同時に下地結晶上に供給すると、下地結晶上に
はＡ、Ｂがランダムに供給されているにも係わらず、下
地結晶上でＡＤ−ＢＤが１分子層ずつ自然に配列する。

【００４０】（１１０）面上で上述の規則的積層構造が
得られるメカニズムは未だ明らかではないが、（１１
０）面の原子配列が規則的積層構造を作るのに適してい
るためと考えられる。

【００４１】このような２種類のＩＩＩ−Ｖ族化合物が
１分子層宛規則的に積層された混晶を形成することによ
り、合金散乱が減少することが期待される。また、２種
類のＩＩＩ−Ｖ族化合物を形成するための原料を同時に
供給しても、規則混晶が形成され、合金散乱の減少が期
待できるため、原料の交互供給を行なう場合と比べ、成
長速度を速くすることができ、成長時の不純物混入を低
減することができる。

【００４２】

【実施例】図３にＩｎＧａＡｓをチャネル（電子走行
層）として用いた電界効果型半導体装置の構成を概略的
に示す。半絶縁性のＩｎＰ基板１１は、＜００−１＞方
向に約５度オフした（１１０）面を有する。

【００４３】この半絶縁性ＩｎＰ基板１１の上に、厚さ
約３５００ÅのＩｎＡｌＡｓバッファ層１２を成長す
る。このバッファ層中においては、Ｉｎ_xＡｌ_1-xＡｓ
の組成ｘが０．５２から０．４９まで徐々に変化させら
れており、ＩｎＰに格子整合する組成から、組成が徐々
に変化させられている。

【００４４】この組成勾配層１２の上に、厚さ約５００
ÅのＩｎ_0.5Ｇａ_0.5Ａｓ層からなるチャネル層１３が
成長される。チャネル層１３はＧａＡｓ単分子層とＩｎ
Ａｓ単分子層との規則的交互積層で形成される。このチ
ャネル層が電流を運ぶキャリアの走行層となる。

【００４５】チャネル層１３の上に厚さ約１００Åのノ
ンドープＩｎ_0.49Ａｌ_0.51Ａｓ層からなるスペーサ層１
４が成長される。このスペーサ層１４上に、Ｓｉを３×
１０ ¹⁷ｃｍ^-3ドープした厚さ約９００ÅのＩｎ_0.49Ａｌ
_0.51Ａｓ層が電子供給層１５として成長される。この上
にさらに厚さ約１００ÅのノンドープのＩｎ_0.49Ａｌ
_0.51Ａｓ層からなるアイソレーション層１６が成長さ
れ、積層構造を完成する。

【００４６】これらの積層構造の成長は、たとえば、Ｍ
ＢＥにより約４５０℃の成長温度で０．５μｍ／ｈの成
長速度で行った。成長条件は、たとえばＩｎのビーム強
度を約０．９×１０^-7Torr、Ｇａのビーム強度を約０．
４×１０^-7Torr、Ａｓのビーム強度を約５×１０^-6Torr
とした。条件を調整することにより、チャネル層１３の
成長時には（１１０）面上でＩｎ_0.5Ｇａ_0.5Ａｓの自
然超格子を成長できる。

【００４７】（１１０）面から＜００−１＞または＜１
１１＞方向に５度傾けたＩｎＰ基板上に、ＭＢＥ（分子
線エピタキシ）法により、成長温度４５０℃で成長した
ＩｎＧａＡｓ自然超格子層の平面ＴＥＭ回折像のスケッ
チを図４に示す。

【００４８】基本的格子面からの回折スポット（図中、
２−２０、１−１１、００２等で示したもの）と共に、
超格子の形成する回折スポットが小さいが明確でかつ規
則正しいスポットとして観察される。

【００４９】このようにして、成長方向に沿って、Ｉｎ
Ａｓ／ＧａＡｓの単分子層超格子が形成されていること
がわかる。上述と同様の条件で、成長温度のみは変化さ
せて成長したＩｎＧａＡｓ自然超格子層の厚膜の３次元
電子の移動度をファンデアポー（van der Paw ）法によ
るホール測定を用いて求めた。測定結果をまとめて図５
に示す。

【００５０】横軸が成長温度を示し、縦軸が移動度を示
す。液体窒素温度（７７Ｋ）と室温（３００Ｋ）とで測
定したデータをプロットする。移動度は種々の散乱機構
の結合として説明できるが、温度が低くなるとフォノン
散乱、イオン化不純物散乱等が減少するので、本来の移
動度の優劣がより明確に観察できる。

【００５１】３００Ｋのプロットでは、中央部がわずか
に持上がっていることが認められる。７７Ｋのプロット
では、より明確に成長温度依存性が認められる。概ね３
９０℃〜４８０℃の成長温度で成長した時、良好な移動
度が得られている。

【００５２】また、秩序構造の度合（規則化の度合）を
示すと考えられるＴＥＭ回折像における超格子回折スポ
ットの強度は、結晶成長温度を３９０℃〜４８０℃にし
た時強くなる。従って、成長温度は、３９０℃〜４８０
℃の温度が好ましい。

【００５３】ＩｎＰに格子整合するＩｎ_xＧａ_1-xＡｓ
の組成は、ｘ＝０．５３である。規則混晶形成に際して
は、Ｉｎの組成０．５３が、Ｇａの組成０．４７に対し
て約０．０６過剰となる。この過剰のＩｎを取り込もう
とすると、本来ＧａＡｓ／ＩｎＡｓ／ＧａＡｓ／ＩｎＡ
ｓとなるべき構造において、ＧａＡｓ／ＩｎＡｓ／Ｉｎ
Ａｓ／ＧａＡｓとなる部分が生じ、逆位相領域を形成す
る原因になるとも考えられる。

【００５４】図６に、逆位相領域を示す。図６の破線の
上の部分と破線の下の部分においては、位相が反転して
おり、逆位相領域を形成している。この時、破線の上下
に近接する部分においては、ＩｎＡｓが２分子層並ぶこ
とになる。

【００５５】規則混晶形成に際しては、逆位相領域防止
のために、ｘ＝０．５３よりもｘ＝０．５が望ましい。
ｘ＝０．５３でＩｎＧａＡｓ混晶を実際に成長した場
合、高分解能電子顕微鏡観察によると、ＩｎＡｓ／Ｉｎ
Ａｓの逆位相領域が多いことが観察された。

【００５６】また、上述の条件で形成した図３の構造の
ＩｎＧａＡｓ／ｎ−ＩｎＡｌＡｓ選択ドープ構造の選択
された試料において得られた２次元電子ガスの移動度を
図７に示す。

【００５７】（１１０）基板上に成長した試料の＜−１
１０＞方向の２次元電子ガス移動度μ１（１１０）は、
従来から用いられている（００１）基板上の不規則混晶
の２次元電子ガス移動度μ２（００１）よりも遙かに大
きな値を示した。この測定結果を図７（Ａ）に示す。な
お、キャリア濃度Ｎ１（１１０）、Ｎ２（００１）を併
せて示す。

【００５８】また、参考のため理論的に計算されている
合金散乱により制限される移動度を図７（Ｂ）に示す。
図７（Ａ）の＜−１１０＞方向の２次元電子ガス移動度
は、理論的な合金散乱により制限される移動度よりも大
きく、（１１０）基板上で結晶が規則化され、合金散乱
が抑制されていることが示されたと考えられる。

【００５９】なお、２次元電子ガスの移動度には方位依
存性が観察され、＜−１１０＞方向の値が＜００１＞方
向の値よりも大きかった。したがって、２次元電子ガス
を＜−１１０＞方向に流すデバイスを設計することより
高速な動作が期待できる。

【００６０】これらの結晶成長は、分子線結晶成長法
（ＭＢＥ）あるいは有機金属気相成長法（ＭＯＣＶＤ）
を用いて成長することができる。また、原子層エピタキ
シ（ＡＬＥ）およびマイグレーションエンハースメント
エピタキシ（ＭＥＥ）を用いてＩｎとＧａを交互に供給
して成長すれば、その規則性をより増大することができ
ると考えられる。

【００６１】図３に戻って、以上のように形成した積層
構造の上に、ゲート電極１７、ソース電極１８、ドレイ
ン電極１９を＜−１１０＞方向に沿って形成することに
よって、電界効果型半導体装置を完成する。たとえば、
ゲート電極１７はＡｌで形成し、ソース電極１８および
ドレイン電極１９はＡｕＧｅ／Ａｕで形成し、オーミッ
ク電極とする。

【００６２】基板として＜００−１＞方向に約５度のオ
フ角度を有する（１１０）面ＩｎＰ基板を用いたが、約
０．１度から１０度傾いた基板を下地基板として用いる
ことが平坦なエピタキシャル成長のために好ましい。

【００６３】ただし、通常のＭＢＥ法によってはファセ
ット成長等を起こして平坦なエピタキシャル成長の難し
い（１１０）ジャストの面にも、ＭＥＥ等によれば平坦
なエピタキシャル成長を行うことが可能である。

【００６４】このような、下地基板の表面を用いると、
Ｉｎ原子とＧａ原子とを同時に供給しても、たとえば、
ＩｎＡｓとＧａＡｓとを１原子層づつ交互に成長するこ
とができる。

【００６５】もちろん、（１１０）面を用い、かつソー
スを交互に供給することにより、規則的混晶層を形成す
ることも可能である。このようにして、自然超格子が形
成される特性を有する面を用いることにより、優れた規
則的構造を実現することができ、合金散乱を実効的に低
減することが可能である。

【００６６】不純物の混入を防止し、短時間に高純度の
規則的混晶層を形成するには、同時供給の方が適してい
る。この場合、シャッタ開閉の回数も低減させ、成長装
置のダメージも低減することができる。

【００６７】一方、ソースを切換えることによって、選
択的に原子層を成長する方法を用いれば、成長される混
晶結晶の規則性をより改善することが可能であろう。以
上、主としてＩｎＰ基板の上にＩｎ_0.5Ｇａ_0.5Ａｓ混
晶半導体を成長する場合について説明したが、Ｉｎ_0.5
Ａｌ_0.5Ａｓの場合も全く同様に規則混晶を形成できる
ことを確認した。成長温度も３９０℃〜４８０℃が好ま
しい。

【００６８】図８は、Ｉｎ_0.5Ｇａ_0.5Ａｓ規則混晶を
ベースに用いたＨＥＴの構造を示す。＜００−１＞方向
へ５度傾けた（１１０）面を有する反絶縁性ＩｎＰ基板
２１の上に、ｎ型Ｉｎ_0.53Ｇａ_0.47Ａｓ混晶で形成され
たコレクタ層２２、ノンドープのＩｎＰで形成された厚
さ約１５００Åのコレクタバリア層２３を成長する。

【００６９】コレクタバリア層２３の上に、ＩｎＡｓ／
ＧａＡｓ交互単分子積層の規則混晶で形成されたベース
層２４を形成する。ベース層２４の上に、ノンドープの
ＩｎＰで形成した厚さ約２５０Åエミッタバリア層２
５、ｎ型Ｉｎ_0.53Ｇａ_0.47Ａｓ混晶で形成されたエミッ
タ層２６を形成する。これらの半導体層は、ＭＢＥ法に
よって成長温度４３０℃でエピタキシャル成長されてい
る。

【００７０】本実施例のベース層は、２元ＩＩＩ−Ｖ族
化合物であるＩｎＡｓとＧａＡｓとの単原子層超格子構
造であり、ドナー不純物としてたとえばシリコンが一様
に濃度０．５×１０¹⁸ｃｍ^-3程度ドープされている。

【００７１】また、ベース層の厚さはたとえば５００Å
である。コレクタ領域２２、ベース領域２４、エミッタ
領域２６の上には、それぞれコレクタ電極２７、ベース
電極２８、エミッタ電極２９が形成される。コレクタ電
極２７とベース電極２８は、たとえば厚さ約２００Åの
金ゲルマニュウム合金（ＡｕＧｅ）層と厚さ約２８００
ÅのＡｕ層を積層した構造である。

【００７２】また、エミッタ電極２９は、たとえば厚さ
約２００ÅのＡｕＧｅ層、厚さ約１０００ÅのＡｕ層、
厚さ約３０００Åのタングステンシリサイド（ＷＳｉ）
層を積層した構造である。

【００７３】ベース領域２４は、ＩｎＧａＡｓ混晶であ
るが、原子の位置は規則的に配列された規則混晶であ
る。このため、ベース領域内においてポテンシャルが周
期化し、合金散乱が減少する。これによりベース領域内
において合金散乱が実質的に減少する。

【００７４】なお、エミッタバリア領域としてＩｎＰを
用いる場合を説明したが、エミッタバリア領域をＩｎＡ
ｌＡｓの規則混晶で形成してもよい。エミッタバリア領
域をＩｎＡｌＡｓ規則混晶で形成した場合、混晶半導体
でエミッタバリア領域を形成するにも係わらず、エミッ
タバリア領域内でＩＩＩ族元素の位置の不確定性はな
く、合金散乱は減少する。

【００７５】また、結晶格子の乱れの影響はその近傍に
も及ぶ。キャリア走行する領域の近傍に混晶領域が存在
する場合は、その近傍領域を交互単分子積層で形成する
ことにより散乱の減少を期待できる。

【００７６】以上、ＩＩＩ族元素を２種類含むＩＩＩ−
Ｖ族混晶半導体の場合を説明したが、同様の減少がＶ族
元素を２種類含むＩＩＩ−Ｖ族半導体においても観察さ
れた。

【００７７】（１１０）面から＜００−１＞または＜１
１−１＞方向に５度傾けたＩｎＰ基板上に、分子線エピ
タキシ（ＭＢＥ）により成長温度５００℃でＧａＡｓ
_0.5Ｓｂ_0.5混晶を成長し、自然超格子を得た。この自
然超格子層の平面ＴＥＤ像のスケッチは、図４に示した
ものとほぼ同様である。基本的格子面からの回折スポッ
トと共に、超格子の形成を示す回折スポットが小さいが
明確で、かつ規則正しいスポットとして観察された。

【００７８】このようにして、成長方向に沿ってＧａＳ
ｂ／ＧａＡｓの単分子層超格子が形成されていることが
わかった。このようなＧａＳｂ／ＧａＡｓ交互単分子積
層をキャリアが走行する領域、またはその近傍の領域の
少なくとも一部として用いることができる。不規則性の
消滅により、合金散乱の低減が期待できる。

【００７９】基板として、＜００−１＞方向に約５度の
オフ角度を有する（１１０）面ＩｎＰ基板を用いたが、
約０．１度から１０度傾いた基板を下地基板として用い
ることが、平坦なエピタキシャル成長のために好まし
い。

【００８０】成長温度に関しては、４５０℃前後では組
成ゆらぎによる変調構造が発生してしまい、逆に６００
℃程度まで昇温すると再蒸発が大きく、表面が荒れる。
４８０℃〜５５０℃程度が好ましい成長温度と考えられ
る。

【００８１】このように、（１１０）面上では自然超格
子が成長できる等、自然に規則化が起きる。（１１０）
面上に２種類のＩＩＩ−Ｖ族原料を交互に供給すれば、
成長される混晶の規則性をさらに改善することも可能で
あろう。

【００８２】以上、実施例に沿って本発明を説明した
が、本発明はこれらに制限されるものではない。たとえ
ば、種々の変更、改良、組合わせ等が可能なことは当業
者に自明であろう。

【００８３】

【発明の効果】以上説明したように、本発明によれば、
電荷キャリアが通過する領域、またはその近傍の領域の
少なくとも一部として交互積層単分子層ＩＩＩ−Ｖ族半
導体混晶層を用いることにより、合金散乱の少ない半導
体装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】従来の混晶を示すモデル図である。

【図３】本発明の実施例による半導体装置を概略的に示
す断面図である。

【図４】作成した超格子のＴＥＭ回折像のスケッチであ
る。

【図５】作成した試料で測定された移動度の成長温度依
存性を示すグラフである。

【図６】逆位相領域を説明するモデル図である。

【図７】得られた規則混晶の移動度を示すグラフであ
る。

【図８】ＨＥＴの構造を示す断面図である。

【符号の説明】

１半導体装置２規則混晶半導体３、４電極５下地結晶６、７ＩＩＩ−Ｖ族化合物の単分子層１１（１１０）ＩｎＰ基板１２ＩｎＡｌＡｓバッファ層１３ＩｎＧａＡｓチャネル層（電子走行層）１４ＩｎＡｌＡｓスペーサ層１５ＩｎＡｌＡｓ電子供給層１６ＩｎＡｌＡｓアイソレーション層１７Ａｌゲート電極１８、１９ＡｕＧｅ／Ａｕソース／ドレイン電極

Claims

【特許請求の範囲】

【請求項１】半導体装置における電荷キャリアが通過
する領域またはその近傍の領域の少なくとも一部（２）
が、２成分混晶を形成する各成分であるＩＩＩ−Ｖ族化
合物の（１１０）面単分子層（６、７）の規則的交互積
層で形成されていることを特徴とする混晶半導体装置。
【請求項２】前記２成分混晶がＩｎＧａＡｓ、ＩｎＡ
ｌＡｓ、ＧａＡｓＳｂのいずれかである請求項１記載の
混晶半導体装置。
【請求項３】前記キャリアが通過する領域またはその
近傍の領域の少なくとも一部（２）が、（１１０）面を
有するＩｎＰ基板上に形成されている請求項２記載の混
晶半導体装置。
【請求項４】前記混晶半導体装置は、（１１０）面ま
たは（１１０）面から＜００−１＞方向または＜１１−
１＞方向へ０．１度から１０度傾けた面を有するＩｎＰ
基板上に形成されている請求項２記載の混晶半導体装
置。
【請求項５】（１１０）面を有する下地結晶（５）上
に第１のＩＩＩ−Ｖ族化合物分子と第２のＩＩＩ−Ｖ族
化合物分子とを同時に供給して第１のＩＩＩ−Ｖ族化合
物の単分子層（６）と第２のＩＩＩ−Ｖ族化合物の単分
子層（７）とを自動的に規則的に交互に積層することに
より、半導体装置における、キャリアが走行する領域ま
たはその近傍の領域の少なくとも一部（２）を形成する
工程を含むことを特徴とする混晶半導体装置の製造方
法。
【請求項６】前記キャリアが走行する領域またはその
近傍の領域の少なくとも一部（２）を形成する工程が、
３９０℃から４８０℃の温度でＩｎＡｓ／ＧａＡｓまた
はＩｎＡｓ／ＡｌＡｓの単分子層交互積層の結晶成長を
行なうことを含む請求項５記載の混晶半導体装置の製造
方法。