DE69827058T2 - Verbindungshalbleiter-Interfacestruktur und deren Herstellungsverfahren - Google Patents

Verbindungshalbleiter-Interfacestruktur und deren Herstellungsverfahren Download PDF

Info

Publication number
DE69827058T2
DE69827058T2 DE69827058T DE69827058T DE69827058T2 DE 69827058 T2 DE69827058 T2 DE 69827058T2 DE 69827058 T DE69827058 T DE 69827058T DE 69827058 T DE69827058 T DE 69827058T DE 69827058 T2 DE69827058 T2 DE 69827058T2
Authority
DE
Germany
Prior art keywords
compound semiconductor
interface structure
insulator
spacer layer
gallium arsenide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69827058T
Other languages
English (en)
Other versions
DE69827058D1 (de
Inventor
Matthias Chandler Passlack
Jun Gilbert Wang
Jonathan K. Gilbert Abrokwah
Zhiyi Jimmy Gilbert Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Application granted granted Critical
Publication of DE69827058D1 publication Critical patent/DE69827058D1/de
Publication of DE69827058T2 publication Critical patent/DE69827058T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft Isolator-Verbindungshalbleiter-Schnittstellen und deren Herstellung und insbesondere Isolator-Verbindungshalbleiter-Schnittstellen in Halbleiterbauelementen.
  • Hintergrund der Erfindung
  • Isolator-Halbleiterschnittstellen sind die treibende Kraft in der Halbleiterindustrie. Die Stabilität und die Zuverlässigkeit von Isolatoren und Schnittstellen werden durch einen Abbau des Isolatormaterials und der Isolator-Halbleiterschnittstelle beeinträchtigt. Für Verbindungshalbleiter werden funktionelle Isolator-III-V-Halbleiterschnittstellen durch In-situ-Aufbringen einer spezifischen Isolierschicht (z. B. Galliumoxid wie Ga2O3) auf epitaxialen Halbleiterschichten, die auf Galliumarsenid (GaAs) basieren, unter Beibehaltung eines Ultrahochvakuums (UHV) hergestellt. Es wurden vollständige Zugänglichkeit des GaAs-Bandabstands und Schnittstellenzustandsdichten im niedrigen Bereich von 1010 cm–2 eV–1 nachgewiesen. Bei Verbindungshalbleitern (z. B. GaAs) hängen die verbleibenden Probleme mit Fragen der Stabilität und Zuverlässigkeit einschließlich Trägerinjektion, Ladungsfangen und schließlich Oxidabbau und Zusammenbruch zusammen. Haftstellendichten bis zu 2 × 1012 cm–2 wurden bei mittels Elektronenstrahl aufgebrachten Ga2O3-Filmen festgestellt, was zu einer langfristigen Abweichung der Bauelementparameter bei der Anreicherung und Inversion führt. Siehe zum Beispiel M. Passlack et al., Appl. Phys. Lett., Vol. 68, 1099 (1996), Appl. Phys. Lett., Vol. 68, 3605 (1996) und Appl. Phys. Lett., Vol. 69, 302 (1996). Ein Verfahren zur Bildung der spezifischen Isolierschicht wird beschrieben in dem US-Patent Nr. 5,451,548 mit dem Titel "Electron beam Deposition of gallium oxide thin films using a single purity crystal layer", erteilt am 19. September 1995.
  • Bisher wurden die Stabilität und Zuverlässigkeit von Isolatoren und Schnittstellen nur für das SiO2-Si-System eingehend untersucht. Abbau und Beschädigung erfolgten im Ausmaß des integrierten Flusses von heißen Trägern (ausgenommen das ultradünne Oxidregime). Die Schnittstellenmikrorauhigkeit und Defekte erleichtern die lokalisierte Injektion von Trägern aus dem Substrat, was zu einem beschleunigten Abbau führt. Der Abbau wird ferner durch schwache oder belastete Bindungen, Defekte, Verunreinigungen usw. verstärkt, die sich in dem Schnittstellenbereich befinden und bevorzugte Ziele für einen Abbau infolge von injizierten Trägern sind. Schließlich führt eine durch injizierte Träger verursachte Beschädigung zum Zusammenbruch des Isolator-Halbleitersystems. Siehe zum Beispiel D. A. Buchanan et al., Proc. Electrochemical Society, Vol. 96-1, S. 3; M. Depas et al., Proc. Electrochemical Society, Vol. 96-1, S. 352. Bei der Si-Technologie kommt es durch ausgeklügelte Si-Techniken zur Oberflächenreinigung und durch den Austausch belasteter Si-O- oder schwacher Si-H-Schnittstellenbindungen durch stärkere Si-N-Bindungen an der Isolator-Halbleiterschnittstelle zu einem geringeren Abbau. Siehe zum Beispiel H. Fukuda et al., Proc. Electrochemical Society, Vol. 96-1, S. 15; P. Morfouli et al., IEEE Electr. Dev., Lett., 17, 328 (1996); und A. Malik et al., J. Appl. Phys., 79, 8507 (1996).
  • Bei Verbindungshalbleitern ist die Isolator-Verbindungshalbleiterstruktur in Bezug auf Fragen der Stabilität und Zuverlässigkeit anders und sogar noch komplexer. Im Gegensatz zu thermalem SiO2 wird die spezifische Isolierschicht durch Aufbringen auf eine Halbleiteroberfläche hergestellt. Da das Ladungsfangen in der aufgebrachten Schicht ausgeprägter ist als im thermalen SiO2 kommt es zu zusätzlichen Stabilitäts- und Zuverlässigkeitsproblemen. Ferner ist die Mikrorauhigkeit einer aufgebrachten Isolator-Verbindungshalbleiter-Schnittstelle normalerweise geringer als bei der thermalen Oxid-Si-Schnittstelle. Im Gegensatz zu Si besteht die Verbindungshalbleiteroberfläche aus mindestens zwei unterschiedlichen Arten von Oberflächenatomen, was der atomaren Schnittstellenstruktur eine bedeutende Komplexität verleiht und zu weiteren potentiellen Quellen für Defekte und schwache Bindungen führt. Das gezielte Austauschen spezifischer Atome in spezifischen Bindungen nach der Herstellung der Schnittstellenstruktur scheint eine unlösbare Aufgabe zu sein. Zur Verbesserung von Stabilität und Zuverlässigkeit in der Si-Technologie angewandte bekannte Verfahren zeigen bei Verbindungshalbleitern keinen Erfolg.
  • Bei der Herstellung von epitaxialen Halbleiterwafers III-V nach dem Stand der Technik wird eine Halbleiterschicht verwendet, um die epitaxiale Struktur zu vervollständigen. Verschiedene halbleitende Oberschichten, zum Beispiel GaAs, In1–xGaxAs, Al1–xGaxAs, InGaAsP usw., werden in Abhängigkeit von der spezifischen Bauelement/Schaltkreis-Anwendung und vom Halbleitersubstrat verwendet. Die Verwendung von halbleitenden Oberschichten bei der Herstellung von epitaxialen Halbleiterwafers nach dem Stand der Technik führt zu unkontrollierbaren und schädlichen elektrischen und chemischen Oberflächeneigenschaften. Die Bearbeitung elektronischer und optoelektronischer Bauelemente/Schaltkreise ist kompliziert, und die Leistung des Bauelements/Schaltkreises wird beeinträchtigt. Der Grad der Komplexität und des Abbaus hängt ab von der Verarbeitung und Anwendung des speziellen Bauelements/Schaltkreises. Zum Beispiel wird die Herstellung und Leistung von unipolaren Transistorbauelementen/Schaltkreisen durch Plasmaexposition, Fermi-Niveau-Pinning und Instabilität der Gate-Source- und Gate-Drain-Regionen beeinträchtigt. Die Herstellung von funktionellen und stabilen MOSFET-Bauelementen hat sich als unmöglich erwiesen.
  • Im Applied Physics Letter, Vol. 66, Nr. 20 (15. Mai 1995), S. 2688–2690 von El Chen et al. wird ein MOSFET mit einem GaAs-Substrat, zwei AlGaAs-Grundschichten, die als Stoppschichten wirken, um ein Oxidieren des GaAs-Kanals zu verhindern, einer nativen Oxidschicht und einem Metall-Gate beschrieben.
  • Unkontrollierbare und schädliche elektrische und Oberflächeneigenschaften werden durch chemische Oberflächenreaktionen hervorgerufen, was zur Bildung von nativen Oxiden und Baumelbindungen führt. Im Gegenzug wird die Oberfläche thermodynamisch instabil gemacht und weist ein gepinntes Fermi-Niveau auf. Insbesondere führt die hohe GaAs-Oberflächenreaktivität zu Fermi-Niveau-Pinning und Oberflächeninstabilität nach einer Oberflächenexposition von nur 103 Langmuir (1 Langmuir = 10–5 Torr = 0,13 Pa). Die Oberflächenvorbereitungsverfahren, die nach dem Kontakt mit Luft (Schwefel, Selen usw.) durchgeführt wurden, haben sich als ineffizient und instabil erwiesen.
  • Demnach wäre es höchst vorteilhaft, neue Schnittstellen und Verfahren zur Herstellung bereitzustellen, welche diese Probleme lösen.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, eine neue und verbesserte Isolator-Verbindungshalbleiter-Schnittstellenstruktur bereitzustellen.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine neue und verbesserte Isolator-Verbindungs-halbleiter-Schnittstellenstruktur mit verbesserter Stabilität und Zuverlässigkeit bereitzustellen.
  • Noch eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine neue und verbesserte Isolator-Verbindungshalbleiter-Schnittstellenstruktur bereitzustellen, die relativ einfach herzustellen und zu verwenden ist.
  • Noch eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine neue und verbesserte Isolator-Verbindungshalbleiter-Schnittstellenstruktur bereitzustel len, die in situ gebildet werden kann, um Verunreinigungen weiter zu reduzieren und die Herstellung weiter zu vereinfachen.
  • Ferner ist es eine Aufgabe der vorliegenden Erfindung, eine neue und verbesserte Isolator-Verbindungshalbleiter-Schnittstellenstruktur bereitzustellen, bei der die Trägerdichte an der aufgebrachten Isolator-Verbindungshalbleiter-Schnittstelle um Größenordnungen geringer ist als im Kanal.
  • Noch eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine neue und verbesserte Isolator-Verbindungshalbleiter-Schnittstellenstruktur bereitzustellen, bei der die Wahrscheinlichkeit des Injizierens von heißen Trägern in den Isolator um Größenordnungen reduziert ist.
  • Ferner ist es noch eine Aufgabe der vorliegenden Erfindung, eine neue und verbesserte Isolator-Verbindungshalbleiter-Schnittstellenstruktur bereitzustellen, bei der die Wirkung von belastungsinduzierten Schnittstellenzuständen, die sich nahe bei den Halbleiterbandkanten befinden, minimiert ist.
  • Noch eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine neue und verbesserte Isolator-Verbindungshalbleiter-Schnittstellenstruktur bereitzustellen, bei der Wirkungen von Coulomb-Streuung und Schnittstellenrauhigkeit-Streuung für Träger im Inversions-/Anreicherungskanal minimiert sind.
  • Zusammenfassung der Erfindung
  • Die oben genannten und weitere Probleme werden zumindest teilweise gelöst und die oben genannten sowie weitere Aufgaben werden gelöst in einer Isolator-Verbindungshalbleiter-Schnittstellenstruktur gemäß beiliegendem Anspruch 1.
  • Die minimale und die maximale Dicke der Abstandsschicht werden durch das Eindringen der Trägerwellenfunktion in die Abstandsschicht und durch die gewünschte Leistung des Bauelements bestimmt.
  • In einer spezifischen Ausführungsform wird die Schnittstellenstruktur in einem System zur epitaxialen Herstellung von Mehrhalbleiterwafers gebildet, das ein Übertragungs- und Belastungsmodul mit einer angelagerten III-V-Wachstumskammer und einer angelagerten Isolierkammer enthält.
  • Kurze Beschreibung der Zeichnungen
  • In den Zeichnungen zeigen:
  • 1 eine vereinfachte Querschnittsansicht einer Isolator-Verbindungshalbleiter-Schnittstellenstruktur in einem Halbleiter-Bauelement gemäß der vorliegenden Erfindung;
  • 2 ein Bandabstandsdiagramm der in 1 dargestellten Schnittstellenstruktur;
  • 3 ein Bandabstandsdiagramm für eine vorbelastete Schnittstelle nach dem Stand der Technik, in dem Isolator-Fangzentren und das Fangen von Trägern dargestellt sind;
  • 4 ein Bandabstandsdiagramm für eine auf die Schnittstellenstruktur von 2 ausgeübte Vorbelastung, in dem Isolator-Fangzentren dargestellt sind;
  • 5 ein Bandabstandsdiagramm für eine vorbelastete Schnittstelle nach dem Stand der Technik, in dem die Substratinjektion von heißen Trägern dargestellt ist;
  • 6 ein Bandabstandsdiagramm für eine auf die Schnittstellenstruktur von 2 ausgeübte Vorbelastung, in dem die Substratinjektion von heißen Trägern dargestellt ist;
  • 7 ein Bandabstandsdiagramm für eine vorbelastete Schnittstelle nach dem Stand der Technik, in dem lokalisierte, belastungsinduzierte Schnittstellenzustände dargestellt sind;
  • 8 ein Bandabstandsdiagramm für eine auf die Schnittstellenstruktur von 2 ausgeübte Vorbelastung, in dem lokalisierte, belastungsinduzierte Schnittstellenzustände dargestellt sind; und
  • 9 ein System zur epitaxialen Herstellung von Mehrhalbleiterwafers, das bei der Herstellung der Struktur von 1 gemäß der vorliegenden Erfindung verwendet wird.
  • Beschreibung einer bevorzugten Ausführungsform
  • Insbesondere mit Bezug auf 1 ist eine vereinfachte Querschnittsansicht einer Isolator-Verbindungshalbleiter-Schnittstellenstruktur in einem Halbleiterbauelement gemäß der vorliegenden Erfindung dargestellt. Die Schnittstellenstruktur enthält ein Verbindungshalbleitersubstrat 11, wie zum Beispiel ein beliebiges III-V-Material und ein beliebiges Halbleiterbauelement, hierin durch eine Source 12, ein Drain 13 und ein Gate 14 dargestellt, die in/auf einer Substratstruktur 11 hergestellt sind. Das Halbleitersubstrat 11 enthält im Allgemeinen ein Substrat und kann eine oder mehrere Materialschichten (z. B. epitaxial aufgewachsene Schichten) enthalten, die darauf angeordnet sind. Eine Abstandsschicht 15 aus Halbleiterma terial mit einem Bandabstand, der größer ist als der Bandabstand des Verbindungshalbleitersubstrats 11, ist auf einer Oberfläche des Verbindungshalbleitersubstrats 11 angeordnet. Im Allgemeinen ist die Abstandsschicht 15 aus einem Material gebildet, das auf dem Verbindungshalbleitersubstrat 11 epitaxial aufgewachsen werden kann. Danach wird eine Isolierschicht 18 im Allgemeinen durch Aufdampfen auf der Abstandsschicht 15 angeordnet. Die Isolierschicht 18 ist am geeignetsten ein Oxid eines der Elemente, aus denen sich die Abstandsschicht 15 zusammensetzt. In diesem Beispiel wird Ga2O3 aufgrund seiner Fähigkeit, hohen Temperaturen standzuhalten, und aufgrund seiner leichten Herstellbarkeit für die Isolierschicht 15 verwendet, doch selbstverständlich können auch andere Materialien in spezifischen Anwendungen verwendet werden.
  • Das Isolierschicht-Abstandsschicht-Verbindungshalbleitermaterial für die Schnittstellenstruktur ist Ga2O3-InxGa1–xP-GaAs-InxGa1–xAs. Die Abstandsschicht 15 hat eine Dicke, die durch die Durchdringung einer Trägerwellenfunktion und die Leistung eines Bauelements bestimmt wird, in dem die Isolator-Verbindungshalbleiter-Schnittstelle verwendet wird, wie nun verstanden werden wird. Im Allgemeinen hat die Abstandsschicht 15 eine Dicke im Bereich von 1–5 nm.
  • Unter Bezugnahme auf 2 wird nun ein vereinfachtes Bandabstandsdiagramm der Schnittstellenstruktur 10 dargestellt. In dem Diagramm wird das Leitungsband mit Ec und das Valenzband mit Ev bezeichnet. Außerdem ist der Bandabstand des Verbindungs-Halbleiter-Substrats 11, das in diesem spezifischen Beispiel GaAs ist, als Bereich 21 (im Folgenden Bandabstand 21) auf der rechten Seite des Diagramms dargestellt. Der Bandabstand der Abstandsschicht 15, der als Bereich 25 (im Folgenden Bandabstand 25) dargestellt ist, grenzt links an den Bandabstand 21 des Verbindungshalbleiter-Substrats 11 an und ist größer als der Bandabstand 21. Der Bandabstand der Isolierschicht 18, die in diesem spezifischen Beispiel Ga2O3 ist, wird als Bereich 28 (im Folgenden Bandabstand 28) dargestellt, und grenzt links an den Bandabstand 25 der Abstandsschicht 15 an und ist größer als der Bandabstand 25.
  • Die Schnittstellenstruktur 10 von 1 hat mehrere Vorteile, die am besten anhand von Bandabstandsdiagrammen von Strukturen nach dem Stand der Technik im Vergleich zum Bandabstandsdiagramm der Schnittstellenstruktur 10 erklärt werden können. Unter Bezugnahme auf 3 wird ein Bandabstandsdiagramm für eine Schnittstelle 30 nach dem Stand der Technik dargestellt, wobei eine Isolierschicht aus Ga2O3, dargestellt durch einen Bandabstand 31, direkt auf die Oberfläche eines Verbindungshalbleitermaterials aus GaAs aufgebracht wird, dargestellt durch einen Bandabstand 32. Das Bandabstandsdiagramm von 3 ist vorbelastet, so wie es das im normalen Betrieb wäre, und stellt Isolator-Fangzentren Nt und das Fangen von Trägern darin dar. Das Fangen von Trägern in die Isolator-Fangzentren Nt erfolgt direkt vom Reservoir von Inversions- oder Anreicherungsträgern (n2D > 1012 cm–2) aus, das sich an der Isolator-Verbindungshalbleiter-Schnittstelle befindet.
  • Das Bandabstandsdiagramm von 2 für die Schnittstellenstruktur 10 ist vorbelastet, so wie es das im normalen Betrieb wäre, in 4 dargestellt. Die Dichte von Trägern, die für das Fangen verfügbar sind, ist um Größenordnungen reduziert. Für die ultradünne Abstandsschicht 15 (AlxGa1–xAs) bestimmt die Tunnelungswahrscheinlichkeit, die exponentiell von ΔE (dem Bandversatz an der Schnittstelle des Verbindungshalbleiter-Substrats 11 und der Abstandsschicht 15) und von Δx (der Dicke der Abstandsschicht 15) abhängt, die Dichte von Trägern, die für Fangverfahren verfügbar sind. Bei dickeren Abstandsschichten beträgt die Dichte von Trägern an der Isolator-Verbindungshalbleiterschnittstelle: N1 ≡ n2De–ΔE/kT
  • Bei der Schnittstellenstruktur 10 wird die Dichte für eine optimierte Konstruktion nicht größer als N1 ≡ 108 cm–2.
  • Ein zweiter Vorteil der Schnittstellenstruktur 10 ist in 5 und 6 dargestellt, die Bandabstandsdiagramme ähnlich jenen in 3 und 4 sind. Anhand von 5 wird ein Bandabstandsdiagramm für eine Schnittstelle 30 nach dem Stand der Technik dargestellt, wobei eine Isolierschicht aus Ga2O3, dargestellt durch den Bandabstand 31, direkt auf die Oberfläche eines Verbindungshalbleitermaterials aus GaAs, dargestellt durch einen Bandabstand 32, aufgebracht ist. Das Bandabstandsdiagramm von 5 ist vorbelastet, so wie es das im normalen Betrieb wäre, und stellt die Substratinjektion von heißen Trägern aus dem Inversions-/Anreicherungskanal in die Isolierschicht (Bandabstand 31) dar. Das Bandabstandsdiagramm von 6 stellt die Struktur von 1 dar, wobei die verschiedenen Bandabstände so nummeriert sind wie in 4. Eine Verteilungskurve N(E)F(E) in 5 zeigt die Verteilung von Trägern an, die an die Schnittstelle des Verbindungshalbleitermaterials und die Isolierschicht angrenzen, wo Träger unterhalb der ge strichelten Linie 35 (Quantentopf-Grundzustand) beitragen können.
  • Eine Verteilungskurve N(E)F(E) in 6 zeigt die Verteilung von Trägern angrenzend an das Verbindungshalbleitersubstrat 11 und die Abstandsschicht 15, wo nur Träger unterhalb der gestrichelten Linie 36 beitragen können. Hier sind N(E), F(E) und E die Dichte von Zuständen, die Fermi-Dirac-Verteilungsfunktion bzw. die Energie. Wie aus 6 hervorgeht, stehen nur sehr wenige heiße Träger für die Injektion in der Schnittstellenstruktur 10 bereit, und daher wird die Substratinjektion von heißen Trägern in die Isolierschicht 18 (Bandabstand 28) drastisch verringert. Hier sei angemerkt, dass die Mikrorauhigkeit und die Defekte, die einer aufgebrachten Schicht eigen sind, zwischen der Isolierschicht 18 und der Abstandschicht 15 liegen, während die Schnittstelle zwischen Abstandsschicht 15 und Verbindungshalbleiterschicht 11 glatt und fehlerfrei ist, da die Abstandsschicht 15 auf der Oberfläche des Verbindungshalbleitersubstrats 11 aufgewachsen ist.
  • Ein weiterer Vorteil der Schnittstellenstruktur 10 ist in 7 und 8 dargestellt, in denen Bandabstandsdiagramme ähnlich denen von 3 bzw. 4 dargestellt und gleiche Bandabstände mit gleichen Zahlen bezeichnet sind. Insbesondere mit Bezug auf 4 befinden sich lokalisierte belastungsinduzierte Schnittstellenzustände in dem Bandabstand 32 des Verbindungshalbleiters, in dem sich der Inversions-/Anreicherungskanal bildet. Das heißt ΔEf < EG, wie durch die Linien 37 und 38 dargestellt, wobei ΔEf der Energiebereich von freier Fermi-Niveau-Bewegung und EG der Bandabstand zwischen EC und EV ist. In der Schnittstellenstruktur 10, dargestellt durch 8, werden lokalisierte, belastungsinduzierte Schnittstellenzustände aus dem Bandabstand des Verbindungshalbleitermaterials entfernt, in dem sich der leitende Kanal bildet (Material 11), indem Halbleitermaterial 15 mit großem Bandabstand verwendet wird, das zwischen der aufgebrachten Isolierschicht 18 und dem Verbindungshalbleitersubstrat 11 eingefügt ist, in dem sich der Inversions-/Anreicherungskanal bildet. Das heißt ΔEf > EG, wie durch die Linien 39 und 40 dargestellt. Dieser Vorteil ermöglicht die Implementierung von Bauelementen mit Inversions-/Anreicherungsmodus auf Verbindungshalbleitern.
  • Anhand von 9 wird nun ein System 50 zur epitaxialen Herstellung von Mehrhalbleiterwafers dargestellt, das bei der Herstellung der Schnittstellenstruktur 10 von 1 gemäß der vorliegenden Erfindung verwendet wird. Das System 50 enthält ein Übertragungs- und Belastungsmodul 53, eine an das Übertragungs- und Belastungsmodul 53 angelagerte III-V-Wachstumskammer 55 und eine an das Übertragungs- und Belastungsmodul 53 angelagerte Isolierkammer 58. Die Kammern 55 und 58 sind jeweils an das Übertragungs- und Belastungsmodul 53 angelagert, so dass Halbleiterwafers, Chips usw. in jeder Kammer verarbeitet werden können, ohne die Halbleiterwafers aus dem System zu entfernen.
  • Somit wird als ein Beispiel eines Verfahrens zur Herstellung einer Isolator-Verbindungshalbleiter-Schnittstellenstruktur gemäß der vorliegenden Erfindung ein Verbindungshalbleitersubstrat in dem Übertragungs- und Belastungsmodul 53 angeordnet und der Druck in dem Mehrhalbleiterwafers-Produktionssystem 50 auf ≤ 1,33 × 10–8 Pa (10–10 Torr) reduziert. Danach wird das Verbindungshalbleitersubstrat zur III-V-Wachstumskammer 55 befördert, und eine Verbindungshalbleiter-Epitaxialschicht (z. B. Material 11 von 1) und eine Abstandsschicht aus Verbindungshalbleitermaterial (z. B. Abstandsschicht 15 von 1) mit einem Bandabstand, der größer ist als der Bandabstand des Verbindungshalbleitersubstrats 11, werden epitaxial auf dem Verbindungshalbleitersubstrat aufgewachsen. Nach dem Aufwachsen der Abstandsschicht 15 wird das Verbindungshalbleitersubstrat 11 zu dem Übertragungs- und Belastungsmodul 53 und danach zu der Isolierkammer 58 befördert. In der Isolierkammer 58 wird eine Isolierschicht (z. B. die Isolierschicht 18 von 1) auf die Abstandsschicht 15 aufgebracht.
  • Somit wird eine neue und verbesserte Isolator-Verbindungshalbleiter-Schnittstellenstruktur gemeinsam mit neuen Herstellungsverfahren offenbart. Die neue und verbesserte Isolator-Verbindungshalbleiter-Schnittstellenstruktur hat eine verbesserte Stabilität und Zuverlässigkeit und ist in Herstellung und Verwendung relativ einfach. Ferner kann die neue und verbesserte Isolator-Verbindungshalbleiter-Schnittstellenstruktur in situ gebildet werden, um Verunreinigungen weiter zu reduzieren und die Herstellung weiter zu vereinfachen. Einige Vorteile der neuen und verbesserten Isolator-Verbindungshalbleiter-Schnittstellenstruktur bestehen darin, dass die Trägerdichte an der aufgebrachten Isolator-Verbindungshalbleiter-Schnittstelle um Größenordnungen kleiner ist als im Kanal, die Wahrscheinlichkeit des Injizierens von heißen Trägern in den Isolator um Größenordnungen verringert ist und die Wirkung von belastungsinduzierten Schnittstellenzuständen, die sich nahe der Halbleiterbandkanten befinden, minimiert ist. Außerdem sind die Wirkungen der Coulomb-Streuung und die Schnittstellenrauhigkeit-Streuung für Träger im Inversions-/Anreicherungskanal minimiert, wodurch die Implementierung der Hochleistungsbauelemente mit Inversions-/Anreicherungsmodus auf Verbindungshalbleitern ermöglicht wird.
  • Obwohl spezifische Ausführungsformen der vorliegenden Erfindung gezeigt und beschrieben wurden, werden Fachleuten weitere Modifizierungen und Verbesserungen in den Sinn kommen. Es sollte sich daher verstehen, dass die vorliegende Erfindung nicht auf die speziellen dargestellten Ausführungsformen beschränkt ist, und es sollen alle Modifikationen, die nicht vom Umfang der beiliegenden Ansprüche abweichen, abgedeckt werden.

Claims (8)

  1. Isolator-Verbindungshalbleiter-Schnittstellenstruktur, mit: einem Verbindungshalbleitermaterial (11), das eine Hauptseite mit einem ersten Bandabstand aufweist; einer Abstandsschicht (15) aus Halbleitermaterial, die einen zweiten Bandabstand aufweist und auf der Oberfläche des Verbindungshalbleitermaterials angeordnet ist; und einer Isolierschicht (18), die auf der Abstandsschicht (15) angeordnet ist; dadurch gekennzeichnet, dass das Verhindungshalbleitermaterial ein Substrat ist, das Galliumarsenid oder Indiumgalliumarsenid oder Galliumarsenid auf Indiumgalliumarsenid aufweist; die Abstandsschicht eine auf dem Substrat angeordnete Inx-Ga1–xP-Abstandsschicht ist, wobei der zweite Bandabstand größer ist als der erste Bandabstand des Substrats; und die Isolierschicht eine auf die Oberfläche der Inx-Ga1xP-Abstandsschicht aufgebrachte Isolierschicht aus Galliumoxid ist.
  2. Isolator-Verbindungshalbleiter-Schnittstellenstruktur nach Anspruch 1, ferner dadurch gekennzeichnet, dass das Substrat eine oder mehrere epitaxial aufgewachsene Schichten aus Galliumarsenid auf InxGa1–xAs umfasst.
  3. Isolator-Verbindungshalbleiter-Schnittstellenstruktur nach Anspruch 1, ferner dadurch gekennzeichnet, dass die Verbindungshalbleiter-Schnittstellenstruktur in einem Halbleiterbauelement enthalten ist.
  4. Isolator-Verbindungshalbleiter-Schnittstellenstruktur nach Anspruch 3, ferner dadurch gekennzeichnet, dass das Halbleiterbauelement ein Bauelement mit Inversions-/Anreicherungsmodus ist.
  5. Isolator-Verbindungshalbleiter-Schnittstellenstruktur nach Anspruch 1, ferner dadurch gekennzeichnet, dass das Substrat Galliumarsenid aufweist.
  6. Isolator-Verbindungshalbleiter-Schnittstellenstruktur nach Anspruch 1, ferner dadurch gekennzeichnet, dass das Substrat Indiumgalliumarsenid aufweist.
  7. Isolator-Verbindungshalbleiter-Schnittstellenstruktur nach Anspruch 1, ferner dadurch gekennzeichnet, dass die Abstandsschicht eine Dicke im Bereich von 1–5 nm hat.
  8. Verfahren zur Herstellung einer Isolator-Verbindungshalbleiter-Schnittstellenstruktur mit den folgenden Schritten: es wird ein Verbindungshalbleitermaterial (11) mit einem ersten Bandabstand gebildet; es wird eine Abstandsschicht (15) aus Halbleitermaterial gebildet, die einen zweiten Bandabstand hat und auf einer Oberfläche des Verbindungshalbleitermaterials angeordnet ist; und es wird eine Isolierschicht (18) gebildet, die auf der Abstandsschicht (15) angeordnet ist; ferner dadurch gekennzeichnet, dass: das Verbindungshalbleitermaterial als Substrat gebildet wird, das Galliumarsenid oder Indiumgalliumarsenid oder Galliumarsenid auf Indiumgalliumarsenid aufweist und eine Hauptoberfläche mit einem Oberflächenbandabstand gleich dem ersten Bandabstand aufweist; die Abstandsschicht als InxGa1–xP-Abstandsschicht gebildet wird, die auf der Hauptoberfläche des Galliumarsenidsubstrats angeordnet ist, wobei der zweite Bandabstand größer ist als der Oberflächenbandabstand des Galliumarsenidsubstrats; und die Isolierschicht als Galliumoxid-Isolierschicht gebildet wird, die auf die Oberfläche der InxGa1–xP-Abstandsschicht aufgebracht ist.
DE69827058T 1997-03-04 1998-03-02 Verbindungshalbleiter-Interfacestruktur und deren Herstellungsverfahren Expired - Fee Related DE69827058T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US812952 1997-03-04
US08/812,952 US6359294B1 (en) 1997-03-04 1997-03-04 Insulator-compound semiconductor interface structure

Publications (2)

Publication Number Publication Date
DE69827058D1 DE69827058D1 (de) 2004-11-25
DE69827058T2 true DE69827058T2 (de) 2005-03-03

Family

ID=25211069

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69827058T Expired - Fee Related DE69827058T2 (de) 1997-03-04 1998-03-02 Verbindungshalbleiter-Interfacestruktur und deren Herstellungsverfahren

Country Status (4)

Country Link
US (1) US6359294B1 (de)
EP (1) EP0863539B1 (de)
JP (1) JP3920447B2 (de)
DE (1) DE69827058T2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074689A (ja) 2010-08-31 2012-04-12 Sumitomo Chemical Co Ltd 半導体基板、絶縁ゲート型電界効果トランジスタおよび半導体基板の製造方法
CN103098188B (zh) 2010-08-31 2016-03-30 住友化学株式会社 半导体基板及绝缘栅极型场效电子晶体管
CN106560928B (zh) * 2015-09-28 2019-11-08 河北大学 一种电荷俘获型存储元件及其制备工艺

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859253A (en) * 1988-07-20 1989-08-22 International Business Machines Corporation Method for passivating a compound semiconductor surface and device having improved semiconductor-insulator interface
US5124762A (en) * 1990-12-31 1992-06-23 Honeywell Inc. Gaas heterostructure metal-insulator-semiconductor integrated circuit technology
US5334865A (en) * 1991-07-31 1994-08-02 Allied-Signal Inc. MODFET structure for threshold control
US5597768A (en) * 1996-03-21 1997-01-28 Motorola, Inc. Method of forming a Ga2 O3 dielectric layer
US5747838A (en) * 1996-11-27 1998-05-05 The Regents Of The University Of California Ultra-low phase noise GaAs MOSFETs

Also Published As

Publication number Publication date
JPH10275806A (ja) 1998-10-13
US6359294B1 (en) 2002-03-19
DE69827058D1 (de) 2004-11-25
EP0863539A1 (de) 1998-09-09
JP3920447B2 (ja) 2007-05-30
EP0863539B1 (de) 2004-10-20

Similar Documents

Publication Publication Date Title
EP1604390B1 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE112009000917B4 (de) Verfahren zum Bilden einer Pufferschicht-Architektur auf Silizium und dadurch gebildete Strukturen
EP2465142B1 (de) Halbleiterstruktur
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE69835204T2 (de) ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE
DE10025264A1 (de) Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
DE69113571T2 (de) MIS-Transistor mit Heteroübergang.
DE3880019T2 (de) Oberflächenabschluss eines Verbindungshalbleiters.
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE602004011776T2 (de) Halbleiterbauelement, verfahren zur herstellung einer quantentopfstruktur und halbleiterbauelement eine solche quantentopfstruktur beinhaltend
DE102014108625A1 (de) Gate-stack für selbstsperrenden verbundhalbleitertransistor
EP1410442A1 (de) Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement
DE112008000957T5 (de) Mechanismus zum Bilden einer Remote-Deltadotierungsschicht einer Quantentopfstruktur
DE112018003057T5 (de) Gan-transistor im anreicherungsmodus mit selektiven und nicht selektiven ätzschichten für verbesserte gleichförmigkeit der gan-spacerdicke
DE112019007609T5 (de) Halbleitereinheit und herstellungsverfahren für dieselbe
DE3686089T2 (de) Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor.
DE10229003B4 (de) Ein Verfahren zur Herstellung eines SOI-Feldeffekttransistorelements mit einem Rekombinationsgebiet
DE3783507T2 (de) Zusammengesetztes halbleiterbauelement.
DE69622135T2 (de) Transistor von hoher Elektronenbeweglichkeit mit einem InAs/InGaAs Supergitter
DE10255936B4 (de) Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht
DE68926591T2 (de) Mit dem Fermi-Niveau nichtfixierte Oxid-Verbindungshalbleiterstrukturen und Verfahren zu deren Herstellungen
DE69800026T2 (de) GaAs-basierender MOSFET und Verfahren zur Herstellung
DE69227712T2 (de) Verfahren zur Realisierung eines Transistors mit hoher Elektronenbeweglichkeit
DE10218381A1 (de) Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer Schichtenfolge
DE69827058T2 (de) Verbindungshalbleiter-Interfacestruktur und deren Herstellungsverfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FREESCALE SEMICONDUCTOR, INC., AUSTIN, TEX., US

8339 Ceased/non-payment of the annual fee