DE3880019T2 - Oberflächenabschluss eines Verbindungshalbleiters. - Google Patents

Oberflächenabschluss eines Verbindungshalbleiters.

Info

Publication number
DE3880019T2
DE3880019T2 DE88108684T DE3880019T DE3880019T2 DE 3880019 T2 DE3880019 T2 DE 3880019T2 DE 88108684 T DE88108684 T DE 88108684T DE 3880019 T DE3880019 T DE 3880019T DE 3880019 T2 DE3880019 T2 DE 3880019T2
Authority
DE
Germany
Prior art keywords
layer
compound semiconductor
crystal
group
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE88108684T
Other languages
English (en)
Other versions
DE3880019D1 (de
Inventor
Alan B Fowler
John L Freeouf
Peter D Kirchner
Alan C Warren
Jerry M Woodall
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE3880019D1 publication Critical patent/DE3880019D1/de
Publication of DE3880019T2 publication Critical patent/DE3880019T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Led Devices (AREA)
  • Bipolar Transistors (AREA)

Description

  • Die Erfindung bezieht sich auf Halbleiterbauelemente, die aus Verbindungshalbleitermaterialien hergestellt sind und auf die Oberflächen von jenen Halbleitermaterialien, die die Herstellung von Bauelementen beeinflussen. Diese Kristall-Fertigungszwischenprodukte und das Verfahren für ihre Herstellung sind in den Ansprüchen aufgeführt.
  • Die Konstruktion und Arbeitsweise von Verbindungshalbleiterbauelementen wird von einer Anzahl von Faktoren beeinflußt, wobei die Eigenschaften der freiliegenden Halbleiteroberfläche und von Grenzflächen zwischen dem Halbleiterkristall und Metallen oder Isolatoren einer der Hauptfaktoren sind.
  • In solchen Verbindungshalbleiterbauelementen ist das Ferminiveau auf der Oberfläche des Halbleiterkristalls an irgendeinen charakteristischen Energiewert gebunden, und dies erzeugt den unerwünschten Effekt sowohl der Trägerrekombination an der Oberfläche als auch einer inneren Sperrschicht. Die Entwicklung einer Anzahl von sonst möglichen und nützlichen Bauelementen und Bauelementstrukturen wurde durch diese Bedingungen verhindert und eine annähernd idealere Grenzfläche wird benötigt, das ist eine, deren Ferminiveau frei bewegt werden kann und geringe Rekombinationsgeschwindigkeit besitzt.
  • Es wurde Aufwand auf das Problem gerichtet. Der Aufwand wird gewöhnlich Passivierung genannt, und das Ergebnis ist die Bereitstellung eines Abdeckteiles über der Verbinndungshalbleiterkristall-Oberfläche.
  • Der Stand der Technik zeigt Reaktion auf die Anwesenheit des Elements Schwefel.
  • In der US Patentschrift 4 354 198 wird beschrieben, daß auf einem Verbindungshalbleiter der Gruppen III-V, wie zum Beispiel GaAs, ein Halbleiter der Gruppen II-VI die Oberfläche passiviert, wobei die bevorzugte Verbindung der Gruppen II-VI ZnS ist.
  • Weitere Arbeit zeigt einen Bedarf an Sorgfalt in dem Gebiet an. In zwei Artikeln im "Journal of Vacuum Science & Technology", Bd. 17, Nr. 5, Seite 1134, Sept./Okt. 1980 und in "Appl. Phys. Lett.", 38 (9), (1981), Seiten 693-695, wird beschrieben, daß das Exponieren von GaAs gegenüber H&sub2;S im Vakuum das Ferminiveau loslöst und daß dieser Effekt nach der Zugabe von Al fortdauert. In einem anderen Artikel im "Journal of Vacuum Science & Technology", Bd. B3, Nr. 4, Juli/Aug. 1985, Seite 1197, bringen Studien und Daten zum Ausdruck, daß bei GaAs Arsen entfernt werden muß, weil sonst die Ergebnisse unberechenbar werden. In noch einem Artikel im "Journal of Vacuum Science and Technology, Bd. 19, 1981, Seite 794, wird gezeigt, daß natürliche Oxide des Ga und As, die sich in Gegenwart von O&sub2; bilden, in Zusammenhang mit dem Ferminiveau-Pinning stehen. Folglich fungiert O&sub2; in einer nachteiligen Art und Weise.
  • In einem Artikel in "Appl. Phys. Lett.", 48(7), (1986), Seiten 475-477, wird beschrieben, daß lichtinduzierte Photochemie zwischen GaAs und Wasser zu einer passivierenden Ga-Oxidschicht führt, die das Oberflächen-Ferminiveau loslöst.
  • In "Applied Physics Letters", Juli 1987, wurde von der Anwendung von Schwefelverbindungen berichtet, um Verbindungshalbleiter der Gruppen III-V zu passivieren, worin Angaben vorgetragen werden, daß Lithiumsulfid, Ammoniumsulfid und Natriumsulfid eine Verbesserung der GaAs-Oberflächenrekombinationseigenschaft liefert.
  • In "Applied Physics Letters", Juli 1987, wird von der Weiterarbeit zur Passivierung mit dem Schwefelverbindungstyp berichtet, worin die Anwendung von Natriumsulfid in einer wäßrigen Lösung auf Oberflächen-Elektrodenpositionen beschrieben wird.
  • In WO-83/04420 wird ein Verfahren zur Bildung von Sulfidschichten, insbesondere ZnS-Schichten, als Isolatorschicht oder reflexmindernde Schicht auf der Oberfläche eines Halbleitersubstrats offenbart.
  • FIG. 1 ist eine schematische Ansicht eines Verbindungshalbleiterkristalls, die eine Oberfläche mit den Elementen der Erfindung veranschaulicht.
  • FIG. 2 ist eine Abbildung eines Band-Diagrammes eines Durchtunnelungskontakts, erzielbar mit der Erfindung.
  • FIG. 3 ist eine Abbildung eines Kontakts mit variabler Sperrschichtpotentialhöhe, erzielbar mit der Erfindung.
  • FIG. 4 ist eine Abbildung der Passivierung in einer planaren Struktur, bei der sich an der Oberfläche ein pn-Übergang befindet.
  • FIG. 5 ist eine schematische Abbildung der Anwendung der Erfindung auf einen Metalloxid-Halbleiter-Feldeffekttransistor.
  • FIG. 6 ist eine schematische Abbildung der Anwendung der Erfindung auf die Passivierung eines bipolaren Transistors.
  • FIG. 7 ist eine schematische Abbildung der Anwendung der Erfindung auf die Passivierung eines lichtemittierenden Bauelements.
  • FIG. 8 ist eine schematische Abbildung der Anwendung der Erfindung auf die Passivierung einer Halbleiterstruktur mit einer kleindimensionalen Einrichtung vom Quanten-Leiter-Typ.
  • Die Erfindung liefert die Fähigkeit zum Oberflächenabschluß für eine Vielfalt von Verbindungshalbleiter-Bauelementstrukturen, bei denen erkannt wird, daß es verschiedene, gegenseitig abhängige Faktoren gibt, die verantwortlich sind, und daß brauchbare Abschlußeigenschaften die Kompatibilität mit dem Bauelement, das hergestellt wird, einbeziehen.
  • Die Erfindung wendet strukturell eine sehr dünne Ferminiveau- Pinningkontrollschicht aus einem Material an, das das Ferminiveau des Verbindungshalbleitermaterials an der Oberfläche loslöst. Diese Schicht sollte eine Dicke von der Größenordnung einer monomolekularen Schicht besitzen. Eine monomolekulare Schicht eines Materials kann durch ein Oberflächenatom für jedes Oberflächenatom des Materials, auf das es positioniert wird, definiert werden. Die Menge, die für die Bedeckung benötigt wird, hängt von der kristallographischen Orientierung ab. Die Pinningkontrollschicht würde für Kompatibilität mit der Bauelementherstellung vorzugsweise ausreichend dünn sein, um Licht nicht abzuschwächen und um Durchtunnelung für ohmsches Kontaktverhalten zu erlauben. Eine guantenmechanische Durchtunnelungsdicke der Größenordnung von 2 nm würde ausreichend sein. Der Ausdruck "unbeschädigte Kristalloberfläche" bezieht sich auf eine schadenfreie, nicht verunreinigte Kristalloberfläche. Die Schicht des das Pinning los lösenden Materials wird mit einer zweiten Schicht eines nichtmetallischen Materials bedeckt. Das nichtmetallische Material wird nach dielektrischen Eigenschaften, Reaktionsträgheit gegenüber der Umgebung und Lichtdurchlässigkeitseigenschaften gewählt.
  • Der resultierende Verbindungshalbleiterkristall mit der Oberflächenabschlußstruktur der Erfindung kann als ein Fertigungszwischenprodukt bei der Herstellung von Verbindungshalbleiterbauelementen dienen.
  • Die Faktoren, die das oberflächenproblem beeinflussen, können im Hinblick auf die folgenden Grundsätze betrachtet werden. Um die Erklärung zu erleichtern, wurde die III-V-Verbindung GaAs gewählt, obgleich im Hinblick auf die einbezogenen Grundsätze eine Übertragung auf andere Halbleitermaterialien leicht offensichtlich sein wird.
  • Der erste Faktor ist der, daß an einer Verbindungshalbleiter-Oberfläche ein Agens vorhanden ist, das verantwortlich ist für die Abweichung des Ferminiveaus von der normalen Position, welche die in der Abwesenheit von jeder Oberflächenladung ist, und für das Erzeugen des Phänomens, welches im Fach als Ferminiveau- Pinning bekannt ist. Im Fall von GaAs scheint dieses Agens ein Übermaß von einer oder mehreren Komponenten des Verbindungshalbleiterkristalls zu sein. Im Hinblick darauf wird der Oberflächenabschluß für praktische Bauelementzwecke die Entfernung all dieser Agenzien an jener Oberfläche erfordern. Die Halbleiteroberfläche soll unbeschädigt sein und keine Verunreinigung aufweisen.
  • Ein zweiter Faktor ist, daß die Oberfläche des Verbindungshalbleiters mit der Umgebung reagieren wird und verunreinigt wird, es sei denn, es werden Schritte zum Schutz mittels Beschichtung eines Materials ergriffen, was sichert, daß das Pinning des Ferminiveaus nicht eintritt, sowohl beim Lagern als auch unter den Bedingungen der Anwendung, wie zum Beispiel in der Gegenwart der Materialien an der Bauelement-Grenzfläche.
  • Der dritte Faktor ist der, daß Materialien, die das Pinning verhindern sollen, im allgemeinen mit anderen funktionellen Zwecken bei der Bauelementherstellung kompatibel sein müssen, und es können Bedingungen der Inkompatibilität mit Materialeigenschaften und Schichtdicken auftreten. Gemäß der Erfindung wird da, wo man solchen Bedingungen begegnet, eine Schicht aufgetragen, um die geforderten Eigenschaften zu liefern.
  • Die resultierende Mehrschicht-Abschlußstruktur der Erfindung ist geeignet zur Anwendung in einer Vielzahl von Verbindungshalbleiter-Bauelementstrukturen, da die Eliminierung des Ferminiveau-Pinnings die Bildung von idealen Grenzflächen ermöglicht, bei denen die Sperrschichtpotentialhöhe bis zur Leitfähigkeit nicht länger konstant ist, sondern von der relativen Austritts arbeit der Materialien abhängt. Dies liefert wiederum die Fähigkeit, solche Grenzflächen wählbar als ohmsche Kontakte, Gleichrichterkontakte mit wählbarer Sperrschichtpotentialhöhe und Inversionskanalträgerflußsteuerung mit wählbarem Schwellwert in Bauelementen zu bilden.
  • In FIG. 1 wird auf ein Verbindungshalbleitersubstrat 1 an einer unbeschädigten Oberfläche 2 - d. h., an der es im wesentlichen keine Beschädigungen, im wesentlichen keinen Fremdstoff und daher keine Pinningmittelspezies gibt - eine Schicht aus einem Material, die das Ferminiveau in der normalen Position festhält, aufgetragen. Die Schicht für Bauelementherstellung und Kompatibilität im Betriebsverhalten ist sehr dünn, mit einer Schichtdicke in der Größenordnung von einer monomolekularen Schicht aus einem Material 3 und vorzugsweise für Durchtunnelungszwecke geringer als die Tunneldicke.
  • Auf die Schicht 3 wird eine Schicht 4 aufgetragen. Die Schicht 4 wird ausgewählt, um dielektrische Eigenschaften, Reaktionsträgheit gegenüber der Umgebung und Lichtdurchlässigkeitseigenschaften zu liefern. Sie ist nichtmetallisch und kann ein Halbleiter oder ein Isolator sein.
  • Gemäß der Erfindung kann der Verbindungshalbleiter eine Verbindung aus Ga, Al oder In mit As oder Sb oder ternären und quaternären Legierungen davon sein.
  • Die Schicht 3 ist eine Verbindung aus einem Kationenbestandteil, den Verbindungshalbleiter betreffend, zusammen mit einem Bestandteil aus S, Se und Te. In einem Verbindungshalbleiter ist das Element der niedrigeren Gruppe des Periodensystems der kationische Bestandteil. Ein Beispiel ist eine Verbindung aus Ga mit S. In einem weiteren Beispiel kann die Schicht 3 ein Kationenoxid sein, wie zum Beispiel Ga&sub2;O&sub3; für ein GaAs-Kristall, wenn das Anionenoxid, das für GaAs As&sub2;O&sub3; sein würde, und irgendein Überschußanion, wie zum Beispiel As, vor oder während der Bildung der das Pinning loslösenden Schicht entfernt werden.
  • Die Schicht 4 ist nichtmetallisch und kann solche Materialien umfassen, wie tieftemperaturplasmaverstärktes SiO&sub2;, CaF&sub2;, NaS, ZnS, GaP, GaSe und Polyimide.
  • Bei der Herstellung gemäß der Erfindung kann das Substrat 1 z. B. wie folgt - unter Anwendung von GaAs als Beispiel - unbeschädigt und frei von Pinning hervorrufenden Spezies gemacht werden:
  • Durch Erhitzen des Kristalls mit einer Arsenbeschichtung bei etwa 400ºC für etwa 10 Sekunden im Vakuum. Dieses Verfahren erzeugt eine Oberflächenrekonstruktion, so daß die Oberflächenelementarzelle äquivalent der Elementarzelle des Materialinneren ist und beseitigt die Ursache des Ferminiveau- Pinnings;
  • durch Behandlung mit Zinkselenid in einem Strahl, der darauf gerichtet ist, das Arsen von der Oberfläche abzulösen;
  • durch Exponieren gegenüber einer Schwefelwasserstoffatmosphäre bei hohen Temperaturen;
  • durch das Ätzen der Oberfläche mit Säuren und Basen; und durch Photo-Wässern unter Bedingungen, bei denen die Kristalloberfläche bei Anwesenheit von Licht dem Wasser ausgesetzt wird.
  • All diese Prozesse liefern einen Verbindungshalbleiterkristall mit unbeschädigter Oberfläche, die keine Pinning hervorrufenden Spezies aufweist. Solch eine Oberfläche erfordert Schutz, so daß gemäß der Erfindung ein sehr dünnes Material, das das Ferminiveau in der freien Position festhält, aufgetragen wird. Dieses Material ist eine Verbindung des Kations des Verbindungshalbleiterkristalls und ist ein Bestandteil aus der Gruppe S, Se und Te - z. B., in bezug auf GaAs, Galliumsulfid, Galliumselenid und Galliumtellurid.
  • Das Auftragen der Schicht 4 kann solche Techniken anwenden, wie Exponieren des Kristalls 1 in FIG. 1 mit anwesender Schicht 3 gegenüber einer H&sub2;S-Atmosphäre, gegenüber einer Aufdampfung von Natriumsulfid, Galliumsulfid oder Galliumselenid und das Verfahren des Photo-Wässerns.
  • Das Verfahren des Photo-Wässerns wird in EP-A-249 768, veröffentlicht am 23.12.87 nach dem hier vorliegenden Prioritätsdatum, beschrieben. Die durch dieses Verfahren hergestellte Oberfläche kann als die Struktur der FIG. 1, auf die die Schicht 4 aufzutragen ist, angewendet werden.
  • Die Schicht 4 wird dann in einer Dicke bis zu ungefähr 1 000 Nanometer aufgetragen.
  • Der Oberflächenabschluß der Erfindung ist in einer Vielfalt von Bauelementstrukturen nützlich.
  • In FIG. 2 wird ein Energieband-Diagramm gezeigt, das eine Grenzfläche veranschaulicht, die für ohmsches Kontaktverhalten geeignet ist, wobei die Schicht 3 an der unbeschädigten Oberfläche 2 bewirkt, daß das Pinning des Ferminiveaus Ef an der Oberfläche 2 losgelöst wird, und die dielektrische Schicht 4 dünn genug hergestellt ist, um quantenmechanische Durchtunnelung zu erlauben, so daß ein Kontakt durch ein Metall mit geringer Austrittsarbeit, wie zum Beispiel In für das Metall 5, auf einem GaAs- Kristall im wesentlichen ohmsches Leitungsverhalten zeigen wird. Die Schicht 3, die von der Größenordnung einer monomolekularen Schicht ist, ist dünn genug, den Durchtunnelungsmechanismus nicht zu stören, und die Schicht 4 hat eine passende Dicke, die für die meisten Anwendungen von der Größenordnung von 2 nm ist, die im allgemeinen in Verbindung mit der Positionierung des Metallkontakts 5 erreicht wird.
  • Bei der Herstellung verschiedener Typen von Bauelementstrukturen ist es wünschenswert, eine Sperrschichtpotentialhöhe gegenüber elektrischer Leitfähigkeit zu haben, die wählbar ist. Die Wählbarkeit liefert Gleichrichterkontakte mit steuerbarer Leistungsfähigkeit sowie die Fähigkeit, den Inversionskanalträgerfluß in einem Bauelement zu steuern.
  • In FIG. 3 wird ein Energieband-Diagramm gezeigt, wo Schicht 4 ausreichend dünn ist, um quantenmechanische Durchtunnelung zu gestatten, so daß, wenn ein Metall mit hoher Austrittsarbeit, wie zum Beispiel Au, für das Metall 5 verwendet wird, das Verhalten einer wählbaren Schottky-Sperrschichtpotentialhöhe entspricht. Dies ist nützlich bei der Schwellwertsteuerung von Feldeffekttransistoren.
  • In den Figuren 4 bis 8 wird die Anwendung der Erfindung auf verschiedene Typen von Halbleiterstrukturen veranschaulicht.
  • In FIG. 4 wird ein Bauelement veranschaulicht, worin es einen pn-Übergang 6 gibt, der an der Oberfläche endet. Bei einem derartigen strukturellen Zustand wird die Trägerrekombination durch die Gegenwart sehr hoher Felder gefördert, was in einem Schnittpunkt als Element 7 veranschaulicht ist. Gemäß der Erfindung verhindern die Schichten 3 und 4 unter diesen Bedingungen die Trägerrekombination und verringern auch die Auswirkungen des Feldes.
  • In FIG. 5 wird ein Feldeffekttransistor-Halbleiterbauelement, bekannt als Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) veranschaulicht, worin das Halbleitersubstrat 1 darauf positionierte ohmsche Source- und Drainkontakte 8 und 9 aufweist, die durch die Schicht 3 auf der Oberfläche 2 durchgehen, und die dielektrische Schicht 4 in einer modifizierten Form vorliegt, um sich den anderen Erfordernissen des Bauelements anzupassen. Die dünne, im wesentlichen monomolekulare Schichtdicke der Schicht 3 gestattet den ohmschen Kontakten 8 und 9, lediglich auf der Schicht 3 positioniert zu werden, was ihr elektrisches Verhalten nicht stört. Die Schicht 4 dient als Isolator von Gate 10, wobei die Schicht 4 mit geeigneter Dicke und dielektrischer Durchschlagfestigkeit geliefert wird, um Schwellwerteigenschaften für die Inversion eines Kanals zwischen den Kontakten 8 und 9 an der Grenzfläche von Kristall 1 zu besitzen.
  • Mit den strukturellen Prinzipien der Erfindung wird es leicht offensichtlich sein, daß der Typ der Wählbarkeit der in FIG. 3 gezeigten Sperrschicht Flexibilität beim Verleihen von Eigenschaften an ein in der Herstellung befindliches Bauelement liefert.
  • In FIG. 6 wird eine in bezug auf das Substrat vertikal ausgerichtete Struktur vom bipolaren Transistortyp veranschaulicht, worin das geeignet dotierte Substrat 1 als Kollektor dient, mit einem geeignet dotierten Basis-Gebiet 11 vom entgegengesetzten Leitfähigkeitstyp, das angrenzend an die Grenzfläche 2 positioniert ist. Auf der Schicht 3 an der Grenzfläche 2 wird eine kreisförmige ohmsche Elektrode 12 angebracht, das Halbleiter-Mesagebiet 13 umgebend und von diesem abgetrennt, das epitaxial mit der Grenzfläche 2 verbunden ist und als der Emitter dient, welcher wiederum ein kontaktfördendes Halbleitergebiet 14 aufweist, das als Grenzfläche zum Metallemitterkontakt 15 dient.
  • Die Merkmale der Erfindung werden in diesem Strukturtyp angewendet, um die Verhütung von Leckstrom-Problemen zu erleichtern, die hinsichtlich dicht angeordneter Kontakte, des Grenzflächenabschlüsses an der Oberfläche und des ohmschen Verhaltens auftreten. Die Zweischicht-Abschlußstruktur der Erfindung auf unbeschädigter Oberfläche wird rund um den Emitter 13, gezeigt als Element 16, angewendet. Die Schicht 4 wird bei der Positionierung des ohmschen Kontakts 12 entfernt, und die Schicht 3 beeinflußt infolge deren dünner Dimension das ohmsche Verhalten von Kontakt 12 nicht.
  • Die Prinzipien der Erfindung sind darüber hinaus verwendbar, um die Konstruktion von elektrooptischen Konversionsbauelementen zu erleichtern.
  • Eines der schwerwiegenden Probleme auf dem Gebiet der elektrooptischen Konversion ist die lichtdurchlässigkeitsbezogene Passivierung der pn-Übergänge, die Licht ausstrahlen, gewesen.
  • In FIG. 7 wird ein Bauelement vom lichtemittierenden Diodentyp gezeigt, worin sich auf einem Substrat 1 eine hochleitfähige, extrinsische n+-Schicht 18, eine Schicht 19 vom n-Typ und eine Schicht 20 vom p-Typ in einer Mesastruktur befinden, wobei der pn-Übergang zwischen den Elementen 19 und 20 als lichtemittierende Quelle dient. Der lichtemittierende Übergang besitzt ein durch den Kreis 21 gekennzeichnetes Feld. Die Abschlußstruktur der Erfindung ist als Element 22 über der Mesastruktur dargestellt. Die ohmschen Kontakte 23 zum n+-Gebiet 18 bzw. 24 zum p- Gebiet 20 werden durch Entfernung der Schicht 4 hergestellt, wobei das ohmsche Verhalten durch die dünne Schicht 3 nicht beeinflußt wird.
  • Bei diesem Strukturtyp sind die Schichten 3 und 4 in dem Abschluß der Erfindung genügend dünn, das emittierte Licht nicht abzuschwächen, dennoch sind sie bei der Passivierung nützlich und erleichtern das Kontaktieren.
  • In FIG. 8 wird ein typisches, sehr kleines Aktivgebietbauelement der Größenordnung der Abmessung von 5 bis 10 nm gezeigt. Solch ein Bauelement ist in der Technik als Quanten-Leiter-Struktur bekannt. In FIG. 8 wird auf ein Substrat 25 aus einem ersten Energiebandabstand-Halbleitermaterial, wie zum Beispiel GaAs, ein Gebiet 26 aus einem atomkompatiblen Hochmobilitäts-Halbleiter mit unterschiedlichem Energiebandabstand, wie zum Beispiel In- GaAs, zwischen eine andere Schicht 27 aus einem Halbleitermaterial geringerer Mobilität mit unterschiedlichem Energiebandabstand, wie zum Beispiel GaAs, in einer Mesastruktur eingelagert. Gemäß der Erfindung wird die Oberfläche an beiden Seiten der Mesastruktur und des Substrats mit der Abschlußstruktur beschichtet, die Schicht 3 auf einer unbeschädigten Oberfläche, abgedeckt durch Schicht 4, umfaßt.
  • Der Abschluß passiviert die Oberflächen, einschließlich der Heterogrenzflächen zwischen unterschiedlichen Halbleitermaterialien. Die ohmschen Kontakte 28 und 29 zeigen die Anwesenheit der Schicht 3, die infolge der Schichtdicke das ohmsche Kontaktverhalten nicht beeinflußt. Die Struktur von FIG. 8 würde einen nichtgezeigten Kontakt zum Quanten-Leiter-Gebiet 26 haben.
  • Das bevorzugte Ausführungsbeispiel zur Herstellung der Struktur von FIG. 1 würde einen GaAs-Kristall 1 anwenden, der mit gegenüber einer sauerstofffreien Atmosphäre unter H&sub2;S exponierter Oberfläche 2 bei 700 ºC für 30 Sekunden erhitzt wird, um die Oberfläche 2 unbeschädigt zu machen und eine dünne Schicht 3 der Größenordnung einer monomolekularen Schicht aus Galliumsulfid zu bilden. Die GaS-beschichtete Struktur wird dann mit einer 1 bis 1 000 Nanometer dicken dielektrischen Beschichtung 4 aus chemisch abgeschiedenem, tieftemperaturplasmaverstärktem Siliciumdioxid versehen.
  • Es wurde beschrieben, daß der Oberflächenabschluß eines Verbindungshalbleitermaterials für Bauelementanwendung die Abwesenheit eines das Pinning hervorrufenden Agens, die Anwesenheit eines das Pinning verhindernden Materials und den Schutz dieses Materials mit einer nichtmetallischen Schicht erfordert, die dielektrische Eigenschaften, Reaktionsträgheit gegenüber der Umgebung und Lichtdurchlässigkeitseigenschaften liefert.

Claims (8)

1. Verbindungshalbleiterkristall-Fertigungszwischenprodukt, das in Kombination auf einer unbeschädigten Kristallgrenzfläche eines monokristallinen Verbindungshalbleitermaterials, das aus der Gruppe Ga oder Al oder In und As oder Sb und monokristallinen ternären und quaternären Legierungen davon gewählt wird, enthält,
eine Ferminiveau-Pinningkontrollschicht aus einer Verbindung eines Kationenbestandteiles des besagten Verbindungshalbleiters und einem Element, gewählt aus der Gruppe S, Se und Te, in einem Schichtdickenbereich der Größenordnung von einer monomolekularen Schicht bis ungefähr 2 nm, verträglich mit der elektrischen Stromleitung durch besagte Schicht, und
eine Oberflächenschicht aus einem nichtmetallischen Material.
2. Fertigungszwischenprodukt nach Anspruch 1, wobei besagter Verbindungshalbleiterkristall GaAs ist und genannte Ferminiveau-Pinningkontrollschicht aus einer Ga-Verbindung besteht.
3. Fertigungszwischenprodukt nach Anspruch 1, wobei das genannte nichtmetallische Material aus der Gruppe SiO&sub2;, CaF&sub2;, NaS, ZnS, GaP, GaSe und Polyimiden gewählt wird.
4. Fertigungszwischenprodukt nach Anspruch 1, wobei die Oberflächenschicht im Bereich von 1 bis 1 000 Nanometer dick ist.
5. Verfahren zur Herstellung eines Verbindungshalbleiterkristalls mit einem zur Bauelementherstellung kompatiblen Oberflächenabschluß, wie in Anspruch 1 beansprucht, wobei das Zwischenprodukt-Fertigungsverfahren die folgenden Schritte umfaßt:
Erstellung des Verbindungshalbleiterkristalls mit einer unbeschädigten Kristallgrenzfläche eines monokristallinen Verbindungshalbleitermaterials, welches aus der Gruppe von Ga oder Al oder In und As oder Sb und monokristallinen ternären und quaternären Legierungen davon gewählt wird, durch eine Prozeßstufe, die aus der Gruppe gewählt wird, welche umfaßt:
Erhitzen des Kristalls mit einer Arsenbeschichtung bei etwa 400 ºC für etwa 10 Sekunden unter Vakuum;
Behandlung mit Zinkselenid in einem Strahl, der darauf gerichtet ist, das Arsen von der Oberfläche abzulösen;
Exponieren gegenüber einer Schwefelwasserstoffatmosphäre bei einer hohen Temperatur von etwa 700 ºC;
Ätzen der Oberfläche mit Säuren und Basen;
und
Photo-Wässern unter Bedingungen, bei denen die Kristalloberfläche bei Anwesenheit von Licht dem Wasser ausgesetzt wird;
Erstellung einer Ferminiveau-Pinningkontrollschicht aus einer Verbindung eines Kationenbestandteiles aus besagtem Verbindungshalbleiter und einem Element, gewählt aus der Gruppe S, Se und Te, in einem Schichtdickenbereich der Größenordnung von einer monomolekularen Schicht bis ungefähr 2 nm, verträglich mit der elektrischen Stromleitung durch besagte Schicht, und
Erstellung einer Oberflächenschicht aus einem nichtmetallischen Material.
6. Zwischenprodukt-Fertigungsverfahren nach Anspruch 5, wobei besagter Verbindungshalbleiterkristall GaAs ist und genannte Ferminiveau-Pinningkontrollschicht aus einer Ga-Verbindung besteht.
7. Zwischenprodukt-Fertigungsverfahren nach Anspruch 5, wobei das genannte nichtmetallische Material aus der Gruppe SiO&sub2;, CaF&sub2;, NaS, ZnS, GaP, GaSe und Polyimiden gewählt wird.
8. Zwischenprodukt-Fertigungsverfahren nach Anspruch 5, wobei die Oberflächenschicht im Bereich von 1 bis 1 000 Nanometer dick ist.
DE88108684T 1987-06-18 1988-05-31 Oberflächenabschluss eines Verbindungshalbleiters. Expired - Fee Related DE3880019T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/064,414 US4811077A (en) 1987-06-18 1987-06-18 Compound semiconductor surface termination

Publications (2)

Publication Number Publication Date
DE3880019D1 DE3880019D1 (de) 1993-05-13
DE3880019T2 true DE3880019T2 (de) 1993-10-28

Family

ID=22055822

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88108684T Expired - Fee Related DE3880019T2 (de) 1987-06-18 1988-05-31 Oberflächenabschluss eines Verbindungshalbleiters.

Country Status (4)

Country Link
US (1) US4811077A (de)
EP (1) EP0295490B1 (de)
JP (1) JPH079914B2 (de)
DE (1) DE3880019T2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920009718B1 (ko) * 1987-08-10 1992-10-22 스미도모덴기고오교오 가부시기가이샤 화합물반도체장치 및 그 제조방법
US5086321A (en) * 1988-06-15 1992-02-04 International Business Machines Corporation Unpinned oxide-compound semiconductor structures and method of forming same
JP2586626B2 (ja) * 1989-01-20 1997-03-05 日本電気株式会社 エピタキシャル成長方法
US5122424A (en) * 1989-10-05 1992-06-16 Litton Systems, Inc. Abrasion-resistant, infrared transmitting optical components
JPH03261147A (ja) * 1990-03-12 1991-11-21 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法並びにその製造装置
JPH04199518A (ja) * 1990-11-28 1992-07-20 Mitsubishi Electric Corp 電界効果トランジスタ及びその製造方法
AU4695096A (en) * 1995-01-06 1996-07-24 National Aeronautics And Space Administration - Nasa Minority carrier device
US5760462A (en) * 1995-01-06 1998-06-02 President And Fellows Of Harvard College Metal, passivating layer, semiconductor, field-effect transistor
WO1997048499A1 (en) * 1996-06-19 1997-12-24 The Board Of Trustees Of Southern Illinois University GaAs SUBSTRATE WITH A PASSIVATING EPITAXIAL GALLIUM SULFIDE FILM AND METHODS FOR FORMING SAME
US5799028A (en) * 1996-07-18 1998-08-25 Sdl, Inc. Passivation and protection of a semiconductor surface
US6304583B1 (en) 1999-07-26 2001-10-16 The United States Of America As Represented By The Secretary Of The Air Force Utilization of telluride quaternary nonlinear optic materials
US6508960B1 (en) 1999-07-26 2003-01-21 The United States Of America As Represented By The Secretary Of The Air Force Telluride quaternary nonlinear optic materials
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US7176483B2 (en) 2002-08-12 2007-02-13 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US7902029B2 (en) 2002-08-12 2011-03-08 Acorn Technologies, Inc. Process for fabricating a self-aligned deposited source/drain insulated gate field-effect transistor
US6833556B2 (en) * 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US6791125B2 (en) 2002-09-30 2004-09-14 Freescale Semiconductor, Inc. Semiconductor device structures which utilize metal sulfides
US6770536B2 (en) 2002-10-03 2004-08-03 Agere Systems Inc. Process for semiconductor device fabrication in which a insulating layer is formed on a semiconductor substrate
JP4880359B2 (ja) * 2006-05-23 2012-02-22 Ｎｅｃディスプレイソリューションズ株式会社 測距装置、測距方法およびプロジェクタ
US7834426B2 (en) * 2007-06-29 2010-11-16 Intel Corporation High-k dual dielectric stack
EP2306497B1 (de) * 2009-10-02 2012-06-06 Imec Verfahren zur Herstellung einer Schnittstelle mit wenigen Defekten zwischen einem Dielektrikum und einer III/V-Verbindung
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
US10170627B2 (en) 2016-11-18 2019-01-01 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983264A (en) * 1972-07-20 1976-09-28 Texas Instruments Incorporated Metal-semiconductor ohmic contacts and methods of fabrication
FR2454184A1 (fr) * 1979-04-10 1980-11-07 Chemla Daniel Structure de type isolant-semi-conducteur dans laquelle le semi-conducteur est un compose iii-v et l'isolant un sulfure, et procedes de fabrication de cette structure
US4354198A (en) * 1980-05-30 1982-10-12 International Business Machines Corporation Zinc-sulphide capping layer for gallium-arsenide device
US4447469A (en) * 1982-06-10 1984-05-08 Hughes Aircraft Company Process for forming sulfide layers by photochemical vapor deposition
US4843450A (en) * 1986-06-16 1989-06-27 International Business Machines Corporation Compound semiconductor interface control
FR2604826B1 (fr) * 1986-10-06 1989-01-20 France Etat Procede de formation d'une couche isolante comportant du sulfure, derives sulfures obtenus et appareillage pour la mise en oeuvre du procede

Also Published As

Publication number Publication date
JPH079914B2 (ja) 1995-02-01
US4811077A (en) 1989-03-07
EP0295490B1 (de) 1993-04-07
EP0295490A1 (de) 1988-12-21
JPS648613A (en) 1989-01-12
DE3880019D1 (de) 1993-05-13

Similar Documents

Publication Publication Date Title
DE3880019T2 (de) Oberflächenabschluss eines Verbindungshalbleiters.
DE961913C (de) Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen mit p-n-UEbergaengen
DE69202554T2 (de) Tunneltransistor und dessen Herstellungsverfahren.
DE2655341C2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Halbleitermaterial und Verfahren zu ihrer Herstellung
DE1210488B (de) Verfahren zum Herstellen von Halbleiter-bauelementen, insbesondere von Tunnel-Diodenbzw. Esaki-Dioden, mit im Halbleiterkoerper eingebettetem PN-UEbergang
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE19857356A1 (de) Heteroübergangs-Bipolartransistor
DE2735937C2 (de) Flüssigphasenepitaxie-Verfahren zur Herstellung von Halbleiter-Heterostrukturen
DE1514018C3 (de) Verfahren zum Aufbringen von Schutz- und Passivierungsschichten auf Halbleiterplättchen
DE68928286T2 (de) Verfahren zur Bildung einer Schicht aus P-Typ-Germanium auf einem Körper aus Gallium-Arsenid
DE3783507T2 (de) Zusammengesetztes halbleiterbauelement.
DE3751892T2 (de) Halbleiteranordnung mit zwei Verbindungshalbleitern und Verfahren zu ihrer Herstellung
DE102016104446B4 (de) Kontakt mit geringem Widerstand für Halbleiter-Einheiten
DE2702935A1 (de) Licht emittierendes halbleiterelement
DE2534945B2 (de) Lumineszenzdiode
DE3687049T2 (de) Bipolare eigenschaften aufweisender transistor mit heterouebergang.
DE3688318T2 (de) Feldeffekttransistor.
DE69029687T2 (de) Dotierungsverfahren für Halbleiterbauelemente
DE2430687C3 (de) Kaltemissionshalbleitervorrichtung
DE3781285T2 (de) Bipolarer heterouebergangstransistor mit einem basisbereich aus germanium.
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE3781202T2 (de) Transistoren mit heissen ladungstraegern.
DE69009820T2 (de) Halbleiteranordnung mit eindimensionalen Dotierungsleitern und Verfahren zur Herstellung einer derartigen Halbleiteranordnung.
DE3751278T2 (de) Transistor mit Zusammensetzung aus Halbleitermaterial und aus leitendem Material.
DE2153196A1 (de) Elektrolumineszenz-Anzeigevorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee