JPH01181410A - 半導体ウエハの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 シリコン半導体基板上に単結晶化合物半導体層をエピタ
キシャル成長させてなる半導体ウェハを製造する方法の
改良に関し、 転位密度を充分に低減させ、良質の化合物半導体／シリ
コンからなる半導体ウェハが得られるようにすることを
目的とし、 シリコン半導体基板上に化合物半導体からなる島状の核
を形成する工程と、次いで、該島状の核を形成した際の
温度より低い温度を適用し該島状の核と同じ材質の多結
晶状或いはアモルファス状の化合物半導体バッファ層を
形成する工程と、次いで、前記島状の核及び化合物半導
体バッファ層を形成した際の温度よりも高い温度で該化
合物半導体バッファ層の再結晶化を行う工程とが含まれ
てなるよう構成する。

〔産業上の利用分野〕

本発明は、シリコン半導体基板上に単結晶化合物半導体
層をエピタキシャル成長させてなる半導体ウェハを製造
する方法の改良に関する。

〔従来の技術〕

近年、シリコン半導体基板上に例えばＧａＡｓなど化合
物半導体をエピタキシャル成長させる試みが盛んである
。

これは、現在、シリコン半導体を製造する技術が確立さ
れ、極めて良質且つ大口径の基板が安価に供給され得る
状態にあること、シリコン半導体基板の熱伝導性が良好
であることに起因し放熱効率が改善されること、ＧａＡ
ｓ系及びシリコン系のモノリシック集積回路装置を実現
できることなどが可能となるからである。

〔発明が解決しようとする課題〕

前記したように、シリコン半導体基板上にＧａＡｓ層を
エピタキシャル成長させたウェハを作成する場合、シリ
コンとＧａＡｓとは格子定数に４Ｃ％〕の相違が見られ
ることから、ＧａＡｓ層中にミスフィツト転位が発生す
る旨の問題がある。

一般に、ミスフィツト転位は、格子不整合を緩和する為
、自然に発生するものであり、格子定数のずれを基にし
て単純に転位密度を計算して見ると１０菫２　　（ａｍ
−”）にも達する。

通常、シリコン半導体基板上にＧａＡｓ層をエピタキシ
ャル成長させる際には、有機金属化学気相成長（ｍｅｔ
ａｌｏｒｇａｎｔｃ　　ｃｈｅｍｉｃａｌ　　　ｖａｐ
ｏｒ　　　ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法が多
用されている。

第２図はＭＯＣＶＤ法を適用してシリコン半導体基板に
ＧａＡｓ層をエピタキシャル成長させる場合について説
明する為の半導体ウェハの要部切断側面図を表している
。

図示の半導体ウェハを得るには、 １、　シリコン半導体基板１上に温度４００（’Ｃ）〜
４５０（’Ｃ）の低温で多結晶状或いはアモルファス状
のＧａＡｓバッファ層２を厚さ例えば１０（ｎｍ）程度
に成長させる。

２、次いで、温度７００（’Ｃ）〜７５０（’Ｃ１の高
温で熱処理すると、ＧａＡｓバッファ層２は再結晶化さ
れて単結晶となる。

３、次いで、前記と同じ高温で単結晶のＧａＡｓＮ３を
厚さ例えば約３Ｃμｍ〕程度に成長させる。

なる工程を採っている。

このようにすると格子定数のずれが緩和され、ミスフィ
ツト転位の発生が抑制されることは事実であり、現在、
ミスフィツト転位の発生を抑制するのに有効とされてい
る他の技術と併用することで、転位密度を１０”　　Ｃ
ｃｔｎ−”Ｊのオーダーまで低減させ得る状態にある。

尚、この程度の転位密度は分子線エピタキシャル成長（
ｍｏｌｅｃｕｌａｒ　　ｂｅａｍ　　ｅｐｉｔａｘｙ：
ＭＢＥ）法を実施する場合に於いても達成されている。

現在のところ、前記したようなＧ　ａ　Ａ　ｓ　／　３
　ｉの半導体ウェハを用いて作成したＧａＡｓ系電界効
果トランジスタ及びそれを集積化したスタティック・ラ
ンダム・アクセス・メモリ（ｓｔａｔｉｃ　　ｒａｎｄ
ｏｍ　　ａｃｃｅｓｓ　　ｍｅｍｏｒｙ：ＳＲＡＭ）や
高電子移動度トランジスタ（ｈｉｇｈ　　ｅｌｅｃｔｒ
ｏｎ　　ｍｏｂｉｌｉｔｙ　　ｔｒａｎｓ　ｉｓ　ｔｏ
ｒ　：ＨＥＭＴ）などが動作した旨の報告がなされてい
る。

然しなから、転位密度の低減が前記した程度では、光デ
バイスや０ＢＩＣ（ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ　　
ｉｎｔｅｇｒａｔｅｄ　　ｃｉｒｃｕｉｔ）の製造には
用いることができない。

本発明は、転位密度を充分に低減させ、良質の化合物半
導体／シリコンからなる半導体ウェハを得ようとする。

〔課題を解決するための手段〕

前記説明した従来の技術に於ける再結晶化に於いては、
先ず、Ｑ　ａ　Ａ　Ｓ　／　３　ｉの界面にＧａＡｓの
核が生成され、次に、これを種としてＧ　ａ　Ａ’ｓの
単結晶化が進行するものであり、この過程は、固相成長
と呼ばれているものと似ている。

この場合、転位密度が低い良質のＧａＡｓバッファ層２
を得る為には、前記した過程中で、ＧａＡｓの核形成を
充分に制御することが肝要であって、その核は無転位で
且つ密度が揃っていることが望ましい。

然しなから、一般に、核の形成は偶発的効果に依存して
いて、実効ある制御は行われていないのが現状である。

そこで、本発明に依る半導体ウェハの製造方法に於いて
は、シリコン半導体基板（例えばシリコン半導体基板１
）上に化合物半導体からなる島状の核（例えば島状の核
４）を形成する工程と、次いで、咳島状の核を形成した
際の温度より低い温度を適用し咳島状の核と同じ材質の
多結晶状或いはアモルファス状の化合物半導体バッファ
層（例えばＧａＡｓバッファ層２）を形成する工程と、
次いで、前記島状の核及び化合物半導体バッファ層を形
成した際の温度よりも高い温度で該化合物半導体バッフ
ァ層の再結晶化を行う工程とが含まれてなるよう構成す
る。

〔作用〕

前記手段を採ることに依り、無転位の核の存在に起因し
て化合物半導体バッフ１Ｎの結晶品質を著しく向上させ
ることができ、そして、核の多くはシリコン半導体基板
の面方位を（１００）から０．５〜１０度の範囲でずら
せることに依って生ずる原子オーダーの段差に形成され
、従って、その傾き角度を一定に維持すれば、常に、同
じ密度の核を形成することが可能であって、その結果、
エピタキシャル成長させた単結晶化合物半導体層の表面
に現れる転位密度を一桁以上も低減させることができ、
半導体発光装置やヘテロ接合を有するトランジスタなど
の製造が大変容易となる。

〔実施例〕

第１図は本発明一実施例を解説する為の工程要所に於け
る半導体ウェハの要部切断側面図を表し、以下、図を参
照しつつ説明する。尚、第２図に於いて用いた記号と同
記号は同部分を示すか或いは同じ意味を持つものとし、
また、ここでは、半導体結晶成長装置としてＭＯＣＶＤ
装置を利用している。

（１）　　シリコン半導体基板１をフッ酸（ＨＦ）溶液
中に浸漬して表面酸化膜を除去し、乾燥後、直ちに成長
炉中に収容する。

（２）　　シリコン半導体基板ｌを収容した成長炉内を
アルシン（ＡＳＨ３）雰囲気とし、また、温度を９００
（’Ｃ）乃至１０００（℃）、、そして、時間を１０〔
分〕乃至３０　〔分〕として熱処理を行う。

その後、温度を低下させて２００（’Ｃ）乃至６００（
”Ｃ）とする。

（３ン　　温度が安定してから水素（Ｈｚ）　　ｌトリ
メチルガリウム（ＴＭＧ：　　（ＣＨ３）　３Ｇａ）−
Ｈｚ−Ａ　ｓ　Ｈ３の順序で原料ガスを供給する。

ここで、ＴＭＧとＡｓＨ３は時間をずらせて別個に流す
ものとする。尚、Ｈｚは両者が混合しないようにパージ
する為に流しているものである。

このような技法は、原子層エピタキシャル成長（ａｔｏ
ｍｉｃ　　１ａｙｅｒ　　ｅｐｉｔａｘｙ：ＡＬＥ）法
と同様である。

前記原料ガス供給過程を２〜１０回の範囲で繰り返すと
、シリコン半導体基板１上に存在する原子オーダーの段
差に島状の核４が成長される。その核４の高さが２〜３
　（ｎｍ）を越えると転位が発生し始めるので、それを
回避するには、前記原料ガスの供給回数を適宜に制限す
る必要がある。

（４）そのままの温度、或いは、２００（ｔ）乃至６０
０（’Ｃ）の範囲で適宜に選択した温度に設定し直して
から、ＡｓＨ３とＴＭＧとを原料ガスとして流し、多結
晶状或いはアモルファス状のＧａＡｓバッファ層２を厚
さ例えば１０（ｎｍ〕程度に成長させる。

ここで形成したＧａＡｓバッファ層２は、余り厚く成長
させると、次の工程（５）に於いて、充分な再結晶化を
行うことができず、また、反対に薄くし過ぎた場合には
バッファ効果が得られない。

（５）温度を７００（’Ｃ）乃至８００（”Ｃ）の高温
にして熱処理を行い、ＧａＡｓバッファ層２を再結晶化
する。

その再結晶化が充分に行われるのを待ってから、そのま
まの温度を維持し、且つ、原料ガスとして工程（４）の
場合と同じものを選択し、単結晶のＧａＡｓ層３を厚さ
例えば０．３〜３〔μｍ〕程度に成長させる。尚、Ｇａ
Ａｓバッファ層２の充分な再結晶化を待つのは省略する
こともできる。

前記した製造工程に、従来から有効とされている手段、
例えばシリコン半導体基板１の面を面指数（１００）の
面から数度傾ける（要すれば、Ｔ。

Ｕｅｄａ、Ｓ、Ｎ１５ｈｉ、Ｙ、Ｋａｗａｒａｄａ、Ｍ
、Ａｋｉｙａｍａ　　ａｎｄ　　Ｋ、Ｋａｍｉｎｉｓｈ
ｉ、Ｊｐｎ、Ｊ、Ａｐｐｌ、Ｐｈｙｓ。

２５　（１９８６）Ｌ７８９、を参照）、ＩｎＧａＡ　
ｓ　／　Ｇ　ａ　Ａ　ｓ　Ｐの超格子を介挿する（要す
れば、Ｔ、ＮｉｓｈＮ１５ｈｉ、に、Ｍｉｚｕｇｕｃｈ
ｉ、Ｎ、Ｈａｙａｆｕｊｉ　　ａｎｄ　　Ｔ、Ｍｕｒｏ
ｔａｎｉ、Ｊｐｎ、Ｊ、Ａｐｐｌ、Ｐｈｙｓ。

２６　　（１９８７）Ｌ１１４１、を参照）、結晶成長
途上或いは成長後にアニールする（要すれば、Ｊ、Ｗ、
Ｌｅｅ、Ｈ，５ｃｈｉｃｈｉ　ｊｏ、Ｈ。

Ｌ、Ｔｓａｉ　　ａｎｄ　　Ｒ，Ｊ、Ｍａｔｙｉ、Ａｐ
ｐｌ、Ｐｈｙｓ、Ｌｅｔｔ、５０　（１９８７）３１、
を参照）などの技術を併用することで、更に転位密度の
低減を図ることができる。

前記したところに関しては、発明の要旨を変更すること
なく他に種々の改変を施すことができる。

例えば、前記ＭＯＣＶＤ法を実施する際に用いた原料ガ
スは他のそれに代替することが容易であり、例えば、Ｔ
ＭＧの代わりにトリエチルガリウム（ＴＥＧ　：　　（
Ｃｚ　Ｈｓ）３　Ｇａ）を用いた場合にはＧａＡｓ層の
純度を向上することができる。

また、本発明が開示する技術は、前記説明した実施例の
みならず、ＭＢＥ法についても適用することができる。

その場合は、 （ａ）　　シリコン半導体基板１に前記工程（１）と同
様な処理を施してからＭＢＥ装置に収容する。

（ｂ）　　真空中で、温度を９００（”Ｃ）乃至１００
０〔℃〕、また、時間を１０Ｃ分〕〜３０〔分〕として
熱処理を行う。

（ｃ）Ａｓビームを照射しながら、温度を室温乃至５０
０（”Ｃ）まで低下させる。

ここで、ＧａビームとＡｓビームとを１原子層分ずつ交
互に照射して成長を行うと、前記実施例と同様に、Ｇａ
Ａｓからなる島状の核４が生成される。

（ｄ）　　そのままの温度、或いは、前記工程（Ｃ）に
見られる温度の範囲で適宜に選択した温度に設定し直し
てから、多結晶状或いはアモルファス状のＧａＡｓバッ
ファ層２を厚さ例えば１０（ｎｍ）程度に成長させる。

（ｅ）　　温度を６００（”Ｃ）乃至７００（’Ｃ３に
上昇させ、ＧａＡｓバッファ層２の再結晶化を行うと共
に単結晶のＧａＡｓ層３を厚さ例えば０゜３〜３〔μｍ
〕程度に成長させる。

なる工程を採ることができる。

ここに説明したＭＢＥ法の場合、ＧａビームとＡｓビー
ムとを交互に照射することなく、通常の手段を採っても
核４を生成させることができ、また、この島状の核４は
、その高さを２　（ｎｍ）〜３（ｎｍ）以下に抑えれば
、次に形成されるＧａＡｓバッファ層２に対する種とし
て機能させることができる。

前記何れの実施例に於いても、シリコン半導体基板上に
単結晶ＧａＡｓ層を成長させる場合について説明したが
、他の化合物半導体層、例えば、他のｍ−ｖ族化合物半
導体やｎ−ＩＶ族族化合物半導体体或いは、二元系のみ
ならず混晶系にも実施することが可能である。

〔発明の効果〕

本発明に依る半導体ウェハの製造方法に於いては、シリ
コン半導体基板上に化合物半導体からなる島状の核を形
成し、それと同じ材質の多結晶状或いはアモルファス状
の化合物半導体バッファ層を形成し、その化合物半導体
バッファ層を熱処理して単結晶化する工程が含まれてい
る。

前記構成を採ることに依り、無転位の核の存在に起因し
て化合物半導体バッファ層の結晶品質を著しく向上させ
ることができ、そして、核の多くはシリコン半導体基板
の面方位を（１００）から０．５〜１０度の範囲でずら
せることに依って生ずる原子オーダーの段差に形成され
、従って、その傾き角度を一定に維持すれば、常に、同
じ密度の核を形成することが可能であって、その結果、
エピタキシャル成長させた単結晶化合物半導体層の表面
に現れる転位密度を一桁以上も低減させることができ、
半導体発光装置やヘテロ接合を有するトランジスタなど
の製造が大変容易になる。

【図面の簡単な説明】

第１図は本発明一実施例を説明する為の工程要所に於け
る半導体ウェハの要部切断側面図、第２図は従来の技術
を説明する為の工程要所に於ける半導体ウェハの要部切
断側面図をそれぞれ表している。 図に於いて、１はシリコン半導体基板、２は多結晶状或
いはアモルファス状のＧａＡｓバッファ層、３は単結晶
ＧａＡｓ層、４は島杖の核をそれぞれ示している。 特許出願人　　　富士通株式会社 代理人弁理士　　相　谷　昭　司 代理人弁理士　　渡　邊　弘　− 第１図

Claims (1)

1. 【特許請求の範囲】 　シリコン半導体基板上に化合物半導体からなる島状の
   核を形成する工程と、 次いで、該島状の核を形成した際の温度より低い温度を
   適用し該島状の核と同じ材質の多結晶状或いはアモルフ
   ァス状の化合物半導体バッファ層を形成する工程と、 次いで、前記島状の核及び化合物半導体バッファ層を形
   成した際の温度よりも高い温度で該化合物半導体バッフ
   ァ層の再結晶化を行う工程とが含まれてなることを特徴
   とする半導体ウェハの製造方法。