JP2003257879A - ３−５族化合物半導体の製造方法及び３−５族化合物半導体 - Google Patents
３−５族化合物半導体の製造方法及び３−５族化合物半導体Info
- Publication number
- JP2003257879A JP2003257879A JP2002061586A JP2002061586A JP2003257879A JP 2003257879 A JP2003257879 A JP 2003257879A JP 2002061586 A JP2002061586 A JP 2002061586A JP 2002061586 A JP2002061586 A JP 2002061586A JP 2003257879 A JP2003257879 A JP 2003257879A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- nitride
- group
- substrate
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 Ｓｉ基板上に結晶性の改善されたクラックの
少ない窒化物系半導体を製造すること。 【解決手段】 Ｓｉ基板１上に部分的に形成された第１
の窒化物系３−５族化合物半導体層３上に第２の窒化物
系３−５族化合物半導体層８を選択成長させる場合に、
Ｓｉ基板１の露出した部分の表面を窒化してこの窒化部
分において窒化物系３−５族化合物半導体がエピタキシ
ャル成長しない選択成長用のマスク７とした後、第２の
窒化物系３−５族化合物半導体層８を選択横方向成長に
よりエピタキシャル成長させるようにした。この場合、
第２の窒化物系３−５族化合物半導体層８の成長領域を
制限することにより、クラックの発生を抑えてその膜厚
を厚く形成することができる。
少ない窒化物系半導体を製造すること。 【解決手段】 Ｓｉ基板１上に部分的に形成された第１
の窒化物系３−５族化合物半導体層３上に第２の窒化物
系３−５族化合物半導体層８を選択成長させる場合に、
Ｓｉ基板１の露出した部分の表面を窒化してこの窒化部
分において窒化物系３−５族化合物半導体がエピタキシ
ャル成長しない選択成長用のマスク７とした後、第２の
窒化物系３−５族化合物半導体層８を選択横方向成長に
よりエピタキシャル成長させるようにした。この場合、
第２の窒化物系３−５族化合物半導体層８の成長領域を
制限することにより、クラックの発生を抑えてその膜厚
を厚く形成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、一般式Ｉｎx Ｇａ
y Ａｌz Ｎ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０
≦ｙ≦１、０≦ｚ≦１）で表される窒化物系３−５族化
合物半導体の製造方法及び３−５族化合物半導体に関す
る。
y Ａｌz Ｎ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０
≦ｙ≦１、０≦ｚ≦１）で表される窒化物系３−５族化
合物半導体の製造方法及び３−５族化合物半導体に関す
る。
【０００２】
【従来の技術】一般式Ｉｎx Ｇａy Ａｌz Ｎ（ただし、
ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦
１）で表される窒化物系３−５族化合物半導体は、３族
元素の組成を変えることにより直接型のバンドギャップ
エネルギーを調整して、紫外から赤色の波長の光エネル
ギーに対応させることができるため、紫外から可視領域
にわたる高効率の発光素子用材料として利用可能であ
る。また、これまで一般に用いられているＳｉあるいは
ＧａＡｓなどの半導体に比べて大きなバンドギャップを
持つために、従来の半導体では動作できないような高温
においても半導体としての特性を有することを利用し
て、耐環境性に優れた電子素子の作製が原理的に可能で
ある。
ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦
１）で表される窒化物系３−５族化合物半導体は、３族
元素の組成を変えることにより直接型のバンドギャップ
エネルギーを調整して、紫外から赤色の波長の光エネル
ギーに対応させることができるため、紫外から可視領域
にわたる高効率の発光素子用材料として利用可能であ
る。また、これまで一般に用いられているＳｉあるいは
ＧａＡｓなどの半導体に比べて大きなバンドギャップを
持つために、従来の半導体では動作できないような高温
においても半導体としての特性を有することを利用し
て、耐環境性に優れた電子素子の作製が原理的に可能で
ある。
【０００３】しかし、上述した窒化物系３−５族化合物
半導体は、融点付近での蒸気圧が非常に高いため、大き
な結晶を成長することが非常に難しく、半導体素子作製
のための基板として用いることができるような実用的な
大きさの結晶が得られていない。このため、該化合物半
導体の作製には、Ｓｉ、ＧａＡｓ、ＳｉＣ、サファイア
等、該化合物半導体と類似の結晶構造を有していて大き
な結晶が作製可能な材料を基板として、この上に所要の
化合物半導体の単結晶薄膜層をヘテロエピタキシャル成
長させるのが一般的である。現在、このような方法を用
いることによって、比較的良質な該化合物半導体の結晶
が得られるようになっている。しかし、この場合でも、
基板材料と該化合物半導体の格子定数、あるいは熱膨張
係数の差に由来する結晶欠陥を低減することが難しく、
１０8 ｃｍ-2程度、あるいはそれ以上の欠陥密度を有す
るのが一般的である。このため、窒化物系３−５族化合
物半導体を用いた高性能な半導体デバイスを作製するに
は、転位密度の低い該化合物半導体結晶が強く求められ
ている。
半導体は、融点付近での蒸気圧が非常に高いため、大き
な結晶を成長することが非常に難しく、半導体素子作製
のための基板として用いることができるような実用的な
大きさの結晶が得られていない。このため、該化合物半
導体の作製には、Ｓｉ、ＧａＡｓ、ＳｉＣ、サファイア
等、該化合物半導体と類似の結晶構造を有していて大き
な結晶が作製可能な材料を基板として、この上に所要の
化合物半導体の単結晶薄膜層をヘテロエピタキシャル成
長させるのが一般的である。現在、このような方法を用
いることによって、比較的良質な該化合物半導体の結晶
が得られるようになっている。しかし、この場合でも、
基板材料と該化合物半導体の格子定数、あるいは熱膨張
係数の差に由来する結晶欠陥を低減することが難しく、
１０8 ｃｍ-2程度、あるいはそれ以上の欠陥密度を有す
るのが一般的である。このため、窒化物系３−５族化合
物半導体を用いた高性能な半導体デバイスを作製するに
は、転位密度の低い該化合物半導体結晶が強く求められ
ている。
【０００４】そこで、ヘテロエピタキシャル成長により
得られた該化合物半導体の結晶表面上に一旦マスクパタ
ーンを形成した後、さらに窒化物系３−５族化合物半導
体を再成長することで転位の密度を減少させる方法が試
みられている。本方法はマスク上に横方向成長させる点
に特徴があり、エピタキシャルラテラルオーバーグロー
ス（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇ
ｒｏｗｔｈ、以下、ＥＬＯと記すことがある。）法と呼
ばれている。すなわち、欠陥密度が高い該化合物半導体
（以下、下地結晶と称することがある）上を、微細な開
口部を残してＳｉＯ2 などのパターンで覆い、この上に
さらに２回目の結晶成長を行なうことにより結晶欠陥の
少ない所要の化合物半導体を成長させる方法である。以
下の説明において、この２回目以降の結晶成長を再成長
と称することがある。
得られた該化合物半導体の結晶表面上に一旦マスクパタ
ーンを形成した後、さらに窒化物系３−５族化合物半導
体を再成長することで転位の密度を減少させる方法が試
みられている。本方法はマスク上に横方向成長させる点
に特徴があり、エピタキシャルラテラルオーバーグロー
ス（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇ
ｒｏｗｔｈ、以下、ＥＬＯと記すことがある。）法と呼
ばれている。すなわち、欠陥密度が高い該化合物半導体
（以下、下地結晶と称することがある）上を、微細な開
口部を残してＳｉＯ2 などのパターンで覆い、この上に
さらに２回目の結晶成長を行なうことにより結晶欠陥の
少ない所要の化合物半導体を成長させる方法である。以
下の説明において、この２回目以降の結晶成長を再成長
と称することがある。
【０００５】この方法によると、再成長の初期には、パ
ターン上には結晶成長が起こらず、開口部のみに結晶成
長が生じるいわゆる選択成長が起きる。この段階からさ
らに結晶成長を続けると、開口部に成長した結晶がパタ
ーン上にも広がり、やがてパターンを埋め込んだ構造が
できあがる。パターンの埋め込みが生じた直後は、再成
長による結晶表面には凹凸が残るものの、さらに結晶成
長を進めることで、やがて再成長表面の凹凸が小さくな
り、最終的には平坦な結晶表面を得ることができる。上
述のような埋め込み構造の形成により、再成長層での転
位密度が下地結晶より大幅に低減できることが確認され
ている。
ターン上には結晶成長が起こらず、開口部のみに結晶成
長が生じるいわゆる選択成長が起きる。この段階からさ
らに結晶成長を続けると、開口部に成長した結晶がパタ
ーン上にも広がり、やがてパターンを埋め込んだ構造が
できあがる。パターンの埋め込みが生じた直後は、再成
長による結晶表面には凹凸が残るものの、さらに結晶成
長を進めることで、やがて再成長表面の凹凸が小さくな
り、最終的には平坦な結晶表面を得ることができる。上
述のような埋め込み構造の形成により、再成長層での転
位密度が下地結晶より大幅に低減できることが確認され
ている。
【０００６】ところで、Ｓｉを窒化物系３−５族化合物
半導体の選択成長用の基板として用いると、Ｓｉ基板は
熱伝導率が高い、また高品質かつ大面積の単結晶基板が
得られるという利点を有している。さらに、Ｓｉ基板上
にはＳｉトランジスタの技術を利用して多様な電子素子
が作製できるため、Ｓｉ基板上に窒化物系半導体を成長
することで、窒化物系半導体による素子とＳｉ半導体に
よる素子との混成が可能であるという利点も有してい
る。
半導体の選択成長用の基板として用いると、Ｓｉ基板は
熱伝導率が高い、また高品質かつ大面積の単結晶基板が
得られるという利点を有している。さらに、Ｓｉ基板上
にはＳｉトランジスタの技術を利用して多様な電子素子
が作製できるため、Ｓｉ基板上に窒化物系半導体を成長
することで、窒化物系半導体による素子とＳｉ半導体に
よる素子との混成が可能であるという利点も有してい
る。
【０００７】
【発明が解決しようとする課題】しかし、Ｓｉと窒化物
系３−５族化合物半導体との間には格子定数で２０％程
度の不整合がある上に、Ｓｉの熱膨張係数は窒化物系３
−５族化合物半導体のそれよりも小さい。このため、Ｓ
ｉ基板上に窒化物系３−５族化合物半導体を成長させた
場合、窒化物系３−５族化合物半導体を所定の成長温度
で成長させた後、その出来上がった窒化物系３−５族化
合物半導体をその成長温度から室温へと降温する過程
で、窒化物系３−５族化合物半導体に引張り応力が発生
する。したがって、Ｓｉ基板上に窒化物系３−５族化合
物半導体膜を例えば１μｍ以上の厚みに成長させた場合
には、成長後その成長温度から室温への冷却過程で該化
合物半導体膜内に生じる引張り応力による歪のためにク
ラックが発生し、得られた窒化物系３−５族化合物半導
体の品質を著しく損ない、実用上大きな障害となってい
る。
系３−５族化合物半導体との間には格子定数で２０％程
度の不整合がある上に、Ｓｉの熱膨張係数は窒化物系３
−５族化合物半導体のそれよりも小さい。このため、Ｓ
ｉ基板上に窒化物系３−５族化合物半導体を成長させた
場合、窒化物系３−５族化合物半導体を所定の成長温度
で成長させた後、その出来上がった窒化物系３−５族化
合物半導体をその成長温度から室温へと降温する過程
で、窒化物系３−５族化合物半導体に引張り応力が発生
する。したがって、Ｓｉ基板上に窒化物系３−５族化合
物半導体膜を例えば１μｍ以上の厚みに成長させた場合
には、成長後その成長温度から室温への冷却過程で該化
合物半導体膜内に生じる引張り応力による歪のためにク
ラックが発生し、得られた窒化物系３−５族化合物半導
体の品質を著しく損ない、実用上大きな障害となってい
る。
【０００８】本発明の目的は、従来技術における上述の
問題点を解決することができるようにした、窒化物系３
−５族化合物半導体の製造方法及び３−５族化合物半導
体を提供することにある。
問題点を解決することができるようにした、窒化物系３
−５族化合物半導体の製造方法及び３−５族化合物半導
体を提供することにある。
【０００９】本発明の目的は、また、Ｓｉ基板上に結晶
性の改善されたクラックの少ない窒化物系３−５族化合
物半導体を製造することができる３−５族化合物半導体
の製造方法及び３−５族化合物半導体を提供することに
ある。
性の改善されたクラックの少ない窒化物系３−５族化合
物半導体を製造することができる３−５族化合物半導体
の製造方法及び３−５族化合物半導体を提供することに
ある。
【００１０】
【課題を解決するための手段】上記課題を解決するた
め、Ｓｉ基板上に部分的に形成された窒化物系３−５族
化合物半導体上に窒化物系３−５族化合物半導体を選択
成長させる場合にＳｉ基板の露出した部分の表面を窒化
して選択成長用のマスクとした後、窒化物系３−５族化
合物半導体を選択横方向成長によりエピタキシャル成長
させることで上記の課題を解決できることを見い出し、
本発明に至った。
め、Ｓｉ基板上に部分的に形成された窒化物系３−５族
化合物半導体上に窒化物系３−５族化合物半導体を選択
成長させる場合にＳｉ基板の露出した部分の表面を窒化
して選択成長用のマスクとした後、窒化物系３−５族化
合物半導体を選択横方向成長によりエピタキシャル成長
させることで上記の課題を解決できることを見い出し、
本発明に至った。
【００１１】すなわち、請求項１の発明によれば、Ｓｉ
基板上に窒化物系３−５族化合物半導体をエピタキシャ
ル成長させる３−５族化合物半導体の製造方法であっ
て、Ｓｉ基板上に第１の窒化物系３−５族化合物半導体
を前記Ｓｉ基板の表面を部分的に覆うようにして設ける
第１の工程と、前記第１の工程によって生じた前記Ｓｉ
基板の部分的露出表面を窒化処理した後第２の窒化物系
３−５族化合物半導体を選択成長させる第２の工程とを
含むことを特徴とする３−５族化合物半導体の製造方法
が提案される。
基板上に窒化物系３−５族化合物半導体をエピタキシャ
ル成長させる３−５族化合物半導体の製造方法であっ
て、Ｓｉ基板上に第１の窒化物系３−５族化合物半導体
を前記Ｓｉ基板の表面を部分的に覆うようにして設ける
第１の工程と、前記第１の工程によって生じた前記Ｓｉ
基板の部分的露出表面を窒化処理した後第２の窒化物系
３−５族化合物半導体を選択成長させる第２の工程とを
含むことを特徴とする３−５族化合物半導体の製造方法
が提案される。
【００１２】請求項２の発明によれば、請求項１の発明
において、前記第２の窒化物系３−５族化合物半導体を
選択成長する領域が１辺の長さが１ｍｍの矩形形状か１
辺の長さが１ｍｍの矩形より小さい形状であることを特
徴とする３−５族化合物半導体の製造方法が提案され
る。
において、前記第２の窒化物系３−５族化合物半導体を
選択成長する領域が１辺の長さが１ｍｍの矩形形状か１
辺の長さが１ｍｍの矩形より小さい形状であることを特
徴とする３−５族化合物半導体の製造方法が提案され
る。
【００１３】請求項３の発明によれば、請求項１又は２
に記載の方法により製造したことを特徴とする３−５族
化合物半導体が提案される。
に記載の方法により製造したことを特徴とする３−５族
化合物半導体が提案される。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態の一例
につき詳細に説明する。
につき詳細に説明する。
【００１５】Ｓｉ基板上に結晶性の改善された窒化物系
３−５族化合物半導体をエピタキシャル成長させて３−
５族化合物半導体を製造するため、先ず、Ｓｉ基板上に
第１の窒化物系３−５族化合物半導体をＳｉ基板の表面
を部分的に覆うようにして設け、これによって生じたＳ
ｉ基板の部分的露出表面を窒化処理する。この窒化処理
された部分はマスクとして働き、ここに多結晶ＧａＮが
析出するのを防ぐので窒化処理された部分には該化合物
半導体が成長しない。しかる後、第２の窒化物系３−５
族化合物半導体を選択成長させると、Ｓｉ基板上に部分
的に設けられることによって生じている凸部分である第
１の窒化物系３−５族化合物半導体をシードに連続Ｇａ
Ｎ膜の作製が可能になる。すなわち、第１の窒化物系３
−５族化合物半導体の上に所望の窒化物系３−５族化合
物半導体を選択横方向エピタキシャル成長させて、第２
の窒化物系３−５族化合物半導体として形成することが
できる。
３−５族化合物半導体をエピタキシャル成長させて３−
５族化合物半導体を製造するため、先ず、Ｓｉ基板上に
第１の窒化物系３−５族化合物半導体をＳｉ基板の表面
を部分的に覆うようにして設け、これによって生じたＳ
ｉ基板の部分的露出表面を窒化処理する。この窒化処理
された部分はマスクとして働き、ここに多結晶ＧａＮが
析出するのを防ぐので窒化処理された部分には該化合物
半導体が成長しない。しかる後、第２の窒化物系３−５
族化合物半導体を選択成長させると、Ｓｉ基板上に部分
的に設けられることによって生じている凸部分である第
１の窒化物系３−５族化合物半導体をシードに連続Ｇａ
Ｎ膜の作製が可能になる。すなわち、第１の窒化物系３
−５族化合物半導体の上に所望の窒化物系３−５族化合
物半導体を選択横方向エピタキシャル成長させて、第２
の窒化物系３−５族化合物半導体として形成することが
できる。
【００１６】Ｓｉ基板上に部分的に第１の窒化物系３−
５族化合物半導体を形成する方法の具体例としては、ま
ずＳｉ基板上に窒化物系３−５族化合物半導体を中間層
として一様に形成した後、その表面に部分的に開口部を
持つマスクを形成し、該開口部においてＳｉ基板が露出
するまでエッチングする方法が挙げられる。Ｓｉ基板上
に窒化物系３−５族化合物半導体を中間層として一様に
成長する場合、Ａｌを含む該化合物半導体をまずバッフ
ァ層として形成した後、所望の該化合物半導体を成長す
ることで、結晶性の優れた窒化物系３−５族化合物半導
体を成長でき、好ましい。この場合、窒化物系３−５族
化合物半導体の全体としての膜厚は１μｍ以下が好まし
い。その膜厚が１μｍより厚くなるとクラックの発生が
多くなり好ましくない。
５族化合物半導体を形成する方法の具体例としては、ま
ずＳｉ基板上に窒化物系３−５族化合物半導体を中間層
として一様に形成した後、その表面に部分的に開口部を
持つマスクを形成し、該開口部においてＳｉ基板が露出
するまでエッチングする方法が挙げられる。Ｓｉ基板上
に窒化物系３−５族化合物半導体を中間層として一様に
成長する場合、Ａｌを含む該化合物半導体をまずバッフ
ァ層として形成した後、所望の該化合物半導体を成長す
ることで、結晶性の優れた窒化物系３−５族化合物半導
体を成長でき、好ましい。この場合、窒化物系３−５族
化合物半導体の全体としての膜厚は１μｍ以下が好まし
い。その膜厚が１μｍより厚くなるとクラックの発生が
多くなり好ましくない。
【００１７】Ｓｉ基板の露出部分の表面を窒化する方法
の具体例としては、高温のアンモニア雰囲気中で該露出
部分を処理する方法が挙げられる。選択横方向成長を行
わせるために用いる気相成長法としては、有機金属気相
成長（以下、ＭＯＶＰＥと記すことがある。）法、ハイ
ドライド気相成長（以下、ＨＶＰＥと記すことがあ
る。）法などが、好適である。
の具体例としては、高温のアンモニア雰囲気中で該露出
部分を処理する方法が挙げられる。選択横方向成長を行
わせるために用いる気相成長法としては、有機金属気相
成長（以下、ＭＯＶＰＥと記すことがある。）法、ハイ
ドライド気相成長（以下、ＨＶＰＥと記すことがあ
る。）法などが、好適である。
【００１８】Ｓｉ基板の露出部分の形状としては、スト
ライプ状のものが好適に用いることができる。Ｓｉ基板
をストライプ状に露出させる場合、１μｍ以上２０μｍ
以下の幅を持ち、ストライプ間の距離を１μｍ以上２０
μｍ以下のものとするのが好ましいが、ストライプの寸
法はこれに限定されるものではない。また、Ｓｉ基板を
部分的に露出させるためのパターンとしては、ストライ
プ状に限定されず、格子状パターンやその他の適宜の種
々の形状、形態とすることができる。
ライプ状のものが好適に用いることができる。Ｓｉ基板
をストライプ状に露出させる場合、１μｍ以上２０μｍ
以下の幅を持ち、ストライプ間の距離を１μｍ以上２０
μｍ以下のものとするのが好ましいが、ストライプの寸
法はこれに限定されるものではない。また、Ｓｉ基板を
部分的に露出させるためのパターンとしては、ストライ
プ状に限定されず、格子状パターンやその他の適宜の種
々の形状、形態とすることができる。
【００１９】Ｓｉ基板の使用面は（１１１）面、および
その近傍のものを好適に用いることができる。ストライ
プ方向は中間層として一様に成長した窒化物系３−５族
化合物半導体の＜１１−２０＞方向、＜１−１００＞方
向等とすることができる。特に、ストライプの方向を＜
１−１００＞方向およびその近傍の方向とした場合に
は、成長条件により、選択成長の際に形成されるファセ
ットの制御ができるため好適に用いることができる。
その近傍のものを好適に用いることができる。ストライ
プ方向は中間層として一様に成長した窒化物系３−５族
化合物半導体の＜１１−２０＞方向、＜１−１００＞方
向等とすることができる。特に、ストライプの方向を＜
１−１００＞方向およびその近傍の方向とした場合に
は、成長条件により、選択成長の際に形成されるファセ
ットの制御ができるため好適に用いることができる。
【００２０】本発明はさらに、選択成長する範囲を特定
の領域に制限し、これにより、選択成長により形成した
窒化物系３−５族化合物半導体の膜厚を厚くしてもクラ
ックの発生を抑えることができるようにした点に特徴を
有している。選択成長する範囲は例えば１辺１ｍｍ程度
の矩形とすれば充分である。しかし、１辺１ｍｍの矩形
より小さい例えば一辺１００μｍ〜３００μｍの矩形と
することが好ましい。
の領域に制限し、これにより、選択成長により形成した
窒化物系３−５族化合物半導体の膜厚を厚くしてもクラ
ックの発生を抑えることができるようにした点に特徴を
有している。選択成長する範囲は例えば１辺１ｍｍ程度
の矩形とすれば充分である。しかし、１辺１ｍｍの矩形
より小さい例えば一辺１００μｍ〜３００μｍの矩形と
することが好ましい。
【００２１】図１及び図２は、本発明による窒化物系３
−５族化合物半導体の製造方法の実施の形態の一例を模
式的に示す製造工程説明図であり、図１にはＳｉ基板上
に第１の窒化物系３−５族化合物半導体を部分的に設
け、これにより部分的に露出したＳｉ基板の表面を窒化
処理するまでの工程が示されており、図２には図１に示
した工程により得られたＳｉ基板上に部分的に設けられ
た第１の窒化物系３−５族化合物半導体上に第２の窒化
物系３−５族化合物半導体を横方向選択エピタキシャル
成長させ、これにより結晶性の改善された窒化物系３−
５族化合物半導体を得るまでの工程が示されている。
−５族化合物半導体の製造方法の実施の形態の一例を模
式的に示す製造工程説明図であり、図１にはＳｉ基板上
に第１の窒化物系３−５族化合物半導体を部分的に設
け、これにより部分的に露出したＳｉ基板の表面を窒化
処理するまでの工程が示されており、図２には図１に示
した工程により得られたＳｉ基板上に部分的に設けられ
た第１の窒化物系３−５族化合物半導体上に第２の窒化
物系３−５族化合物半導体を横方向選択エピタキシャル
成長させ、これにより結晶性の改善された窒化物系３−
５族化合物半導体を得るまでの工程が示されている。
【００２２】以下、図１及び図２を参照して本発明の実
施の形態の一例につきより具体的に説明する。
施の形態の一例につきより具体的に説明する。
【００２３】先ず、Ｓｉ基板１を用意し、油分、水分の
除去のための洗浄を行う（図１（Ａ））。次に、Ｓｉ基
板１の（１１１）面１ａ上にＭＯＶＰＥ法によりＡｌＧ
ａＮ層を５０ｎｍの厚さにバッファ層２として形成する
（図１（Ｂ））。そして、同じくＭＯＶＰＥ法によりバ
ッファ層２上に第１の窒化物系３−５族化合物半導体層
３を形成する（図１（Ｃ））。ここでは、第１の窒化物
系３−５族化合物半導体層３としてＧａＮ層を３００ｎ
ｍの厚さに形成する。３００ｎｍの厚さに第１の窒化物
系３−５族化合物半導体層３を形成するのはクラックの
発生を良好に抑えるようにするためである。
除去のための洗浄を行う（図１（Ａ））。次に、Ｓｉ基
板１の（１１１）面１ａ上にＭＯＶＰＥ法によりＡｌＧ
ａＮ層を５０ｎｍの厚さにバッファ層２として形成する
（図１（Ｂ））。そして、同じくＭＯＶＰＥ法によりバ
ッファ層２上に第１の窒化物系３−５族化合物半導体層
３を形成する（図１（Ｃ））。ここでは、第１の窒化物
系３−５族化合物半導体層３としてＧａＮ層を３００ｎ
ｍの厚さに形成する。３００ｎｍの厚さに第１の窒化物
系３−５族化合物半導体層３を形成するのはクラックの
発生を良好に抑えるようにするためである。
【００２４】第１の窒化物系３−５族化合物半導体層３
の成長は例えば次のようにして行う。成長圧力８０Ｔｏ
ｒｒ、Ｈ2 雰囲気で、サセプタを５ｒｐｍで回転させ
る。まず１１００℃まで昇温して１０分クリーニングを
行い、クリーニング終了と同時にＴＭＡを導入して、３
秒後にＴＭＧとＮＨ3 を導入する。これはＳｉがＧａと
反応してＳｉＧａ合金を生成すること、または、ＮＨ3
によって窒化しＳｉＮx生成を防ぐためである。そして
ＡｌＧａＮを２．５分間成長させバッファ層２を形成す
る。次にＴＭＡを停止して、ＧａＮを５分間成長させ、
第１の窒化物系３−５族化合物半導体層３を形成する。
第１の窒化物系３−５族化合物半導体層３の成長終了後
ＴＭＧを停止して降温して、ＧａＮから窒素の脱離を抑
制するために５００℃までＮＨ3 を供給する。以上説明
した条件等は一例であり、本発明をこれに限定する趣旨
ではない。
の成長は例えば次のようにして行う。成長圧力８０Ｔｏ
ｒｒ、Ｈ2 雰囲気で、サセプタを５ｒｐｍで回転させ
る。まず１１００℃まで昇温して１０分クリーニングを
行い、クリーニング終了と同時にＴＭＡを導入して、３
秒後にＴＭＧとＮＨ3 を導入する。これはＳｉがＧａと
反応してＳｉＧａ合金を生成すること、または、ＮＨ3
によって窒化しＳｉＮx生成を防ぐためである。そして
ＡｌＧａＮを２．５分間成長させバッファ層２を形成す
る。次にＴＭＡを停止して、ＧａＮを５分間成長させ、
第１の窒化物系３−５族化合物半導体層３を形成する。
第１の窒化物系３−５族化合物半導体層３の成長終了後
ＴＭＧを停止して降温して、ＧａＮから窒素の脱離を抑
制するために５００℃までＮＨ3 を供給する。以上説明
した条件等は一例であり、本発明をこれに限定する趣旨
ではない。
【００２５】次に、図１の（Ｃ）の工程で得られた基板
を使ってストライプ段差を設けたＳｉ基板を作製する。
先ず、図１（Ｄ）に示したように、第１の窒化物系３−
５族化合物半導体層３の上にＯＡＰ（ヘキサメチルジシ
ラサン）４を塗布した後、ＯＡＰ４の上にポジ型のレジ
スト５を塗布する。そして所定のストライプパターンの
Ｃｒマスク（図示せず）を用いてパターニングを行い、
マスク材料であるＳｉＯ2 から成るマスク層６を第１の
窒化物系３−５族化合物半導体層３の上に形成する（図
１（Ｅ））。
を使ってストライプ段差を設けたＳｉ基板を作製する。
先ず、図１（Ｄ）に示したように、第１の窒化物系３−
５族化合物半導体層３の上にＯＡＰ（ヘキサメチルジシ
ラサン）４を塗布した後、ＯＡＰ４の上にポジ型のレジ
スト５を塗布する。そして所定のストライプパターンの
Ｃｒマスク（図示せず）を用いてパターニングを行い、
マスク材料であるＳｉＯ2 から成るマスク層６を第１の
窒化物系３−５族化合物半導体層３の上に形成する（図
１（Ｅ））。
【００２６】第１の窒化物系３−５族化合物半導体層３
上にストライプ状のマスク層６を形成する方法それ自体
は公知であり、パターン作製方法それ自体は本発明の本
質ではないので、ストライプパターンマスクの形成につ
いての詳細な説明は省略する。
上にストライプ状のマスク層６を形成する方法それ自体
は公知であり、パターン作製方法それ自体は本発明の本
質ではないので、ストライプパターンマスクの形成につ
いての詳細な説明は省略する。
【００２７】以上のようにして第１の窒化物系３−５族
化合物半導体層３上にマスク層６が形成されたならば、
マスク層６を用いて反応性イオンエッチング（ＲＩＥ）
を行い、Ｓｉ基板１を段差Ｇを付した状態で露出させ
る。この段差は、例えば１μｍ程度の高さのものとする
ことができる。しかる後、フッ酸洗浄によりマスク層６
を除し、図１の（Ｇ）に示したストライプ段差Ｓｉ基板
が得られる。この結果、Ｓｉ基板１の上に第１の窒化物
系３−５族化合物半導体層３が部分的に設けられること
になる。
化合物半導体層３上にマスク層６が形成されたならば、
マスク層６を用いて反応性イオンエッチング（ＲＩＥ）
を行い、Ｓｉ基板１を段差Ｇを付した状態で露出させ
る。この段差は、例えば１μｍ程度の高さのものとする
ことができる。しかる後、フッ酸洗浄によりマスク層６
を除し、図１の（Ｇ）に示したストライプ段差Ｓｉ基板
が得られる。この結果、Ｓｉ基板１の上に第１の窒化物
系３−５族化合物半導体層３が部分的に設けられること
になる。
【００２８】次のステップ（図１（Ｈ））では、Ｓｉ基
板１の段差Ｇの凹部分のＳｉ、すなわち、第１の窒化物
系３−５族化合物半導体層３が設けられていない部分の
Ｓｉ基板１の表面のＳｉを窒化させてＳｉＮx としマス
ク７を形成する。マスク７の形成は以下のようにして行
うことができる。試料をＭＯＶＰＥ装置にセットし圧力
８０〜３００Ｔｏｒｒ、Ｈ2 雰囲気中で、室温からＮＨ
3 を導入する。そして、８００℃まで昇温して１０分間
で凹部分のＳｉを窒化させ、これによりマスク７を形成
する。ここで述べた例はあくまでも一例であり、窒化処
理に要する、窒化温度、時間、アンモニア供給量、雰囲
気の圧力等を適宜変更してよい。
板１の段差Ｇの凹部分のＳｉ、すなわち、第１の窒化物
系３−５族化合物半導体層３が設けられていない部分の
Ｓｉ基板１の表面のＳｉを窒化させてＳｉＮx としマス
ク７を形成する。マスク７の形成は以下のようにして行
うことができる。試料をＭＯＶＰＥ装置にセットし圧力
８０〜３００Ｔｏｒｒ、Ｈ2 雰囲気中で、室温からＮＨ
3 を導入する。そして、８００℃まで昇温して１０分間
で凹部分のＳｉを窒化させ、これによりマスク７を形成
する。ここで述べた例はあくまでも一例であり、窒化処
理に要する、窒化温度、時間、アンモニア供給量、雰囲
気の圧力等を適宜変更してよい。
【００２９】このようにして段差Ｇの凹部分にマスク７
を形成することにより、凹部分において多結晶ＧａＮの
析出を防いでＧａＮを成長させず、Ｓｉ基板１上に部分
的に設けられることによって生じている凸部分である第
１の窒化物系３−５族化合物半導体層３をシードに連続
ＧａＮ膜の作製が可能になる。すなわち、第１の窒化物
系３−５族化合物半導体層３の上に所望の窒化物系３−
５族化合物半導体を選択横方向エピタキシャル成長によ
り第２の窒化物系３−５族化合物半導体として形成する
ことができるのであるが、これについては、以下、図２
を参照して詳しく説明する。
を形成することにより、凹部分において多結晶ＧａＮの
析出を防いでＧａＮを成長させず、Ｓｉ基板１上に部分
的に設けられることによって生じている凸部分である第
１の窒化物系３−５族化合物半導体層３をシードに連続
ＧａＮ膜の作製が可能になる。すなわち、第１の窒化物
系３−５族化合物半導体層３の上に所望の窒化物系３−
５族化合物半導体を選択横方向エピタキシャル成長によ
り第２の窒化物系３−５族化合物半導体として形成する
ことができるのであるが、これについては、以下、図２
を参照して詳しく説明する。
【００３０】図１（Ｈ）のマスク７の形成工程におい
て、マスク７の形成終了と同時に、成長温度を１０００
℃又は１１００℃まで昇温して、ＴＭＧを導入し、４５
〜１５０分間ＭＯＶＰＥ法によりＧａＮを成長させる。
上述したＧａＮの成長は、既に説明したように、図２
（Ａ）に示すよう第１の窒化物系３−５族化合物半導体
層３の表面上において生じる。これによりＳｉ基板１上
に所望の窒化物系３−５族化合物半導体として第２の窒
化物系３−５族化合物半導体層８が形成されていく。
て、マスク７の形成終了と同時に、成長温度を１０００
℃又は１１００℃まで昇温して、ＴＭＧを導入し、４５
〜１５０分間ＭＯＶＰＥ法によりＧａＮを成長させる。
上述したＧａＮの成長は、既に説明したように、図２
（Ａ）に示すよう第１の窒化物系３−５族化合物半導体
層３の表面上において生じる。これによりＳｉ基板１上
に所望の窒化物系３−５族化合物半導体として第２の窒
化物系３−５族化合物半導体層８が形成されていく。
【００３１】上記の例は、ＭＯＶＰＥ反応炉内で窒化処
理を行った後、試料であるＳｉ基板１を反応炉から取り
出すことなく、直接第２の窒化物系３−５族化合物半導
体層８の成長を行なった例である。窒化処理を、第２の
窒化物系３−５族化合物半導体層８の成長に用いるＭＯ
ＶＰＥ反応炉とは異なる装置で行ない、Ｓｉ基板１を窒
化処理したのち一旦窒化処理装置から取り出し、ＭＯＶ
ＰＥ反応炉にセットして第２の窒化物系３−５族化合物
半導体層８の成長を行なってもよい。ただし、窒化処理
とそれに続く成長を一貫してＭＯＶＰＥ反応炉で行う方
法は、試料を窒化処理の装置から一旦取り出す必要がな
く、より簡単な工程となる点で好適な方法である。
理を行った後、試料であるＳｉ基板１を反応炉から取り
出すことなく、直接第２の窒化物系３−５族化合物半導
体層８の成長を行なった例である。窒化処理を、第２の
窒化物系３−５族化合物半導体層８の成長に用いるＭＯ
ＶＰＥ反応炉とは異なる装置で行ない、Ｓｉ基板１を窒
化処理したのち一旦窒化処理装置から取り出し、ＭＯＶ
ＰＥ反応炉にセットして第２の窒化物系３−５族化合物
半導体層８の成長を行なってもよい。ただし、窒化処理
とそれに続く成長を一貫してＭＯＶＰＥ反応炉で行う方
法は、試料を窒化処理の装置から一旦取り出す必要がな
く、より簡単な工程となる点で好適な方法である。
【００３２】第２の窒化物系３−５族化合物半導体層８
の堆積量が多くなると、第２の窒化物系３−５族化合物
半導体層８はやがて横方向に広がり、隣同士でつながる
ようになり、段差Ｇによる溝部分の上にも第２の窒化物
系３−５族化合物半導体層８が形成されるようになる
（図２（Ｂ））。第２の窒化物系３−５族化合物半導体
層８の厚みが増すにつれてその表面の平坦性が増し、遂
には図２（Ｃ）に示されるように、表面が平坦な第２の
窒化物系３−５族化合物半導体層８がＳｉ基板１上に形
成される。この方法によれば、第２の窒化物系３−５族
化合物半導体層８を連続膜として作製できる。なお、第
１の窒化物系３−５族化合物半導体層３と第２の窒化物
系３−５族化合物半導体層８とは、組成が同一であって
もよいし、異なっていてもよい。
の堆積量が多くなると、第２の窒化物系３−５族化合物
半導体層８はやがて横方向に広がり、隣同士でつながる
ようになり、段差Ｇによる溝部分の上にも第２の窒化物
系３−５族化合物半導体層８が形成されるようになる
（図２（Ｂ））。第２の窒化物系３−５族化合物半導体
層８の厚みが増すにつれてその表面の平坦性が増し、遂
には図２（Ｃ）に示されるように、表面が平坦な第２の
窒化物系３−５族化合物半導体層８がＳｉ基板１上に形
成される。この方法によれば、第２の窒化物系３−５族
化合物半導体層８を連続膜として作製できる。なお、第
１の窒化物系３−５族化合物半導体層３と第２の窒化物
系３−５族化合物半導体層８とは、組成が同一であって
もよいし、異なっていてもよい。
【００３３】図２に示した第２の窒化物系３−５族化合
物半導体層８の成長プロセスは、選択横方向成長であ
り、下地結晶である第１の窒化物系３−５族化合物半導
体層３に生じていた多数の転位のうちの多くは横方向に
延び、第２の窒化物系３−５族化合物半導体層８の表面
においては転位密度は小さく、結晶性の高い状態となっ
ている。
物半導体層８の成長プロセスは、選択横方向成長であ
り、下地結晶である第１の窒化物系３−５族化合物半導
体層３に生じていた多数の転位のうちの多くは横方向に
延び、第２の窒化物系３−５族化合物半導体層８の表面
においては転位密度は小さく、結晶性の高い状態となっ
ている。
【００３４】なお、マスク７上には窒化物系３−５族化
合物半導体が成長しないので、段差Ｇの凹部内に空間が
生じることがあるが、全く問題はない。また、第２の窒
化物系３−５族化合物半導体層８の厚みは、成長温度か
ら室温にまでＳｉ基板１の温度を低下させたときに第２
の窒化物系３−５族化合物半導体層８に生じる引っ張り
応力歪によるクラック発生を避けるため、１μｍ程度に
するのが好ましい。
合物半導体が成長しないので、段差Ｇの凹部内に空間が
生じることがあるが、全く問題はない。また、第２の窒
化物系３−５族化合物半導体層８の厚みは、成長温度か
ら室温にまでＳｉ基板１の温度を低下させたときに第２
の窒化物系３−５族化合物半導体層８に生じる引っ張り
応力歪によるクラック発生を避けるため、１μｍ程度に
するのが好ましい。
【００３５】ＭＯＶＰＥ法においては、原料のキャリア
ガスとして、水素、窒素、あるいは、ヘリウム、アルゴ
ン等の稀ガスを用いることができる。これらは単独また
は混合して用いることができる。本実施の形態では、水
素ガスと窒素ガスとを混合して成る混合ガスをキャリア
ガスとして用いている。
ガスとして、水素、窒素、あるいは、ヘリウム、アルゴ
ン等の稀ガスを用いることができる。これらは単独また
は混合して用いることができる。本実施の形態では、水
素ガスと窒素ガスとを混合して成る混合ガスをキャリア
ガスとして用いている。
【００３６】第２の窒化物系３−５族化合物半導体層８
を成長させる場合にファセットを形成し、このファセッ
トの形成形態により第２の窒化物系３−５族化合物半導
体層８中での貫通転位の伝搬形態、すなわち選択横方向
成長を制御し、これにより第２の窒化物系３−５族化合
物半導体層８における転位密度の改善を図るため、再成
長時におけるファセットを制御することが重要である。
ファセットを制御する因子としては、各原料の供給量、
成長温度、成長圧力、混合キャリアガスの分圧比（混入
比）、不純物等が挙げられる。
を成長させる場合にファセットを形成し、このファセッ
トの形成形態により第２の窒化物系３−５族化合物半導
体層８中での貫通転位の伝搬形態、すなわち選択横方向
成長を制御し、これにより第２の窒化物系３−５族化合
物半導体層８における転位密度の改善を図るため、再成
長時におけるファセットを制御することが重要である。
ファセットを制御する因子としては、各原料の供給量、
成長温度、成長圧力、混合キャリアガスの分圧比（混入
比）、不純物等が挙げられる。
【００３７】以上説明したように、図１及び図２に示し
たようにして所望の窒化物系３−５族化合物半導体をＳ
ｉ基板上に十分結晶性の高い状態で第２の窒化物系３−
５族化合物半導体層８として成長させることができる。
しかし、この第２の窒化物系３−５族化合物半導体層８
の膜厚をさらに厚くしようとすると、第２の窒化物系３
−５族化合物半導体層８中に発生したクラック又は段差
Ｇ中に発生したクラックによって第２の窒化物系３−５
族化合物半導体層８の一部が剥離してしまうことがわか
った。
たようにして所望の窒化物系３−５族化合物半導体をＳ
ｉ基板上に十分結晶性の高い状態で第２の窒化物系３−
５族化合物半導体層８として成長させることができる。
しかし、この第２の窒化物系３−５族化合物半導体層８
の膜厚をさらに厚くしようとすると、第２の窒化物系３
−５族化合物半導体層８中に発生したクラック又は段差
Ｇ中に発生したクラックによって第２の窒化物系３−５
族化合物半導体層８の一部が剥離してしまうことがわか
った。
【００３８】図３には、Ｓｉ基板上に形成する３〜５μ
ｍ巾のストライプパターンに加えて１００〜３００μｍ
程度の寸法の比較的粗い格子パターンをＳｉ基板上に形
成した状態のＳｉ基板の例が一部断面して示されてい
る。図３に示したＳｉ基板の状態は、図１の（Ｈ）の工
程が終了した場合のＳｉ基板１の状態に相当している。
ｍ巾のストライプパターンに加えて１００〜３００μｍ
程度の寸法の比較的粗い格子パターンをＳｉ基板上に形
成した状態のＳｉ基板の例が一部断面して示されてい
る。図３に示したＳｉ基板の状態は、図１の（Ｈ）の工
程が終了した場合のＳｉ基板１の状態に相当している。
【００３９】図３において符号Ｐで示されるのは、粗い
格子パターンによって作られる上面形状が矩形のアイラ
ンドであり、各アイランドＰにおいては、図１、図２に
基づいて説明したストライプパターンが形成されてい
る。図３では、アイランドＰは簡単化のため４つだけ示
されているが、アイランドＰの一辺の寸法は例えば１ｍ
ｍ程度であり、実際にはアイランドＰはＳｉ基板１上に
縦横に整列して多数設けられている。
格子パターンによって作られる上面形状が矩形のアイラ
ンドであり、各アイランドＰにおいては、図１、図２に
基づいて説明したストライプパターンが形成されてい
る。図３では、アイランドＰは簡単化のため４つだけ示
されているが、アイランドＰの一辺の寸法は例えば１ｍ
ｍ程度であり、実際にはアイランドＰはＳｉ基板１上に
縦横に整列して多数設けられている。
【００４０】したがって、図３に示した状態のＳｉ基板
（図１（Ｈ）に相当する）上に第２の窒化物系３−５族
化合物半導体層８を上述の如くして形成すると、各アイ
ランドＰにおいて一辺が１００〜３００μｍの矩形の表
面形状の窒化物系３−５族化合物半導体層が独立して成
長することになる。このため、Ｓｉ基板の温度を成長温
度から室温に戻したときに各アイランドＰ上に形成され
た窒化物系３−５族化合物半導体層に生じる引張り歪の
力は、各窒化物系３−５族化合物半導体層の縦横の寸法
が１００〜３００μｍと小さいために、小さいものとな
り、各アイランドＰに形成される窒化物系３−５族化合
物半導体層の厚みを５μｍ以上としても各窒化物系３−
５族化合物半導体層内に生じるクラックは少なくて済
み、窒化物系３−５族化合物半導体層の剥離も有効に防
止できる。これにより、１０μｍ以上のクラックのない
比較的平坦な連続膜作製に成功した。このようにして得
られるＧａＮ成長領域は、発光ダイオードやレーザを作
製する上で十分大きいものである。ＧａＮの結晶性は、
同じパターンのＳｉＯ2 マスクを用いてＳｉ上に成長し
たものよりも良いことがわかった。
（図１（Ｈ）に相当する）上に第２の窒化物系３−５族
化合物半導体層８を上述の如くして形成すると、各アイ
ランドＰにおいて一辺が１００〜３００μｍの矩形の表
面形状の窒化物系３−５族化合物半導体層が独立して成
長することになる。このため、Ｓｉ基板の温度を成長温
度から室温に戻したときに各アイランドＰ上に形成され
た窒化物系３−５族化合物半導体層に生じる引張り歪の
力は、各窒化物系３−５族化合物半導体層の縦横の寸法
が１００〜３００μｍと小さいために、小さいものとな
り、各アイランドＰに形成される窒化物系３−５族化合
物半導体層の厚みを５μｍ以上としても各窒化物系３−
５族化合物半導体層内に生じるクラックは少なくて済
み、窒化物系３−５族化合物半導体層の剥離も有効に防
止できる。これにより、１０μｍ以上のクラックのない
比較的平坦な連続膜作製に成功した。このようにして得
られるＧａＮ成長領域は、発光ダイオードやレーザを作
製する上で十分大きいものである。ＧａＮの結晶性は、
同じパターンのＳｉＯ2 マスクを用いてＳｉ上に成長し
たものよりも良いことがわかった。
【００４１】以上、本発明による窒化物系３−５族化合
物半導体の製造方法を、一実施の形態に基づき説明し
た。ここで、製造のための具体的な条件を提示して説明
したが、これらの具体的条件は一例であり、本発明はこ
れらの具体的条件以外の適宜の条件を用いて同様に製造
することができることは勿論である。
物半導体の製造方法を、一実施の形態に基づき説明し
た。ここで、製造のための具体的な条件を提示して説明
したが、これらの具体的条件は一例であり、本発明はこ
れらの具体的条件以外の適宜の条件を用いて同様に製造
することができることは勿論である。
【００４２】
【実施例】（実施例１）平滑で高品質なＧａＮ膜をＳｉ
基板上に得るため、ＧａＮ／ＡｌＧａＮ／Ｓｉに段差加
工を行い、その後窒化することによりマスクを形成して
ＥＬＯを行った。すなわち、下地基板として、ＭＯＶＰ
Ｅ法でＳｉ（１１１）上にＡｌＧａＮバッファ層を約５
０ｎｍ成長後、ＧａＮを約０．４μｍ成長させた。その
上にＳｉＯ2 を堆積させ、フォトリソグラフィにより窓
部とマスク部がそれぞれ５μｍのＳｉＯ2 のストライプ
パターンを形成し、ＲＩＥを用いて窓部のＧａＮ／Ａｌ
ＧａＮ／Ｓｉを深さ約１μｍエッチングした。マスク部
のＳｉＯ2 を除去した後、ＭＯＶＰＥ法で凹部分を窒化
させてマスクを形成し、凸部分のＧａＮ上にＥＬＯを行
った。
基板上に得るため、ＧａＮ／ＡｌＧａＮ／Ｓｉに段差加
工を行い、その後窒化することによりマスクを形成して
ＥＬＯを行った。すなわち、下地基板として、ＭＯＶＰ
Ｅ法でＳｉ（１１１）上にＡｌＧａＮバッファ層を約５
０ｎｍ成長後、ＧａＮを約０．４μｍ成長させた。その
上にＳｉＯ2 を堆積させ、フォトリソグラフィにより窓
部とマスク部がそれぞれ５μｍのＳｉＯ2 のストライプ
パターンを形成し、ＲＩＥを用いて窓部のＧａＮ／Ａｌ
ＧａＮ／Ｓｉを深さ約１μｍエッチングした。マスク部
のＳｉＯ2 を除去した後、ＭＯＶＰＥ法で凹部分を窒化
させてマスクを形成し、凸部分のＧａＮ上にＥＬＯを行
った。
【００４３】段差ＧａＮ／ＡｌＧａＮ／Ｓｉ基板に、３
００Ｔｏｒｒ、７００〜８００℃で窒化膜を形成し、そ
の後１０００℃で４５分間成長させたＥＬＯ−ＧａＮの
断面ＳＥＭ像を調べたところ、凹部分には全くＧａＮが
成長せず、凸部分でＧａＮのＥＬＯが観察できた。
００Ｔｏｒｒ、７００〜８００℃で窒化膜を形成し、そ
の後１０００℃で４５分間成長させたＥＬＯ−ＧａＮの
断面ＳＥＭ像を調べたところ、凹部分には全くＧａＮが
成長せず、凸部分でＧａＮのＥＬＯが観察できた。
【００４４】（実施例２）平坦で高品質なＧａＮ膜をＳ
ｉ基板上に得るため、ＧａＮ／ＡｌＧａＮ／Ｓｉにライ
ン＆スペースと１００μｍ×１００μｍの格子パターン
を形成して、成長する領域を制限したＥＬＯを行った。
下地基板として、ＭＯＶＰＥ法でＳｉ（１１１）上にＡ
ｌＧａＮバッファ層を約５０ｎｍ成長後、ＧａＮを約
０．３μｍ成長させた。その上にスパッタリング法によ
りＳｉＯ2 を堆積させ、フォトリソグラフィにより窓部
とマスク部がそれぞれ３μｍのＳｉＯ2 のストライプパ
ターンを形成し、ＲＩＥを用いて窓部のＧａＮ／ＡｌＧ
ａＮ／Ｓｉを深さ約１μｍエッチングした。ＳｉＯ2 を
除去した後、凹部分を窒化させてマスクを形成し、ＭＯ
ＶＰＥ法で凸部分のＧａＮ上にＥＬＯを行った。
ｉ基板上に得るため、ＧａＮ／ＡｌＧａＮ／Ｓｉにライ
ン＆スペースと１００μｍ×１００μｍの格子パターン
を形成して、成長する領域を制限したＥＬＯを行った。
下地基板として、ＭＯＶＰＥ法でＳｉ（１１１）上にＡ
ｌＧａＮバッファ層を約５０ｎｍ成長後、ＧａＮを約
０．３μｍ成長させた。その上にスパッタリング法によ
りＳｉＯ2 を堆積させ、フォトリソグラフィにより窓部
とマスク部がそれぞれ３μｍのＳｉＯ2 のストライプパ
ターンを形成し、ＲＩＥを用いて窓部のＧａＮ／ＡｌＧ
ａＮ／Ｓｉを深さ約１μｍエッチングした。ＳｉＯ2 を
除去した後、凹部分を窒化させてマスクを形成し、ＭＯ
ＶＰＥ法で凸部分のＧａＮ上にＥＬＯを行った。
【００４５】段差ＧａＮ／ＡｌＧａＮ／Ｓｉ基板に、３
００Ｔｏｒｒ、８００℃で窒化膜を形成し、その後１０
００℃で６０分間成長させ、さらに１１００℃で６０分
成長させた二段階ＥＬＯ−ＧａＮの断面ＳＥＭ像を調べ
たところ、凹部分には全くＧａＮが成長せず、凸部分を
シードに平坦な連続ＧａＮ膜が作製でき、剥離も抑制さ
れた。またＸＲＣの（０００４）回折ＦＷＨＭは４５２
ａｒｃｓｅｃでｃ軸の揺らぎは大幅に改善された。
００Ｔｏｒｒ、８００℃で窒化膜を形成し、その後１０
００℃で６０分間成長させ、さらに１１００℃で６０分
成長させた二段階ＥＬＯ−ＧａＮの断面ＳＥＭ像を調べ
たところ、凹部分には全くＧａＮが成長せず、凸部分を
シードに平坦な連続ＧａＮ膜が作製でき、剥離も抑制さ
れた。またＸＲＣの（０００４）回折ＦＷＨＭは４５２
ａｒｃｓｅｃでｃ軸の揺らぎは大幅に改善された。
【００４６】
【発明の効果】本発明によれば、上述の如く、Ｓｉ基板
上に結晶性の改善されたクラックの少ない窒化物系半導
体を製造することができる。また、該化合物半導体の形
成される領域を制限することにより、Ｓｉ基板上に結晶
性の改善されたクラックの少ない膜厚の厚い窒化物系半
導体を製造することができる。
上に結晶性の改善されたクラックの少ない窒化物系半導
体を製造することができる。また、該化合物半導体の形
成される領域を制限することにより、Ｓｉ基板上に結晶
性の改善されたクラックの少ない膜厚の厚い窒化物系半
導体を製造することができる。
【図１】本発明による窒化物系３−５族化合物半導体の
製造方法の実施の形態の一例を説明するため模式的に示
す製造工程図。
製造方法の実施の形態の一例を説明するため模式的に示
す製造工程図。
【図２】本発明による窒化物系３−５族化合物半導体の
製造方法の実施の形態の一例を説明するため模式的に示
す製造工程図。
製造方法の実施の形態の一例を説明するため模式的に示
す製造工程図。
【図３】本発明の他の実施の形態を説明するためのＳｉ
基板の一部断面して示す要部拡大斜視図。
基板の一部断面して示す要部拡大斜視図。
１ Ｓｉ基板
２ バッファ層
３ 第１の窒化物系３−５族化合物半導体層
４ ＯＡＰ
５ レジスト
６ マスク層
７ マスク
８ 第２の窒化物系３−５族化合物半導体層
Ｇ 段差
Ｐ アイランド
フロントページの続き
Ｆターム(参考） 4G077 AA03 BE15 DB08 ED04 ED06
HA02 TA04 TB05 TK04
5F041 AA40 CA40 CA64
5F045 AA04 AB18 AD14 AE25 AF04
BB01 CA09
5F073 CA01 CB04 CB06 DA04 EA29
Claims (3)
- 【請求項１】 Ｓｉ基板上に窒化物系３−５族化合物半
導体をエピタキシャル成長させる３−５族化合物半導体
の製造方法であって、 Ｓｉ基板上に第１の窒化物系３−５族化合物半導体を前
記Ｓｉ基板の表面を部分的に覆うようにして設ける第１
の工程と、 前記第１の工程によって生じた前記Ｓｉ基板の部分的露
出表面を窒化処理した後第２の窒化物系３−５族化合物
半導体を選択成長させる第２の工程とを含むことを特徴
とする３−５族化合物半導体の製造方法。 - 【請求項２】 前記第２の窒化物系３−５族化合物半導
体を選択成長する領域が１辺の長さが１ｍｍの矩形形状
か１辺の長さが１ｍｍの矩形より小さい形状であること
を特徴とする請求項１記載の３−５族化合物半導体の製
造方法。 - 【請求項３】 請求項１又は２に記載の方法により製造
したことを特徴とする３−５族化合物半導体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002061586A JP3805703B2 (ja) | 2002-03-07 | 2002-03-07 | ３−５族化合物半導体の製造方法及び３−５族化合物半導体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002061586A JP3805703B2 (ja) | 2002-03-07 | 2002-03-07 | ３−５族化合物半導体の製造方法及び３−５族化合物半導体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003257879A true JP2003257879A (ja) | 2003-09-12 |
| JP3805703B2 JP3805703B2 (ja) | 2006-08-09 |
Family
ID=28670382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002061586A Expired - Fee Related JP3805703B2 (ja) | 2002-03-07 | 2002-03-07 | ３−５族化合物半導体の製造方法及び３−５族化合物半導体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3805703B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010157773A (ja) * | 2010-04-13 | 2010-07-15 | ▲さん▼圓光電股▲ふん▼有限公司 | 発光ダイオード装置の製造方法 |
| JP2011129828A (ja) * | 2009-12-21 | 2011-06-30 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイスおよび半導体基板の製造方法 |
| JP2012076984A (ja) * | 2010-09-07 | 2012-04-19 | Toshiba Corp | 窒化物半導体結晶層の製造方法 |
| US9343628B2 (en) | 2014-03-14 | 2016-05-17 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
| JP7478928B2 (ja) | 2020-05-29 | 2024-05-08 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
-
2002
- 2002-03-07 JP JP2002061586A patent/JP3805703B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011129828A (ja) * | 2009-12-21 | 2011-06-30 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイスおよび半導体基板の製造方法 |
| JP2010157773A (ja) * | 2010-04-13 | 2010-07-15 | ▲さん▼圓光電股▲ふん▼有限公司 | 発光ダイオード装置の製造方法 |
| JP2012076984A (ja) * | 2010-09-07 | 2012-04-19 | Toshiba Corp | 窒化物半導体結晶層の製造方法 |
| US8476151B2 (en) | 2010-09-07 | 2013-07-02 | Kabushiki Kaisha Toshiba | Method for manufacturing nitride semiconductor crystal layer |
| US8790999B2 (en) | 2010-09-07 | 2014-07-29 | Kabushiki Kaisha Toshiba | Method for manufacturing nitride semiconductor crystal layer |
| US9343628B2 (en) | 2014-03-14 | 2016-05-17 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
| JP7478928B2 (ja) | 2020-05-29 | 2024-05-08 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3805703B2 (ja) | 2006-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100401898B1 (ko) | 결정 성장용 기판 및 이를 이용한 기판 제조방법 | |
| US6812053B1 (en) | Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures | |
| US7445673B2 (en) | Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof | |
| JP4581490B2 (ja) | Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法 | |
| US6649493B2 (en) | Method for fabricating a III nitride film, and underlayer for fabricating a III nitride film and a method for fabricating the same underlayer | |
| JP3886341B2 (ja) | 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板 | |
| US6686261B2 (en) | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates, and gallium nitride semiconductor structures fabricated thereby | |
| KR100304664B1 (ko) | ＧａＮ막 제조 방법 | |
| US20060099781A1 (en) | Method for producing by vapour-phase epitaxy a gallium nitride film with low defect density | |
| JP3821232B2 (ja) | エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法 | |
| JP4947867B2 (ja) | 窒化ガリウム系半導体構造及び該半導体構造を製造する方法 | |
| JP2005101475A (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法 | |
| JP2008277841A (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法 | |
| JP5103014B2 (ja) | マスクを通るラテラル成長による窒化ガリウム基板の製造 | |
| KR100331447B1 (ko) | ＧａＮ 후막 제조 방법 | |
| KR100506739B1 (ko) | 알루미늄(Ａｌ)을 함유한 질화물 반도체 결정 성장방법 | |
| JP3805703B2 (ja) | ３−５族化合物半導体の製造方法及び３−５族化合物半導体 | |
| JP4199599B2 (ja) | ３−５族化合物半導体の製造方法 | |
| US6716724B1 (en) | Method of producing 3-5 group compound semiconductor and semiconductor element | |
| KR101094409B1 (ko) | 질화갈륨 단결정 후막의 제조 방법 | |
| JP4137633B2 (ja) | ３−５族化合物半導体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060418 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060510 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140519 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |