JPH0620953A - ヘテロ構造ウエハの製造方法 - Google Patents
ヘテロ構造ウエハの製造方法Info
- Publication number
- JPH0620953A JPH0620953A JP17514392A JP17514392A JPH0620953A JP H0620953 A JPH0620953 A JP H0620953A JP 17514392 A JP17514392 A JP 17514392A JP 17514392 A JP17514392 A JP 17514392A JP H0620953 A JPH0620953 A JP H0620953A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- gaas
- heterostructure
- layer
- lattice constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 ヘテロ構造ウエハの製造方法に関し、例えば
ＧａＡｓ／Ｓｉのようなヘテロ構造ウエハを平坦に且つ
容易に作成できるようにする。 【構成】 格子定数を異にする第一の結晶である例えば
Ｓｉ半導体基板及び第二の結晶である例えばＧａＡｓ層
を積層してヘテロ構造を作成し、ヘテロ界面を挟むＳｉ
半導体基板とＧａＡｓ層との格子定数及び熱膨張係数の
差を解消するのに必要な転位密度並びにＳｉ半導体基板
とＧａＡｓ層の弾性定数の相違に依って生ずる歪みを解
消するのに必要な転位密度を加えた全転位密度、即ち、
１×１０6／cm±０．２×１０6 ／cm、が前記Ｓｉ半導
体基板並びに前記ＧａＡｓ層からなるヘテロ界面に導入
されるよう熱処理を加える。
ＧａＡｓ／Ｓｉのようなヘテロ構造ウエハを平坦に且つ
容易に作成できるようにする。 【構成】 格子定数を異にする第一の結晶である例えば
Ｓｉ半導体基板及び第二の結晶である例えばＧａＡｓ層
を積層してヘテロ構造を作成し、ヘテロ界面を挟むＳｉ
半導体基板とＧａＡｓ層との格子定数及び熱膨張係数の
差を解消するのに必要な転位密度並びにＳｉ半導体基板
とＧａＡｓ層の弾性定数の相違に依って生ずる歪みを解
消するのに必要な転位密度を加えた全転位密度、即ち、
１×１０6／cm±０．２×１０6 ／cm、が前記Ｓｉ半導
体基板並びに前記ＧａＡｓ層からなるヘテロ界面に導入
されるよう熱処理を加える。
Description
【０００１】
【産業上の利用分野】本発明は、複数種類の異質な結晶
を積層して得られるヘテロ構造をもったウエハを製造す
る方法に関する。
を積層して得られるヘテロ構造をもったウエハを製造す
る方法に関する。
【０００２】現在、ＧａＡｓ系半導体装置は、その高速
性或いはＳｉ系半導体装置では得られない新しい動作機
能性などから、多くの研究・開発が行われ、その一部は
実現されている。然しながら、ＧａＡｓ基板は高価であ
り、また、大口径のものが得られず、更にまた、損傷さ
れ易いので取り扱いに注意しなければならず、従って、
このような問題を解消する必要がある。
性或いはＳｉ系半導体装置では得られない新しい動作機
能性などから、多くの研究・開発が行われ、その一部は
実現されている。然しながら、ＧａＡｓ基板は高価であ
り、また、大口径のものが得られず、更にまた、損傷さ
れ易いので取り扱いに注意しなければならず、従って、
このような問題を解消する必要がある。
【０００３】
【従来の技術】近年、ＧａＡｓ系半導体装置を製造する
に際し、大口径のものを安価に得ることができ、また、
比較的取り扱いが容易であるＳｉ半導体基板を用い、そ
の上にＧａＡｓ層をエピタキシャル成長させたウエハに
デバイスを作り込むことが行われている。そのようなウ
エハを用いると、ＧａＡｓ系半導体装置を作成するに際
し、Ｓｉ系半導体装置の製造プロセス・ラインを利用す
ることが可能である。
に際し、大口径のものを安価に得ることができ、また、
比較的取り扱いが容易であるＳｉ半導体基板を用い、そ
の上にＧａＡｓ層をエピタキシャル成長させたウエハに
デバイスを作り込むことが行われている。そのようなウ
エハを用いると、ＧａＡｓ系半導体装置を作成するに際
し、Ｓｉ系半導体装置の製造プロセス・ラインを利用す
ることが可能である。
【０００４】
【発明が解決しようとする課題】例えば、Ｓｉ半導体基
板上に単結晶ＧａＡｓ層をエピタキシャル成長させた場
合、ＧａＡｓとＳｉの熱膨張係数が相違することから、
ＧａＡｓ／Ｓｉヘテロ構造ウエハは反り返ってしまう旨
の問題がある。
板上に単結晶ＧａＡｓ層をエピタキシャル成長させた場
合、ＧａＡｓとＳｉの熱膨張係数が相違することから、
ＧａＡｓ／Ｓｉヘテロ構造ウエハは反り返ってしまう旨
の問題がある。
【０００５】このようなウエハの反り返りは、半導体装
置の製造プロセスに於いて、例えば精密な写真工程の遂
行が不可能になるなど種々な問題が起こり、そして、そ
れはウエハが大口径になるほど影響が強く現れる。
置の製造プロセスに於いて、例えば精密な写真工程の遂
行が不可能になるなど種々な問題が起こり、そして、そ
れはウエハが大口径になるほど影響が強く現れる。
【０００６】今後、ＧａＡｓ／Ｓｉのようなヘテロ構造
ウエハは直径約１０〔cm〕（４インチ）を越える大口径
となる傾向にあり、従って、その反り返りの影響は強く
現れる筈である。
ウエハは直径約１０〔cm〕（４インチ）を越える大口径
となる傾向にあり、従って、その反り返りの影響は強く
現れる筈である。
【０００７】本発明は、例えばＧａＡｓ／Ｓｉのような
ヘテロ構造ウエハを平坦に且つ容易に作成できるように
する。
ヘテロ構造ウエハを平坦に且つ容易に作成できるように
する。
【０００８】
【課題を解決するための手段】前記したようなヘテロ構
造ウエハの反り返りの原因は、ヘテロ界面を生成する二
種類の結晶に於ける格子定数、熱膨張係数、弾性係数
（弾性定数やポアッソン比）などの諸因子が異なってい
ることに起因する界面歪みに由来する。
造ウエハの反り返りの原因は、ヘテロ界面を生成する二
種類の結晶に於ける格子定数、熱膨張係数、弾性係数
（弾性定数やポアッソン比）などの諸因子が異なってい
ることに起因する界面歪みに由来する。
【０００９】従来は、この界面歪みを正確に見積もるこ
とができなかったので、前記結晶に於ける諸因子が界面
歪み及びそれが反り返りに与える影響などを把握するこ
とができなかった。
とができなかったので、前記結晶に於ける諸因子が界面
歪み及びそれが反り返りに与える影響などを把握するこ
とができなかった。
【００１０】本発明者は、応力分布を計算する為の新た
なモデルを案出し、そのモデルを使用することに依っ
て、前記結晶に於ける諸因子がヘテロ構造内の応力分
布、界面歪み、曲率、反りに与える影響を正確に知るこ
とができた。そのデータを基に、ヘテロ界面に密度を調
整して転位を入れたところ、平坦性が良好なヘテロ構造
ウエハを得ることができたものである。
なモデルを案出し、そのモデルを使用することに依っ
て、前記結晶に於ける諸因子がヘテロ構造内の応力分
布、界面歪み、曲率、反りに与える影響を正確に知るこ
とができた。そのデータを基に、ヘテロ界面に密度を調
整して転位を入れたところ、平坦性が良好なヘテロ構造
ウエハを得ることができたものである。
【００１１】ここで、実際の応力分布の計算結果を参照
しつつ本発明の原理について説明する。尚、計算はＧａ
Ａｓ／Ｓｉのヘテロ構造ウエハについて行った。
しつつ本発明の原理について説明する。尚、計算はＧａ
Ａｓ／Ｓｉのヘテロ構造ウエハについて行った。
【００１２】図１は温度２５〔℃〕に於けるＧａＡｓ／
Ｓｉヘテロ構造中の応力分布の計算結果を表し、縦軸に
応力を、そして、横軸にＳｉ半導体基板の底からＧａＡ
ｓ層への距離をそれぞれ採ってある。ここでは、Ｓｉ半
導体基板の厚さは５００〔μｍ〕、ＧａＡｓ層の厚さは
６０〔μｍ〕とし、ラインａはヘテロ界面に於ける転位
密度が０／cm、ラインｂは同じく７×１０5 ／cm、ライ
ンｃは同じく１×１０6 ／cm、ラインｄは同じく２×１
０6 ／cmの場合を示している。図２はＧａＡｓ／Ｓｉヘ
テロ構造ウエハを表す要部説明図であり、１はＳｉ半導
体基板、２はＧａＡｓ層をそれぞれ示している。尚、こ
の図では、界面転位が無いか、或いは極めて少ない場合
を表している。
Ｓｉヘテロ構造中の応力分布の計算結果を表し、縦軸に
応力を、そして、横軸にＳｉ半導体基板の底からＧａＡ
ｓ層への距離をそれぞれ採ってある。ここでは、Ｓｉ半
導体基板の厚さは５００〔μｍ〕、ＧａＡｓ層の厚さは
６０〔μｍ〕とし、ラインａはヘテロ界面に於ける転位
密度が０／cm、ラインｂは同じく７×１０5 ／cm、ライ
ンｃは同じく１×１０6 ／cm、ラインｄは同じく２×１
０6 ／cmの場合を示している。図２はＧａＡｓ／Ｓｉヘ
テロ構造ウエハを表す要部説明図であり、１はＳｉ半導
体基板、２はＧａＡｓ層をそれぞれ示している。尚、こ
の図では、界面転位が無いか、或いは極めて少ない場合
を表している。
【００１３】さて、ラインａに見られるように、ヘテロ
界面に転位がない場合、Ｓｉ半導体基板内には負の圧縮
応力から正の引っ張り応力までが分布して存在し、Ｇａ
Ａｓ層とＳｉ半導体基板との界面には大きな応力が働い
ていることが判る。この為、図２に見られるように、ヘ
テロ構造ウエハは正の曲率半径をもち、反り返ってしま
う。然しながら、ヘテロ界面に転位が入るにつれて応力
は小さくなり、応力の分布は平坦になる。
界面に転位がない場合、Ｓｉ半導体基板内には負の圧縮
応力から正の引っ張り応力までが分布して存在し、Ｇａ
Ａｓ層とＳｉ半導体基板との界面には大きな応力が働い
ていることが判る。この為、図２に見られるように、ヘ
テロ構造ウエハは正の曲率半径をもち、反り返ってしま
う。然しながら、ヘテロ界面に転位が入るにつれて応力
は小さくなり、応力の分布は平坦になる。
【００１４】図３はＧａＡｓ／Ｓｉの曲率半径とヘテロ
界面転位密度との相関を表す線図である。尚、この図で
は、ＧａＡｓの成長温度である３７０〔℃〕に於ける結
果と２５〔℃〕に於ける結果を表してある。図に依れ
ば、転位が入るにつれて曲率半径は正で次第に大きくな
り、遂には正の無限大になって、平坦なヘテロ構造ウエ
ハとなることが看取される。更に、転位が入った場合に
は、負の無限大となって、次第に負で小さくなり、逆方
向の反りをもつようになる。
界面転位密度との相関を表す線図である。尚、この図で
は、ＧａＡｓの成長温度である３７０〔℃〕に於ける結
果と２５〔℃〕に於ける結果を表してある。図に依れ
ば、転位が入るにつれて曲率半径は正で次第に大きくな
り、遂には正の無限大になって、平坦なヘテロ構造ウエ
ハとなることが看取される。更に、転位が入った場合に
は、負の無限大となって、次第に負で小さくなり、逆方
向の反りをもつようになる。
【００１５】図１から判るように、ヘテロ界面転位密度
が１×１０6 ／cm近傍でヘテロ構造ウエハは反りがない
平坦なものとなるが、これは格子定数差のみに起因する
転位密度である０．７×１０6 ／cmに比較すると少し大
きい。尚、この転位密度の差は、ヘテロ界面を挟む二つ
の結晶の弾性係数の差に起因するものである。
が１×１０6 ／cm近傍でヘテロ構造ウエハは反りがない
平坦なものとなるが、これは格子定数差のみに起因する
転位密度である０．７×１０6 ／cmに比較すると少し大
きい。尚、この転位密度の差は、ヘテロ界面を挟む二つ
の結晶の弾性係数の差に起因するものである。
【００１６】前記したところから理解できようが、前記
した密度、即ち１×１０6 ／cm程度の転位をヘテロ界面
に導入するようにヘテロ構造ウエハを作成すれば、反り
返りのない平坦なものにすることが可能となる。
した密度、即ち１×１０6 ／cm程度の転位をヘテロ界面
に導入するようにヘテロ構造ウエハを作成すれば、反り
返りのない平坦なものにすることが可能となる。
【００１７】図４は温度２５〔℃〕に於けるＧａＡｓ／
グレーデッドＧａＡｓ・Ｓｉ／Ｓｉからなるヘテロ構造
中の応力分布の計算結果を表し、縦軸に応力を、そし
て、横軸にＳｉ半導体基板の底からＧａＡｓ層への距離
をそれぞれ採ってある。ここで、グレーデッドＧａＡｓ
・Ｓｉ層の実体は、Ｓｉ半導体基板側はＳｉの格子定数
と等しくなるように、しかも、ＧａＡｓ層側はＧａＡｓ
の格子定数と等しくなるように格子定数に勾配をもたせ
たＧａＡｓ・Ｓｉ超格子であって、全体の厚さは３０
〔μｍ〕である。また、Ｓｉ半導体基板の厚さは５００
〔μｍ〕、ＧａＡｓ層の厚さは１００〔μｍ〕であり、
ラインａはヘテロ界面に於ける転位密度が０／cm、ライ
ンｂは同じく７×１０5 ／cm、ラインｃは同じく１×１
０6／cmの場合を示している。
グレーデッドＧａＡｓ・Ｓｉ／Ｓｉからなるヘテロ構造
中の応力分布の計算結果を表し、縦軸に応力を、そし
て、横軸にＳｉ半導体基板の底からＧａＡｓ層への距離
をそれぞれ採ってある。ここで、グレーデッドＧａＡｓ
・Ｓｉ層の実体は、Ｓｉ半導体基板側はＳｉの格子定数
と等しくなるように、しかも、ＧａＡｓ層側はＧａＡｓ
の格子定数と等しくなるように格子定数に勾配をもたせ
たＧａＡｓ・Ｓｉ超格子であって、全体の厚さは３０
〔μｍ〕である。また、Ｓｉ半導体基板の厚さは５００
〔μｍ〕、ＧａＡｓ層の厚さは１００〔μｍ〕であり、
ラインａはヘテロ界面に於ける転位密度が０／cm、ライ
ンｂは同じく７×１０5 ／cm、ラインｃは同じく１×１
０6／cmの場合を示している。
【００１８】図から明らかなように、ヘテロ界面に於け
る転位密度が１×１０6 ／cmである場合の応力分布は図
１の場合に比較して更に平坦になっていることが看取さ
れ、前記グレーデッドＧａＡｓ・Ｓｉ層の介挿は、応力
分布の平坦化に大きな働きをしていることが判る。
る転位密度が１×１０6 ／cmである場合の応力分布は図
１の場合に比較して更に平坦になっていることが看取さ
れ、前記グレーデッドＧａＡｓ・Ｓｉ層の介挿は、応力
分布の平坦化に大きな働きをしていることが判る。
【００１９】図５はＧａＡｓ／グレーデッドＧａＡｓ・
Ｓｉ／Ｓｉの曲率半径とヘテロ界面転位密度との相関を
表す線図である。尚、この図に於いても、ＧａＡｓの成
長温度である３７０〔℃〕に於ける結果と２５〔℃〕に
於ける結果を表してある。図に依れば、矢張り、転位密
度が１×１０6 ／cm±０．２×１０6 ／cmの近傍になる
と曲率半径は無限大になって、平坦なヘテロ構造ウエハ
となることが看取される。
Ｓｉ／Ｓｉの曲率半径とヘテロ界面転位密度との相関を
表す線図である。尚、この図に於いても、ＧａＡｓの成
長温度である３７０〔℃〕に於ける結果と２５〔℃〕に
於ける結果を表してある。図に依れば、矢張り、転位密
度が１×１０6 ／cm±０．２×１０6 ／cmの近傍になる
と曲率半径は無限大になって、平坦なヘテロ構造ウエハ
となることが看取される。
【００２０】この他、優れた平坦性を有するＧａＡｓ／
Ｓｉヘテロ構造ウエハとしては、グレーデッドＧａＡｓ
・Ｓｉ層からなる中間層に代えて、格子定数及び熱膨張
係数がＧａＡｓに近く且つＳｉのそれらとは異なってい
る例えばＧａＡｓＰのような中間層を介挿したものであ
っても良い。
Ｓｉヘテロ構造ウエハとしては、グレーデッドＧａＡｓ
・Ｓｉ層からなる中間層に代えて、格子定数及び熱膨張
係数がＧａＡｓに近く且つＳｉのそれらとは異なってい
る例えばＧａＡｓＰのような中間層を介挿したものであ
っても良い。
【００２１】即ち、そのような構成にした場合、ＧａＡ
ｓＰ／Ｓｉの界面には転位を入れることができるのであ
るが、ＧａＡｓ／ＧａＡｓＰの界面には転位が入らず、
しかも、応力は平坦化されたヘテロ構造ウエハを得るこ
とができる。
ｓＰ／Ｓｉの界面には転位を入れることができるのであ
るが、ＧａＡｓ／ＧａＡｓＰの界面には転位が入らず、
しかも、応力は平坦化されたヘテロ構造ウエハを得るこ
とができる。
【００２２】このウエハでは、ＧａＡｓに入れる転位の
密度は少なくて済むので、反り返りの防止効果の他に結
晶の低欠陥化にも役立つものである。このようなことを
可能にする中間層には、前記したＧａＡｓＰの他に、Ａ
ｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰなどを用い
ることができる。
密度は少なくて済むので、反り返りの防止効果の他に結
晶の低欠陥化にも役立つものである。このようなことを
可能にする中間層には、前記したＧａＡｓＰの他に、Ａ
ｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰなどを用い
ることができる。
【００２３】前記したところから、本発明に依るヘテロ
構造ウエハの製造方法に於いては、（１）格子定数を異
にする第一の結晶と第二の結晶とを積層してヘテロ構造
を作成する工程と、次いで、ヘテロ界面を挟む二つの異
なった結晶の格子定数及び熱膨張係数の差を解消するの
に必要な転位密度及びそれら結晶の弾性定数の相違に依
って生ずる歪みを解消するのに必要な転位密度を加えた
全転位密度が前記ヘテロ界面に導入されるよう熱処理を
加える工程とが含まれてなることを特徴とするか、或い
は、
構造ウエハの製造方法に於いては、（１）格子定数を異
にする第一の結晶と第二の結晶とを積層してヘテロ構造
を作成する工程と、次いで、ヘテロ界面を挟む二つの異
なった結晶の格子定数及び熱膨張係数の差を解消するの
に必要な転位密度及びそれら結晶の弾性定数の相違に依
って生ずる歪みを解消するのに必要な転位密度を加えた
全転位密度が前記ヘテロ界面に導入されるよう熱処理を
加える工程とが含まれてなることを特徴とするか、或い
は、
【００２４】（２）前記（１）に於いて、第一の結晶が
Ｓｉ結晶であると共に第二の結晶がＧａＡｓ結晶であ
り、且つ、そのヘテロ界面に導入すべき全転位密度が１
×１０6 ／cm±０．２×１０6 ／cmであることを特徴と
するか、或いは、
Ｓｉ結晶であると共に第二の結晶がＧａＡｓ結晶であ
り、且つ、そのヘテロ界面に導入すべき全転位密度が１
×１０6 ／cm±０．２×１０6 ／cmであることを特徴と
するか、或いは、
【００２５】（３）前記（２）に於いて、第一の結晶で
あるＳｉ結晶と第二の結晶であるＧａＡｓ結晶との間に
Ｓｉ結晶の格子定数とＧａＡｓ結晶の格子定数との中間
の格子定数をもつ中間結晶層を介挿してヘテロ構造を作
成する工程が含まれてなることを特徴とするか、或い
は、
あるＳｉ結晶と第二の結晶であるＧａＡｓ結晶との間に
Ｓｉ結晶の格子定数とＧａＡｓ結晶の格子定数との中間
の格子定数をもつ中間結晶層を介挿してヘテロ構造を作
成する工程が含まれてなることを特徴とするか、或い
は、
【００２６】（４）前記（３）に於いて、中間結晶層に
於けるＳｉ結晶側からＧａＡｓ結晶側までの格子定数が
Ｓｉ結晶の格子定数からＧａＡｓ結晶の格子定数まで変
化しているものであることを特徴とするか、或いは、
於けるＳｉ結晶側からＧａＡｓ結晶側までの格子定数が
Ｓｉ結晶の格子定数からＧａＡｓ結晶の格子定数まで変
化しているものであることを特徴とするか、或いは、
【００２７】（５）前記（３）に於いて、中間結晶層に
於ける熱膨張係数がＧａＡｓ結晶に近く且つＳｉ結晶の
熱膨張係数とは相違していることを特徴とするか、或い
は、
於ける熱膨張係数がＧａＡｓ結晶に近く且つＳｉ結晶の
熱膨張係数とは相違していることを特徴とするか、或い
は、
【００２８】（６）前記（４）に於いて、中間結晶層が
ＧａＡｓ層とＳｉ層との超格子で構成されＧａＡｓ層の
層数及びＳｉ層の層数を変化させて組成勾配をもたせて
あることを特徴とするか、或いは、
ＧａＡｓ層とＳｉ層との超格子で構成されＧａＡｓ層の
層数及びＳｉ層の層数を変化させて組成勾配をもたせて
あることを特徴とするか、或いは、
【００２９】（７）前記（５）に於いて、中間結晶層に
於ける格子定数がＧａＡｓ結晶に近く且つＳｉ結晶の格
子定数とは相違していることを特徴とするか、或いは、
於ける格子定数がＧａＡｓ結晶に近く且つＳｉ結晶の格
子定数とは相違していることを特徴とするか、或いは、
【００３０】（８）前記（３）又は（４）又は（５）又
は（６）に於いて、中間結晶層はＧａＡｓＰ、ＧａＡｓ
Ｓｂ、ＩｎＧａＡｓ、ＡｌＧａＡｓから選択された何れ
か一つの結晶、或いは、その組み合わせからなる多元系
結晶であることを特徴とする。
は（６）に於いて、中間結晶層はＧａＡｓＰ、ＧａＡｓ
Ｓｂ、ＩｎＧａＡｓ、ＡｌＧａＡｓから選択された何れ
か一つの結晶、或いは、その組み合わせからなる多元系
結晶であることを特徴とする。
【００３１】
【作用】前記手段を採ることに依り、曲率が無限大で、
反りが無い平坦なヘテロ構造ウエハを得ることができ、
特に、ＧａＡｓ／Ｓｉからなるヘテロ構造ウエハに於い
ては顕著な効果がある。また、中間結晶層を介挿するこ
とで、ウエハ内の応力分布を略解消することが可能とな
り、そして、この中間結晶層をグレーデッド層にすれば
応力分布は略完全に解消される。更にまた、前記グレー
デッド層の材料及び組成を適切に選択することで、中間
結晶層とＳｉ結晶との界面にのみ転位が存在し、且つ、
ＧａＡｓ結晶には転位がないヘテロ構造ウエハを得るこ
とができ、しかも、その平坦性を良好にすることができ
る。
反りが無い平坦なヘテロ構造ウエハを得ることができ、
特に、ＧａＡｓ／Ｓｉからなるヘテロ構造ウエハに於い
ては顕著な効果がある。また、中間結晶層を介挿するこ
とで、ウエハ内の応力分布を略解消することが可能とな
り、そして、この中間結晶層をグレーデッド層にすれば
応力分布は略完全に解消される。更にまた、前記グレー
デッド層の材料及び組成を適切に選択することで、中間
結晶層とＳｉ結晶との界面にのみ転位が存在し、且つ、
ＧａＡｓ結晶には転位がないヘテロ構造ウエハを得るこ
とができ、しかも、その平坦性を良好にすることができ
る。
【００３２】
【実施例】第一実施例 有機金属化学気相堆積（ｍｅｔａｌｏｒｇａｎｉｃ ｃ
ｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏ
ｎ：ＭＯＣＶＤ）法を適用することに依り、厚さ５００
〔μｍ〕のＳｉ半導体基板上に成長温度３７０〔℃〕で
厚さ６０〔μｍ〕のＧａＡｓ層を成長させた。
ｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏ
ｎ：ＭＯＣＶＤ）法を適用することに依り、厚さ５００
〔μｍ〕のＳｉ半導体基板上に成長温度３７０〔℃〕で
厚さ６０〔μｍ〕のＧａＡｓ層を成長させた。
【００３３】このＧａＡｓ／Ｓｉヘテロ構造ウエハに８
気圧のＡｓ圧を加えた状態で、温度を約１０００〔℃〕
程度に上昇させ、ヘテロ界面に対して熱歪に依る転位を
約８×１０5 ／cm程度の密度で導入してから室温まで冷
却した。このようにして得られたＧａＡｓ／Ｓｉヘテロ
構造ウエハの平坦性は充分に良好であった。
気圧のＡｓ圧を加えた状態で、温度を約１０００〔℃〕
程度に上昇させ、ヘテロ界面に対して熱歪に依る転位を
約８×１０5 ／cm程度の密度で導入してから室温まで冷
却した。このようにして得られたＧａＡｓ／Ｓｉヘテロ
構造ウエハの平坦性は充分に良好であった。
【００３４】第二実施例 ＭＯＣＶＤ法を適用することに依り、厚さ５００〔μ
ｍ〕のＳｉ半導体基板上に成長温度３７０〔℃〕で厚さ
３０〔μｍ〕のＧａＡｓ0.9 Ｐ0.1 層と厚さ６０〔μ
ｍ〕のＧａＡｓ層を連続して成長させた。このＧａＡｓ
／ＧａＡｓ0.9 Ｐ0.1 ／Ｓｉヘテロ構造ウエハに８気圧
のＡｓ圧とＰ圧を加えた状態で、温度を約１０００
〔℃〕程度に上昇させ、ＧａＡｓ0.9Ｐ0.1 層とＳｉ半
導体基板との界面に対して熱歪に依る転位を約８×１０
5 ／cm程度の密度で導入してから室温まで冷却した。こ
のようにして得られたＧａＡｓ／ＧａＡｓ0.9 Ｐ0.1 ／
Ｓｉヘテロ構造ウエハの平坦性は更に良好であった。
ｍ〕のＳｉ半導体基板上に成長温度３７０〔℃〕で厚さ
３０〔μｍ〕のＧａＡｓ0.9 Ｐ0.1 層と厚さ６０〔μ
ｍ〕のＧａＡｓ層を連続して成長させた。このＧａＡｓ
／ＧａＡｓ0.9 Ｐ0.1 ／Ｓｉヘテロ構造ウエハに８気圧
のＡｓ圧とＰ圧を加えた状態で、温度を約１０００
〔℃〕程度に上昇させ、ＧａＡｓ0.9Ｐ0.1 層とＳｉ半
導体基板との界面に対して熱歪に依る転位を約８×１０
5 ／cm程度の密度で導入してから室温まで冷却した。こ
のようにして得られたＧａＡｓ／ＧａＡｓ0.9 Ｐ0.1 ／
Ｓｉヘテロ構造ウエハの平坦性は更に良好であった。
【００３５】
【発明の効果】本発明に依るヘテロ構造ウエハの製造方
法に於いては、格子定数を異にする結晶を積層してヘテ
ロ構造を作成し、ヘテロ界面を挟む二つの異なった結晶
の格子定数の差を解消するのに必要な転位密度及びそれ
ら結晶の弾性定数の相違に依って生ずる歪みを解消する
のに必要な転位密度を加えた全転位密度が前記ヘテロ界
面に導入されるよう熱処理を加えるようにする。
法に於いては、格子定数を異にする結晶を積層してヘテ
ロ構造を作成し、ヘテロ界面を挟む二つの異なった結晶
の格子定数の差を解消するのに必要な転位密度及びそれ
ら結晶の弾性定数の相違に依って生ずる歪みを解消する
のに必要な転位密度を加えた全転位密度が前記ヘテロ界
面に導入されるよう熱処理を加えるようにする。
【００３６】前記構成を採ることに依り、曲率が無限大
で、反りが無い平坦なヘテロ構造ウエハを得ることがで
き、特に、ＧａＡｓ／Ｓｉからなるヘテロ構造ウエハに
於いては顕著な効果がある。また、中間結晶層を介挿す
ることで、ウエハ内の応力分布を略解消することが可能
となり、そして、この中間結晶層をグレーデッド層にす
れば応力分布は略完全に解消される。更にまた、前記グ
レーデッド層の材料及び組成を適切に選択することで、
中間結晶層とＳｉ結晶との界面にのみ転位が存在し、且
つ、ＧａＡｓ結晶には転位がないヘテロ構造ウエハを得
ることができ、しかも、その平坦性を良好にすることが
できる。
で、反りが無い平坦なヘテロ構造ウエハを得ることがで
き、特に、ＧａＡｓ／Ｓｉからなるヘテロ構造ウエハに
於いては顕著な効果がある。また、中間結晶層を介挿す
ることで、ウエハ内の応力分布を略解消することが可能
となり、そして、この中間結晶層をグレーデッド層にす
れば応力分布は略完全に解消される。更にまた、前記グ
レーデッド層の材料及び組成を適切に選択することで、
中間結晶層とＳｉ結晶との界面にのみ転位が存在し、且
つ、ＧａＡｓ結晶には転位がないヘテロ構造ウエハを得
ることができ、しかも、その平坦性を良好にすることが
できる。
【図１】ＧａＡｓ／Ｓｉヘテロ構造中の応力分布の計算
結果を表す線図である。
結果を表す線図である。
【図２】ＧａＡｓ／Ｓｉヘテロ構造ウエハを表す要部説
明図である。
明図である。
【図３】ＧａＡｓ／Ｓｉの曲率半径とヘテロ界面転位密
度との相関を表す線図である。
度との相関を表す線図である。
【図４】ＧａＡｓ／グレーデッドＧａＡｓ・Ｓｉ／Ｓｉ
からなるヘテロ構造中の応力分布の計算結果を表す線図
である。
からなるヘテロ構造中の応力分布の計算結果を表す線図
である。
【図５】ＧａＡｓ／グレーデッドＧａＡｓ・Ｓｉ／Ｓｉ
の曲率半径とヘテロ界面転位密度との相関を表す線図で
ある。
の曲率半径とヘテロ界面転位密度との相関を表す線図で
ある。
１ Ｓｉ半導体基板 ２ ＧａＡｓ層
Claims (8)
- 【請求項１】格子定数を異にする第一の結晶と第二の結
晶とを積層してヘテロ構造を作成する工程と、 次いで、ヘテロ界面を挟む二つの異なった結晶の格子定
数及び熱膨張係数の差を解消するのに必要な転位密度及
びそれら結晶の弾性定数の相違に依って生ずる歪みを解
消するのに必要な転位密度を加えた全転位密度が前記ヘ
テロ界面に導入されるよう熱処理を加える工程とが含ま
れてなることを特徴とするヘテロ構造ウエハの製造方
法。 - 【請求項２】第一の結晶がＳｉ結晶であると共に第二の
結晶がＧａＡｓ結晶であり、且つ、そのヘテロ界面に導
入すべき全転位密度が１×１０6 ／cm±０．２×１０6
／cmであることを特徴とする請求項１記載のヘテロ構造
ウエハの製造方法。 - 【請求項３】第一の結晶であるＳｉ結晶と第二の結晶で
あるＧａＡｓ結晶との間にＳｉ結晶の格子定数とＧａＡ
ｓ結晶の格子定数との中間の格子定数をもつ中間結晶層
を介挿してヘテロ構造を作成する工程が含まれてなるこ
とを特徴とする請求項２記載のヘテロ構造ウエハの製造
方法。 - 【請求項４】中間結晶層に於けるＳｉ結晶側からＧａＡ
ｓ結晶側までの格子定数がＳｉ結晶の格子定数からＧａ
Ａｓ結晶の格子定数まで変化しているものであることを
特徴とする請求項３記載のヘテロ構造ウエハの製造方
法。 - 【請求項５】中間結晶層に於ける熱膨張係数がＧａＡｓ
結晶に近く且つＳｉ結晶の熱膨張係数とは相違している
ことを特徴とする請求項３記載のヘテロ構造ウエハの製
造方法。 - 【請求項６】中間結晶層がＧａＡｓ層とＳｉ層との超格
子で構成されＧａＡｓ層の層数及びＳｉ層の層数を変化
させて組成勾配をもたせてあることを特徴とする請求項
４記載のヘテロ構造ウエハの製造方法。 - 【請求項７】中間結晶層に於ける格子定数がＧａＡｓ結
晶に近く且つＳｉ結晶の格子定数とは相違していること
を特徴とする請求項５記載のヘテロ構造ウエハの製造方
法。 - 【請求項８】中間結晶層はＧａＡｓＰ、ＧａＡｓＳｂ、
ＩｎＧａＡｓ、ＡｌＧａＡｓから選択された何れか一つ
の結晶、或いは、その組み合わせからなる多元系結晶で
あることを特徴とする請求項３或いは４或いは５或いは
６記載のヘテロ構造ウエハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17514392A JPH0620953A (ja) | 1992-07-02 | 1992-07-02 | ヘテロ構造ウエハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17514392A JPH0620953A (ja) | 1992-07-02 | 1992-07-02 | ヘテロ構造ウエハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0620953A true JPH0620953A (ja) | 1994-01-28 |
Family
ID=15991041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17514392A Withdrawn JPH0620953A (ja) | 1992-07-02 | 1992-07-02 | ヘテロ構造ウエハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620953A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015053386A (ja) * | 2013-09-06 | 2015-03-19 | 旭化成株式会社 | 化合物半導体基板の製造方法及び化合物半導体基板 |
| CN107080551A (zh) * | 2017-05-25 | 2017-08-22 | 苏州瑞派宁科技有限公司 | 一种三维异质pet系统 |
-
1992
- 1992-07-02 JP JP17514392A patent/JPH0620953A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015053386A (ja) * | 2013-09-06 | 2015-03-19 | 旭化成株式会社 | 化合物半導体基板の製造方法及び化合物半導体基板 |
| CN107080551A (zh) * | 2017-05-25 | 2017-08-22 | 苏州瑞派宁科技有限公司 | 一种三维异质pet系统 |
| CN107080551B (zh) * | 2017-05-25 | 2023-08-22 | 苏州瑞派宁科技有限公司 | 一种三维异质pet系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2669368B2 (ja) | Ｓｉ基板上化合物半導体積層構造の製造方法 | |
| EP0291346B1 (en) | A laminated structure of compound semiconductors | |
| KR20100092932A (ko) | 반도체 기판 및 반도체 기판의 제조 방법 | |
| JPH0794420A (ja) | 化合物半導体結晶基板の製造方法 | |
| JP2017147464A (ja) | 半導体基板 | |
| EP0367292A2 (en) | Compound semiconductor substrate | |
| EP0332329B1 (en) | Method for making a semiconductor substrate including a strained layer superlattice structure | |
| JPH04315419A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| JPH04198095A (ja) | 化合物半導体薄膜成長方法 | |
| JPH0620953A (ja) | ヘテロ構造ウエハの製造方法 | |
| JP3169057B2 (ja) | 化合物半導体層の成長方法 | |
| JPH0752713B2 (ja) | 化合物半導体の成長方法 | |
| JPH0722312A (ja) | 歪半導体膜の製造方法 | |
| WO2004112111A1 (ja) | 化合物半導体、その製造方法及び化合物半導体素子 | |
| JP2902160B2 (ja) | 半導体発光装置の製造方法 | |
| JP2719868B2 (ja) | 半導体基体及びその製造方法 | |
| US20240234135A1 (en) | Single crystal semiconductor structure and method of manufacturing the same | |
| JPH05291156A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| JPH05175144A (ja) | 半導体装置およびその製造方法 | |
| JPH0434920A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JP2522428B2 (ja) | ＧａＡｓ基板上にＩｎＰ層を結晶成長させる方法 | |
| JPH02101736A (ja) | 化合物半導体薄膜構造およびその形成方法 | |
| KR20220126174A (ko) | 단결정 반도체 구조체 및 그 제조 방법 | |
| JPH07240371A (ja) | 化合物半導体薄膜の気相成長方法 | |
| JPH04199812A (ja) | 半導体結晶成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |