JP2005268646A - 化合物半導体及び半導体装置 - Google Patents

Abstract

【課題】 基体と、この基体上に形成される化合物半導体層との格子不整合性が２％以上ある化合物半導体において、化合物半導体層における結晶欠陥すなわち転位の発生を低減する。
【解決手段】 基体２上に、バッファ層３と化合物半導体層４とが形成された化合物半導体１において、バッファ層３の基体２に対する格子不整合性を、バッファ層の厚さに対して段階的に変化させる構成、つまり複数のバッファ構成層を有する構成とし、このバッファ構成層の厚さを選定することによって、結晶欠陥の低減が可能とされる。
【選択図】 図２

Description

本発明は、化合物半導体及び半導体装置、特に基体に対して２％以上の格子不整合性を有する化合物半導体層を有する化合物半導体と、この化合物半導体を有する半導体装置に関する。

従来、対象波長帯を１．３μｍとする光学デバイスや、高電子移動度トランジスタ等の半導体装置を構成する半導体は、その基体として、ＩｎＧａＡｓ等の化合物半導体による化合物半導体層との格子整合がとれるＩｎＰ基板が用いられてきた。

しかし、ＩｎＰは高価であり、また、きわめて柔らかく取り扱いにくいことから、半導体の基体として用いることに問題がある。
このため、近年、ＧａＡｓ基板を基体として用いる試みがなされているが、ＧａＡｓ基板上に、これと格子定数の異なる半導体結晶を成長させることは格子の不整合を伴うことから、この格子不整合によって多数の結晶欠陥が発生し、結晶性の低下が進行する。

この、半導体における結晶欠陥の発生と、これによる結晶性の低下は、各種半導体或いは半導体装置を構成した場合に、特性劣化、不良品の発生率を高める。
例えば、半導体レーザによる発光素子、半導体発光装置を構成した場合には、非発光再結合による発光効率の低下のみならず、動作中に欠陥が増殖し、素子及び装置の短寿命化が問題となる。
また、例えば、フォトダイオードによる受光素子、半導体受光装置を構成した場合には、非発光再結合に基づくキャリアトラップによって、受光に対する応答速度の低下、出力低下を来す。

これに対し、基板と化合物半導体層との間に格子不整合がある化合物半導体において、化合物半導体層の形成に先立って、図１０に概略断面図を示すような、基板と化合物半導体層との格子不整合を緩和する傾斜組成型のバッファ層を基板上に形成し、この上に化合物半導体層を形成することによって、格子不整合による結晶欠陥の発生を低減する半導体素子の提案がなされている（例えば特許文献１）。
特開２００２−３７３９９９号公報

しかし、この手法は結晶欠陥の数すなわち転位の密度の減少を図るにとどまるものであり、いったん発生した結晶欠陥すなわち転位を押し止める抑制効果が小さく、転位の発生による化合物半導体層の結晶性の低下を充分に抑制することはできない。

また、半導体を構成する化合物半導体層のＩｎ組成が高くなって基板との格子不整合が大きくなり、例えば格子不整合性が２％以上になると、急激に転位密度が増加してしまうという問題があった。

本発明は、上述の化合物半導体ならびにこの化合物半導体を有する半導体装置における、上述の諸問題の解決を図るものである。

本発明による化合物半導体は、基体と、この基体に対し２％以上の格子不整合性を有する化合物半導体層とから成る化合物半導体であって、基体上に、歪を緩和するバッファ層を介して上述の化合物半導体層が形成され、バッファ層を構成する複数のバッファ構成層の厚さが、それぞれ６０ｎｍ未満であることを特徴とする。

また、本発明は、上述の化合物半導体において、バッファ層及び化合物半導体層が、ＩＩＩ−Ｖ族化合物半導体からなることを特徴とする。

また、本発明は、上述の化合物半導体において、基体が、ＧａＡｓもしくはＳｉよりなることを特徴とする。

本発明による半導体装置は、基体と、この基体に対し２％以上の格子不整合性を有する化合物半導体層とから成る化合物半導体を有する半導体装置であって、上述の基体上に、歪を緩和するバッファ層を介して化合物半導体層が形成され、バッファ層を構成する複数のバッファ構成層の厚さが、それぞれ６０ｎｍ未満であることを特徴とする。

また、本発明は、上述の半導体装置において、バッファ層及び化合物半導体層がＩＩＩ−Ｖ族化合物半導体からなることを特徴とする。

また、本発明は、上述の半導体装置において、基体が、ＧａＡｓもしくはＳｉよりなることを特徴とする。

なお、以下の説明で用いる化合物半導体層またはバッファ層の、基体に対する格子不整合性とは、［数１］に示す式によって定義される。［数１］において、Ｓは格子不整合性、ａ１は基体の格子定数、ａ２は任意のＩｎ組成における化合物半導体層またはバッファ層の格子定数である。

本発明による化合物半導体及び半導体装置においては、基体と、この基体に対し２％以上の格子不整合性を有する化合物半導体層とから成る化合物半導体であって、基体上に、歪を緩和するバッファ層を介して上述の化合物半導体層が形成され、バッファ層を構成する複数のバッファ構成層の厚さが、それぞれ６０ｎｍ未満とする構成としたことから、後述する理由によって、化合物半導体層の結晶性の向上が図られる。

また、本発明による化合物半導体及び半導体装置においては、基体がＧａＡｓもしくはＳｉよりなる構成とすることができることから、Ｓｉ基板上での受発光デバイスと電子デバイスとの集積による光電子集積回路（ＯＥＩＣ；Optical Electronic integrated circuit）を作製することができ、光通信用の１．３μｍ〜１．５μｍ波長帯の光学素子等の付加価値の高いデバイスの作製が可能となるなど、本発明構成によれば、重要かつ多くの効果をもたらすことができるものである。

以下、図面を参照して本発明の実施の形態例を説明するが、本発明は、この実施の形態例に限られるものではない。

［化合物半導体の第１の実施例］
まず、本発明による化合物半導体の第１の実施例を、理解を容易にするために、化合物半導体の製造方法の一例と共に、図１〜図５を参照して説明する。
この実施例における化合物半導体の製造は、図１に概略構成図を示す製造装置により、有機金属化学気相成長（ＭＯＣＶＤ）法によって行う。
そして、このＭＯＣＶＤ装置によって、図２Ａに概略断面図を示すような、基体２上にバッファ層３が形成され、この上に化合物半導体層４が形成された、本発明による化合物半導体１が得られるものである。

製造装置１１は、原料供給系１１ａと、この原料供給系１１ａからの原料が供給されて目的とする成膜、すなわちバッファ層３と化合物半導体４との成膜を行う成膜系１１ｂとを有して成る。

原料供給部１１ａは、少なくとも、ガス供給部１２とバブラー部１４とを有する。
ガス供給部１２は、例えばキャリアガスとしての水素ガス（Ｈ_２）のガス供給源１２ａ、１２ｂ、１２ｃ、及び１２ｅと、アルシン（ＡｓＨ_３）の供給源１２ｄとを有し、これらガス供給源１２ａ〜１２ｅからのガスの流量をそれぞれ調整すなわち制御する流量制御装置１３ａ〜１３ｅを有する構成とすることができる。
バブラー部１４は、例えばＴＭＡ（トリメチルアルシン）、ＴＭＩ（トリメチルインジウム）、ＴＢＡ（ターシャリーブチルアルシン）の気体供給源を構成するバブラー１４ａ、１４ｂ、及び１４ｃを有する。

成膜系１１ｂは、目的とする成膜を行う成長室１６を有して成る。成長室１６内には、被成膜体の基体２が支持されるサセプタ１７を有する。また、成長室１６には、原料供給系１１ａからのガスの供給ライン１５が連結されるガス導入口と、排気口すなわち排気ポート１９とを有する。
また、この成長室１６には、例えば高周波加熱コイルによる加熱器１８が設けられている。

この製造装置１１によって、成長室１６内のサセプタ１７に配置された基体２上に成膜がなされる。基体２は、例えばＧａＡｓあるいはＳｉ基板より成る。
この成膜作業は、バブラー１４ａ〜１４ｃに、ガス供給源１２ａ〜１２ｃからの水素ガスを、それぞれ流量制御装置１３ａ〜１３ｃによって流量調整して供給し、各バブラー１４ａ〜１４ｃの各原料、この例ではＴＭＡ、ＴＭＩ、ＴＢＡをバブリングによって気化する。

一方、ガス供給源１２ｄ及び１２ｅからの原料ガスとキャリアガス（水素ガス）とは、それぞれ流量制御装置１３ｄ及び１３ｅによって流量調整がなされて、上述したバブラー１４ａ〜１４ｃからの原料ガスと共に、成膜系１１ｂへの供給ライン１５に送給される。
この場合、流量制御装置１３ａ〜１３ｅによってガス流量の制御がなされ、（各ガス供給源のガス濃度）×（ガス流量）が原料の実流量となる。また、各バブラー１４ａ〜１４ｃからの原料ガスの実流量は、（キャリアガス流量）×（バブラー内原料蒸気圧）／（バブラー内圧）によって定められる。

そして、上述した原料供給系１１ａの供給ライン１５からの混合ガスを成長室１６に導き、この混合ガスを雰囲気とした状態で加熱器１８によって加熱されたサセプタ１７上の基体２上に供給する。このようにして、原料の基体上における熱分解に基づいて結晶成長を行う。
また、排気ポート１９によって成長室１６内の圧力を管理ないし制御することにより、成膜系１１ｂにおける基体２上の各エピタキシャル成長工程の条件を選定することができる。

通常、製造装置１１において、成膜系１１ｂの成長室１６内の成長温度を直接測定することは困難であることから、例えばサセプタ１７内に設けられた熱電対によってサセプタ１７の温度を測定する。
この場合、予め例えばＡｌの融点温度６６０℃と例えばＳｉ及びＡｌの共晶温度５７７℃とを用いて熱電対の測定温度と成長室１６内の実温度との差を得ておき、この結果に基づいて較正を行うことにより、熱電対によるサセプタ１７の温度の測定によって、成長室１６内の実温度すなわち成長温度を測定することができるものである。

図２Ａに、この第１の実施例における、本発明による化合物半導体の一構造例の概略断面図を示す。すなわち、この構造例において、本発明による化合物半導体は、図２Ｂにバッファ層の厚さとＩｎ組成との関係を表す模式図を示すように、ＧａＡｓによる基体２上の、例えばＩｎ組成Ｘを０から０．４５までステップすなわち段階的に変化させたＩｎ_ＸＧａ_{（１−Ｘ）}Ａｓによるバッファ層３（厚さ１μｍ）と、このバッファ層３の上に形成された、例えばＩｎ組成０．４５のＩｎ_０．４５ＧａＡｓによる化合物半導体層４（厚さ１μｍ）とからなる構成を有する。

この構造例における化合物半導体は、厳密には図２Ｃに示すように、膜厚が５ｎｍ増加するごとにＩｎ組成が増えていく構造を有する。すなわち、厚さ５ｎｍの複数のバッファ構成層（図示せず）による構造を有する。この構造を、この第１の実施例における第１構造とする。

図３Ａに、この第１の実施例における、本発明による化合物半導体の他の構造例の概略断面図を示す。すなわち、この構造例において、本発明による化合物半導体は、図３Ｂにバッファ層の厚さとＩｎ組成との関係を表す模式図を示すように、ＧａＡｓによる基体２上の、例えばＩｎ組成Ｘを０から０．４５まで段階的に変化させたＩｎ_ＸＧａ_{（１−Ｘ）}Ａｓによるバッファ層３（厚さ１μｍ）と、このバッファ層３の上に形成された、例えばＩｎ組成０．４５のＩｎ_０．４５ＧａＡｓによる化合物半導体層４（厚さ１μｍ）とからなる構成を有する。

この構造例における化合物半導体は、厳密には図３Ｃに示すように、膜厚が６０ｎｍ増加するごとにＩｎ組成が増えていく構造を有する。すなわち、厚さ６０ｎｍの複数のバッファ構成層（図示せず）による構造を有する。この構造を、この第１の実施例における第２構造とする。

図４Ａに、この第１の実施例における、本発明による化合物半導体の他の構造例の概略断面図を示す。すなわち、この構造例において、本発明による化合物半導体は、図４Ｂにバッファ層の厚さとＩｎ組成との関係を表す模式図を示すように、ＧａＡｓによる基体２上の、例えばＩｎ組成Ｘを０から０．４５まで段階的に変化させたＩｎ_ＸＧａ_{（１−Ｘ）}Ａｓによるバッファ層３（厚さ１μｍ）と、このバッファ層３の上に形成された、例えばＩｎ組成０．４５のＩｎ_０．４５ＧａＡｓによる化合物半導体層４（厚さ１μｍ）とからなる構成を有する。

この構造例における化合物半導体は、膜厚が３３０ｎｍ増加するごとにＩｎ組成が増えていく構造を有する。すなわち、厚さ３３０ｎｍの複数のバッファ構成層による構造を有する。この構造を、この第１の実施例における第３構造とする。

この、第１構造〜第３構造による各化合物半導体１の化合物半導体層４に対する、透過型電子顕微鏡（ＴＥＭ；Transmission Electron Microscope）による転位密度の測定結果を、［表１］に示す。この結果から、Ｉｎ組成を段階的に変化させてバッファ層３を構成する場合には、ステップ幅を小さく例えば５ｎｍとすることにより、つまり厚さが小さい複数のバッファ構成層による構造により、転位密度を大幅に低下させ、結晶欠陥を低減することができると考えられる。

また、Ｉｎ組成を段階的に変化させてバッファ層３を構成した化合物半導体１の各バッファ構成層の厚さに対する、Ｘ線回折法により行った、結晶性に関する評価となるＸ線半値幅の測定結果を図５に示す。
一般に、結晶に対してＸ線の回折の条件は、入射Ｘ線波長をλ、結晶の格子面間隔をｄ、回折角をθとすると、［数２］のように表すことができる。
Ｘ線回折法では、結晶からの回折曲線、すなわち回折Ｘ線強度の角度依存性が基本的な測定量となる。回折曲線の、回折角度、半値幅、回折強度等から、測定対象の結晶性に関する種々の情報を得ることができる。

特に半値幅は、結晶の格子面の配列の完全性を判断する基準とされ、また、通常は測定装置によらず、結晶固有の値が得られることから重要である。この半値幅が小さいほど、測定対象物の結晶欠陥が少なく、結晶性が良いとされている。
なお、この実施の形態におけるＸ線半値幅は、測定対象物すなわち上述の第１構造、第２構造及び第３構造による各化合物半導体１の、化合物半導体層４の（００４）方向におけるω方向の半値幅である。

図５に示した結果から、例えば上述のステップ幅を６０ｎｍとしてバッファ層３を構成した場合、バッファ層３上に形成された化合物半導体層４に対するＸ線回折法による測定から得られるＸ線半値幅は、結晶性が良好とされる１２００ｓｅｃよりも充分に小さく、化合物半導体層４の結晶性を、十分に良好なものとすることができた。

以上、［表１］及び図５に示した測定結果より、基体と化合物半導体層との格子不整合性が２％以上存在する化合物半導体において、基体と化合物半導体層との間に歪みを緩和するバッファ層が介在する構成とされる場合には、Ｉｎ組成を段階的に変化させて複数のバッファ構成層を有する構成とし、特にバッファ層３のステップ幅を６０ｎｍ未満とすることによって、バッファ層３上に形成される化合物半導体層４の結晶性を十分に良好なものとすることができると考えられる。
［化合物半導体の第２の実施例］
本発明による化合物半導体の第２の実施例について、図６及び図７を参照して説明する。

この第２の実施例は、基体２がＳｉよりなる実施例である。
通常、Ｓｉによる基板上にＧａＡｓ層を直接成長させると多数の欠陥が発生してしまい、バッファ層を介して化合物半導体層を形成しても結晶性の悪化は避けられない。しかし、この実施例においては、化合物半導体１において、基体２とバッファ層３との間に、第１及び第２のバッファ下地層５及び６を介在させて化合物半導体１を構成したものであり、このようにすることによって、欠陥発生が抑制される。

この場合、バッファ層３の構成は、Ｉｎ組成Ｘを０から０．４５まで段階的に変化させたＩｎ_ＸＧａ_{（１−Ｘ）}Ａｓによる構成とし、図６Ｂに示すように、膜厚と共にＩｎ組成が段階的に増加し、かつその変化率が厚さに従って減少する構成とした。

このような構成によって、本発明による化合物半導体においては、基体２がＳｉからなり、バッファ層３上に形成される化合物半導体層４と上述の基体２との間の格子不整合性が２％以上である場合にも、化合物半導体層４における転位すなわち結晶欠陥を低減することができるものである。

なお、上述の第１及び第２のバッファ下地層５及び６は、以下に説明するような２段階成長法によって形成することが望ましい。
すなわち、まず、成長温度を低温例えば３００℃として第１のバッファ下地層５（厚さ１００Å）を形成した後、例えば温度を８００℃まで上昇させてアニール処理を行い、第１のバッファ下地層５中の転位すなわち結晶欠陥の移動を促進して転位の低減化を図った後、温度を高温例えば６００℃として第２のバッファ下地層６（厚さ１μｍ）を形成する。

また、上述のアニール処理において、図７に示すような、温度を例えば１００℃まで下げてから、８００℃まで昇温した状態で５分間アニールを行って１００℃まで降温する作業を例えば３回繰り返すサーマルサイクルアニール（ＴＣＡ；Thermal Cycle Anneal）を導入することによって、より効果的に転位の低減化を図ることができる。

［半導体装置の第１の実施例］
本発明による半導体装置の第１の実施例として、本発明による化合物半導体を有する発光素子の実施の形態例について、図８の概略断面図を参照して説明する。

この実施例において、本発明による半導体装置すなわち発光素子２１は、基体２２上に、バッファ層２３が形成され、このバッファ層２３上に、後述するように、複数の化合物半導体層による発光部２４が形成され、基体２２の裏面に第１電極２５が、発光部２４の上面に第２電極２６が被着形成された構成を有する。
なお、バッファ層２３は、上述の化合物半導体の実施例において説明した、厚さにしたがって段階的に組成が変化する、つまり複数のバッファ構成層による構造を有する構成とすることができ、これによって、発光部２４の結晶性を良好なものとすることができる。

この実施例において、発光部２４は、複数の化合物半導体層、例えば例えば第１導電型（例えばｎ型）のＩｎＰよりなる第１導電型クラッド層２４ａと、例えばＩｎＧａＡｓＰによる活性層２４ｂと、例えば第２導電型（例えばｐ型）のＩｎＰよりなる第２導電型クラッド層２４ｃとを有する。すなわち、この実施例は、半導体レーザを例とする、本発明による半導体装置の一例としての発光素子の実施例である。

［半導体装置の第２の実施例］
次に、本発明による半導体装置の第２の実施例として、本発明による化合物半導体を有する受光素子の実施の形態例について、図９の概略断面図を参照して説明する。

この実施例において、本発明による半導体装置すなわち受光素子３１は、基体３２上に、バッファ層３３が形成され、このバッファ層３３上に、後述するように、複数の化合物半導体層による受光部３４が形成され、基体３２の裏面に第１電極３５が、受光部３４の上面に第２電極３６が被着形成された構成を有する。
なお、バッファ層３３は、上述の化合物半導体の実施例において説明した、厚さにしたがって段階的に組成が変化するつまり複数のバッファ構成層による構造を有する構成とすることができ、これによって、受光部３４の結晶性を良好なものとすることができる。

この実施例において、受光部３４は、複数の化合物半導体層、例えばＩｎ_０．５３ＧａＡｓによる空乏層３４ａと、例えば第２導電型（例えばｐ型）のＩｎ_０．５３ＧａＡｓによる第２導電層とを有する。すなわち、この実施例は、フォトダイオードを例とする、本発明による半導体装置の一例としての受光素子の実施例である。

以上の実施例で説明したように、本発明による化合物半導体及び半導体装置は、基体上に、歪を緩和するバッファ層を介して上述の化合物半導体層が形成され、バッファ層を構成する複数のバッファ構成層の厚さが、それぞれ６０ｎｍ未満とする構成としたことから、化合物半導体層の結晶性の向上が図られる。
更に、本発明による化合物半導体及び半導体装置においては、基体に対し２％以上の格子不整合性を有する化合物半導体層を有する構成において、基体がＧａＡｓもしくはＳｉよりなる構成とすることができるものである。

なお、本発明による化合物半導体及び半導体装置の実施の形態例について説明したが、本発明による化合物半導体及び半導体装置は、この実施の形態例に限られるものでないことは言うまでもない。

本発明による化合物半導体の説明に供する、化合物半導体の製造装置の構成例を示す概略構成図である。 図２Ａ、図２Ｂ及び図２Ｃは、それぞれ、本発明による化合物半導体の第１の実施例における、一構造例における概略断面図と、この化合物半導体を構成するバッファ層及びバッファ構成層の厚さを示す模式図と、バッファ構成層による構造の詳細を示す模式図である。 図３Ａ、図３Ｂ及び図３Ｃは、それぞれ、本発明による化合物半導体の第１の実施例における、他の構造例における概略断面図と、この化合物半導体を構成するバッファ層及びバッファ構成層の厚さを示す模式図と、バッファ構成層による構造の詳細を示す模式図である。 図４Ａ及び図４Ｂは、それぞれ、本発明による化合物半導体の第１の実施例における、他の構造例における概略断面図、及びこの化合物半導体を構成するバッファ層の及びバッファ構成層の厚さを示す模式図である。 本発明による化合物半導体の一例の構造における、バッファ構成層の厚さと、化合物半導体に対するＸ線回折法測定Ｘ線で得られる半値幅との関係を示す模式図である。 図６Ａ及び図６Ｂは、それぞれ、本発明による化合物半導体の別の例の一構成における概略断面図、及びこの化合物半導体を構成するバッファ層及びバッファ構成層の厚さを示す模式図である。 本発明による化合物半導体の一例の説明に供する、ＴＣＡの一例の模式図である。 本発明による半導体装置の第１の実施例の、発光素子の一例の概略断面図である。 本発明による半導体装置の第２の実施例の、受光素子の一例の概略断面図である。 従来の化合物半導体の概略断面図である。

符号の説明

１・・・化合物半導体、２・・・基体（基板）、３・・・バッファ層、３ａ・・・第１のバッファ構成層、３ｂ・・・第２のバッファ構成層、３ｃ・・・第３のバッファ構成層、３ｄ・・・第４のバッファ構成層、４・・・化合物半導体層、５・・・第１のバッファ下地層、６・・・第２のバッファ下地層、１１・・・化合物半導体の製造装置（ＭＯＣＶＤ装置）、１１ａ・・・原料供給系、１１ｂ・・・成膜系、１２・・・ガス供給部、１２ａ〜１２ｅ・・・ガス供給源、１３ａ〜１３ｅ・・・流量制御装置、１４・・・バブラー部、１４ａ〜１４ｃ・・・バブラー、１５・・・供給ライン、１６・・・成長室、１７・・・サセプタ、１８・・・加熱器、１９・・・排気ポート、２１・・・半導体装置（発光素子）、２２・・・基体、２３・・・バッファ層、２４・・・発光部、２４ａ・・・第１導電型クラッド層、２４ｂ・・・活性層、２４ｃ・・・第２導電型クラッド層、２５・・・第１電極、２６・・・第２電極、３１・・・半導体装置（受光素子）、３２・・・基体、３３・・・バッファ層、３４・・・受光部、３４ａ・・・空乏層、３４ｂ・・・第２導電層、３５・・・第１電極、３６・・・第２電極、１０１・・・従来の化合物半導体、１０２・・・ＩｎＰ基板、１０３・・・バッファ層、１０４・・・光吸収層、１０５・・・窓層

Claims (6)

1. 基体と、該基体に対し２％以上の格子不整合性を有する化合物半導体層とから成る化合物半導体であって、
   上記基体上に、歪を緩和するバッファ層を介して上記化合物半導体層が形成され、
   上記バッファ層を構成する複数のバッファ構成層の厚さが、それぞれ６０ｎｍ未満であることを特徴とする化合物半導体。
2. 上記バッファ層及び上記化合物半導体層が、ＩＩＩ−Ｖ族化合物半導体からなることを特徴とする請求項１に記載の化合物半導体。
3. 上記基体が、ＧａＡｓもしくはＳｉよりなることを特徴とする請求項１または２に記載の化合物半導体。
4. 基体と、該基体に対し２％以上の格子不整合性を有する化合物半導体層とから成る化合物半導体を有する半導体装置であって、
   上記基体上に、歪を緩和するバッファ層を介して上記化合物半導体層が形成され、
   上記バッファ層を構成する複数のバッファ構成層の厚さが、それぞれ６０ｎｍ未満であることを特徴とする半導体装置。
5. 上記バッファ層及び上記化合物半導体層が、ＩＩＩ−Ｖ族化合物半導体からなることを特徴とする請求項４に記載の半導体装置。
6. 上記基体が、ＧａＡｓもしくはＳｉよりなることを特徴とする請求項４または５に記載の半導体装置。

Images