JP2005263588A - 化合物半導体及び半導体装置 - Google Patents
化合物半導体及び半導体装置 Download PDFInfo
- Publication number
- JP2005263588A JP2005263588A JP2004081238A JP2004081238A JP2005263588A JP 2005263588 A JP2005263588 A JP 2005263588A JP 2004081238 A JP2004081238 A JP 2004081238A JP 2004081238 A JP2004081238 A JP 2004081238A JP 2005263588 A JP2005263588 A JP 2005263588A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- substrate
- semiconductor layer
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】 基体と、この基体上に形成される化合物半導体層との格子不整合性が2%以上ある化合物半導体において、化合物半導体層における結晶欠陥すなわち転位の発生を低減する。
【解決手段】 基体2上に、バッファ層3と化合物半導体層4とが形成された化合物半導体1において、バッファ層3及び化合物半導体層4の少なくとも一方の表面を特定の方向に凹凸を有する波状面とすることにより、結晶内部の歪エネルギーを低減することができ、結晶欠陥による転位密度を低減することが可能とされる。
【選択図】 図3
【解決手段】 基体2上に、バッファ層3と化合物半導体層4とが形成された化合物半導体1において、バッファ層3及び化合物半導体層4の少なくとも一方の表面を特定の方向に凹凸を有する波状面とすることにより、結晶内部の歪エネルギーを低減することができ、結晶欠陥による転位密度を低減することが可能とされる。
【選択図】 図3
Description
本発明は、化合物半導体及び半導体装置、特に基体に対して2%以上の格子不整合性を有する化合物半導体層を有する化合物半導体と、この化合物半導体を有する半導体装置に関する。
従来、対象波長帯を1.3μmとする光学デバイスや、高電子移動度トランジスタ等の半導体装置を構成する半導体は、その基体として、InGaAs等の化合物半導体による化合物半導体層との格子整合がとれるInP基板が用いられてきた。
しかし、InPは高価であり、また、きわめて柔らかく取り扱いにくいことから、半導体の基体として用いることに問題がある。
このため、近年、GaAs基板を基体として用いる試みがなされているが、GaAs基板上に、これと格子定数の異なる半導体結晶を成長させることは格子の不整合を伴うことから、この格子不整合によって多数の結晶欠陥が発生し、結晶性の低下が進行する。
このため、近年、GaAs基板を基体として用いる試みがなされているが、GaAs基板上に、これと格子定数の異なる半導体結晶を成長させることは格子の不整合を伴うことから、この格子不整合によって多数の結晶欠陥が発生し、結晶性の低下が進行する。
この、半導体における結晶欠陥の発生と、これによる結晶性の低下は、各種半導体或いは半導体装置を構成した場合に、特性劣化、不良品の発生率を高める。
例えば、半導体レーザによる発光素子、半導体発光装置を構成した場合には、非発光再結合による発光効率の低下のみならず、動作中に欠陥が増殖し、素子及び装置の短寿命化が問題となる。
また、例えば、フォトダイオードによる受光素子、半導体受光装置を構成した場合には、非発光再結合に基づくキャリアトラップによって、受光に対する応答速度の低下、出力低下を来す。
例えば、半導体レーザによる発光素子、半導体発光装置を構成した場合には、非発光再結合による発光効率の低下のみならず、動作中に欠陥が増殖し、素子及び装置の短寿命化が問題となる。
また、例えば、フォトダイオードによる受光素子、半導体受光装置を構成した場合には、非発光再結合に基づくキャリアトラップによって、受光に対する応答速度の低下、出力低下を来す。
これに対し、基板と化合物半導体層との間に格子不整合がある化合物半導体において、化合物半導体層の形成に先立って、図11に概略断面図を示すような、基板と化合物半導体層との格子不整合を緩和する傾斜組成型のバッファ層を基板上に形成し、この上に化合物半導体層を形成することによって、格子不整合による結晶欠陥の発生を低減する半導体素子の提案がなされている(例えば特許文献1)。
特開2002−373999号公報
しかし、この手法は結晶欠陥の数すなわち転位の密度の減少を図るにとどまるものであり、いったん発生した結晶欠陥すなわち転位を押し止める抑制効果が小さく、転位の発生による化合物半導体層の結晶性の低下を充分に抑制することはできない。
また、半導体を構成する化合物半導体層のIn組成が高くなって基板との格子不整合が大きくなり、例えば格子不整合性が2%以上になると、急激に転位密度が増加してしまうという問題があった。
本発明は、上述の化合物半導体ならびにこの化合物半導体を有する半導体装置における、上述の諸問題の解決を図るものである。
本発明による化合物半導体は、基体と、この基体に対し2%以上の格子不整合性を有する化合物半導体層とから成る化合物半導体であって、基体上に、歪を緩和するバッファ層を介して上述の化合物半導体層が形成され、この化合物半導体層の表面が、特定方向の凹凸による波状面とされたことを特徴とする。
また、本発明は、上述の化合物半導体において、上述のバッファ層及び上記化合物半導体層が、III−V族化合物半導体からなることを特徴とする。
また、本発明は、上述の化合物半導体において、上述の波状面の凹凸の高低差が、25nm以上200nm以下であることを特徴とする。
また、本発明は、上述の化合物半導体において、基体が、GaAsもしくはSiよりなることを特徴とする。
本発明による半導体装置は、基体と、この基体に対し2%以上の格子不整合性を有する化合物半導体層とから成る化合物半導体を有する半導体装置であって、上述の基体上に、歪を緩和するバッファ層を介して上述の化合物半導体層が形成され、化合物半導体層の表面が、特定方向の凹凸による波状面とされたことを特徴とする。
また、本発明は、上述の半導体装置において、バッファ層及び化合物半導体層がIII−V族化合物半導体からなることを特徴とする。
また、本発明は、上述の半導体装置において、波状面の凹凸の高低差が、25nm以上200nm以下であることを特徴とする。
また、本発明は、上述の半導体装置において、基体が、GaAsもしくはSiよりなることを特徴とする。
なお、以下の説明で用いる化合物半導体層またはバッファ層の、基体に対する格子不整合性とは、[数1]に示す式によって定義される。[数1]において、Sは格子不整合性、a1は基体の格子定数、a2は任意のIn組成における化合物半導体層またはバッファ層の格子定数である。
本発明による化合物半導体は、基体と、この基体に対し2%以上の格子不整合性を有する化合物半導体層とから成る化合物半導体であって、基体上に、歪を緩和するバッファ層を介して上述の化合物半導体層が形成され、この化合物半導体層の表面が、特定方向の凹凸による波状面とされた構成を有することから、効果的に歪を緩和して結晶欠陥を低減することができ、化合物半導体層の結晶性の向上が図られる。
また、本発明において、上述の化合物半導体層の結晶性は、上述の波状面の凹凸の高低差を25nm以上200nm以下に選定することによって、特に良好なものとすることができる。
また、本発明において、上述の化合物半導体層の結晶性は、上述の波状面の凹凸の高低差を25nm以上200nm以下に選定することによって、特に良好なものとすることができる。
また、本発明による化合物半導体及び半導体装置においては、基体がGaAsもしくはSiよりなる構成とすることができることから、Si基板上での受発光デバイスと電子デバイスとの集積による光電子集積回路(OEIC;Optical Electronic integrated circuit)を作製することができ、光通信用の1.3μm〜1.5μm波長帯の光学素子等の付加価値の高いデバイスの作製が可能となるなど、本発明構成によれば、重要かつ多くの効果をもたらすことができるものである。
以下、図面を参照して本発明の実施の形態例を説明するが、本発明は、この実施の形態例に限られるものでないことは、言うまでもない。
まず、本発明による化合物半導体の第1の実施例を、理解を容易にするために、化合物半導体の製造方法の一例と共に、図1〜図6、表1及び表2を参照して説明する。
この実施例における化合物半導体の製造は、図1に概略構成図を示す製造装置により、有機金属化学気相成長(MOCVD)法によって行う。
そして、このMOCVD装置によって、図2Aに概略断面図を示すような、基体2上にバッファ層3が形成され、この上に化合物半導体層4が形成された、本発明による化合物半導体1が得られるものである。
この実施例における化合物半導体の製造は、図1に概略構成図を示す製造装置により、有機金属化学気相成長(MOCVD)法によって行う。
そして、このMOCVD装置によって、図2Aに概略断面図を示すような、基体2上にバッファ層3が形成され、この上に化合物半導体層4が形成された、本発明による化合物半導体1が得られるものである。
製造装置11は、原料供給系11aと、この原料供給系11aからの原料が供給されて目的とする成膜、すなわちバッファ層3と化合物半導体4との成膜を行う成膜系11bとを有して成る。
原料供給部11aは、少なくとも、ガス供給部12とバブラー部14とを有する。
ガス供給部12は、例えばキャリアガスとしての水素ガス(H2)のガス供給源12a、12b、12c、及び12eと、アルシン(AsH3)の供給源12dとを有し、これらガス供給源12a〜12eからのガスの流量をそれぞれ調整すなわち制御する流量制御装置13a〜13eを有する構成とすることができる。
バブラー部14は、例えばTMA(トリメチルアルシン)、TMI(トリメチルインジウム)、TBA(ターシャリーブチルアルシン)の気体供給源を構成するバブラー14a、14b、及び14cを有する。
ガス供給部12は、例えばキャリアガスとしての水素ガス(H2)のガス供給源12a、12b、12c、及び12eと、アルシン(AsH3)の供給源12dとを有し、これらガス供給源12a〜12eからのガスの流量をそれぞれ調整すなわち制御する流量制御装置13a〜13eを有する構成とすることができる。
バブラー部14は、例えばTMA(トリメチルアルシン)、TMI(トリメチルインジウム)、TBA(ターシャリーブチルアルシン)の気体供給源を構成するバブラー14a、14b、及び14cを有する。
成膜系11bは、目的とする成膜を行う成長室16を有して成る。成長室16内には、被成膜体の基体2が支持されるサセプタ17を有する。また、成長室16には、原料供給系11aからのガスの供給ライン15が連結されるガス導入口と、排気口すなわち排気ポート19とを有する。
また、この成長室16には、例えば高周波加熱コイルによる加熱器18が設けられている。
また、この成長室16には、例えば高周波加熱コイルによる加熱器18が設けられている。
この製造装置11によって、成長室16内のサセプタ17に配置された基体2上に成膜がなされる。基体2は、例えばGaAsあるいはSi基板より成る。
この成膜作業は、バブラー14a〜14cに、ガス供給源12a〜12cからの水素ガスを、それぞれ流量制御装置13a〜13cによって流量調整して供給し、各バブラー14a〜14cの各原料、この例ではTMA、TMI、TBAをバブリングによって気化する。
この成膜作業は、バブラー14a〜14cに、ガス供給源12a〜12cからの水素ガスを、それぞれ流量制御装置13a〜13cによって流量調整して供給し、各バブラー14a〜14cの各原料、この例ではTMA、TMI、TBAをバブリングによって気化する。
一方、ガス供給源12d及び12eからの原料ガスとキャリアガス(水素ガス)とは、それぞれ流量制御装置13d及び13eによって流量調整がなされて、上述したバブラー14a〜14cからの原料ガスと共に、成膜系11bへの供給ライン15に送給される。
この場合、流量制御装置13a〜13eによってガス流量の制御がなされ、(各ガス供給源のガス濃度)×(ガス流量)が原料の実流量となる。また、各バブラー14a〜14cからの原料ガスの実流量は、(キャリアガス流量)×(バブラー内原料蒸気圧)/(バブラー内圧)によって定められる。
この場合、流量制御装置13a〜13eによってガス流量の制御がなされ、(各ガス供給源のガス濃度)×(ガス流量)が原料の実流量となる。また、各バブラー14a〜14cからの原料ガスの実流量は、(キャリアガス流量)×(バブラー内原料蒸気圧)/(バブラー内圧)によって定められる。
そして、上述した原料供給系11aの供給ライン15からの混合ガスを成長室16に導き、この混合ガスを雰囲気とした状態で加熱器18によって加熱されたサセプタ17上の基体2上に供給する。このようにして、原料の基体上における熱分解に基づいて結晶成長を行う。
また、排気ポート19によって成長室16内の圧力を管理ないし制御することにより、成膜系11bにおける基体2上の各エピタキシャル成長工程の条件を選定することができる。
また、排気ポート19によって成長室16内の圧力を管理ないし制御することにより、成膜系11bにおける基体2上の各エピタキシャル成長工程の条件を選定することができる。
通常、製造装置11において、成膜系11bの成長室16内の成長温度を直接測定することは困難であることから、例えばサセプタ17内に設けられた熱電対によってサセプタ17の温度を測定する。
この場合、予め例えばAlの融点温度660℃と例えばSi及びAlの共晶温度577℃とを用いて熱電対の測定温度と成長室16内の実温度との差を得ておき、この結果に基づいて較正を行うことにより、熱電対によるサセプタ17の温度の測定によって、成長室16内の実温度すなわち成長温度を測定することができるものである。
この場合、予め例えばAlの融点温度660℃と例えばSi及びAlの共晶温度577℃とを用いて熱電対の測定温度と成長室16内の実温度との差を得ておき、この結果に基づいて較正を行うことにより、熱電対によるサセプタ17の温度の測定によって、成長室16内の実温度すなわち成長温度を測定することができるものである。
図2Aに、この第1の実施例における、本発明による化合物半導体の概略断面図を示す。すなわち、この第1の実施例において、本発明による化合物半導体は、GaAsによる基体2上の、例えばIn組成Xを0から0.45まで連続的に変化させたInXGa(1−X)Asによるバッファ層3(厚さ1μm)と、このバッファ層3の上に形成された、例えばIn組成0.45のIn0.45GaAsによる化合物半導体層4(厚さ1μm)とからなる構成を有する。
この実施例において、バッファ層3は、図2Bに示すように、膜厚の増加、すなわち基体2からの距離の増大につれてIn組成が連続的に増加し、かつその変化率が厚さに従って減少するように行った。
このようなバッファ層3の形成において、上述の製造装置11における成長温度等を選定することにより、バッファ層3及び化合物半導体層4の上面を、特定方向の凹凸による波状面として構成することができ、また、特定方向を一方向に選定するとか、更に凹凸の高低差を制御することができるものである。
このようなバッファ層3の形成において、上述の製造装置11における成長温度等を選定することにより、バッファ層3及び化合物半導体層4の上面を、特定方向の凹凸による波状面として構成することができ、また、特定方向を一方向に選定するとか、更に凹凸の高低差を制御することができるものである。
図3Aに、この第1の実施例における、化合物半導体の一構造例における、化合物半導体層4の上面を主たる観測面とする、原子間力顕微鏡(AFM;Atomic Force Microscope)によって得た像の写しを概略斜視図として示す。
この構造例では、化合物半導体層4の上面は、バッファ層3及び化合物半導体層4の形成時の成長温度を520℃としたことにより、特定方向の凹凸による波状面とされている。この構造例を、第1の実施例における第1構造例とする。
この構造例では、化合物半導体層4の上面は、バッファ層3及び化合物半導体層4の形成時の成長温度を520℃としたことにより、特定方向の凹凸による波状面とされている。この構造例を、第1の実施例における第1構造例とする。
図3Bに、AFMによる特定方向の凹凸による波状面の、(−110)方向に関する分析結果の模式図を示すように、この第1構造例においては、表面が大きく波打っており、凹凸の高低差の平均値は55nmであった。
図4Aに、この第1の実施例における、化合物半導体の別の構造例における、化合物半導体層4の上面を主たる観測面とする、原子間力顕微鏡(AFM)による顕微鏡写真図を示す。
この構造例では、化合物半導体層4の上面は、バッファ層3及び化合物半導体層4の形成時の成長温度を560℃としたことにより、特定方向の、より深い凹凸による波状面とされている。この構造例を、第1の実施例における第2構造例とする。
この構造例では、化合物半導体層4の上面は、バッファ層3及び化合物半導体層4の形成時の成長温度を560℃としたことにより、特定方向の、より深い凹凸による波状面とされている。この構造例を、第1の実施例における第2構造例とする。
図4Bに、AFMによる特定方向の凹凸による波状面の、(−110)方向に関する分析結果の模式図を示すように、この第2構造例においては、上述の第1構造例に比して、表面がより大きく波打っており、凹凸の高低差の平均値は130nmであった。
図5Aに、この第1の実施例における、化合物半導体の別の構造例における、化合物半導体層4の上面を主たる観測面とする、原子間力顕微鏡(AFM)による顕微鏡写真図を示す。
この構造例では、化合物半導体層4の上面は、バッファ層3及び化合物半導体層4の形成時の成長温度を600℃としたことにより、特定方向の、極めて浅い凹凸による波状面とされている。この構造例を、第1の実施例における第3構造例とする。
この構造例では、化合物半導体層4の上面は、バッファ層3及び化合物半導体層4の形成時の成長温度を600℃としたことにより、特定方向の、極めて浅い凹凸による波状面とされている。この構造例を、第1の実施例における第3構造例とする。
図5Bに、AFMによる特定方向の凹凸による波状面の、(−110)方向に関する分析結果の模式図を示すように、この第1構造例においては、表面の波の凹凸が上述の第1の構造例及び第2の構造例に比して小さく、凹凸の高低差の平均値は20nmであった。
これら第1構造、第2構造及び第3構造による各化合物半導体1に対して、X線回折法により行った、結晶性に関する評価となるX線半値幅の測定結果を[表1]に示す。
一般に、結晶に対してX線の回折の条件は、入射X線波長をλ、結晶の格子面間隔をd、回折角をθとすると、[数2]のように表すことができる。
X線回折法では、結晶からの回折曲線、すなわち回折X線強度の角度依存性が基本的な測定量となる。回折曲線の、回折角度、半値幅、回折強度等から、測定対象の結晶性に関する種々の情報を得ることができる。
一般に、結晶に対してX線の回折の条件は、入射X線波長をλ、結晶の格子面間隔をd、回折角をθとすると、[数2]のように表すことができる。
X線回折法では、結晶からの回折曲線、すなわち回折X線強度の角度依存性が基本的な測定量となる。回折曲線の、回折角度、半値幅、回折強度等から、測定対象の結晶性に関する種々の情報を得ることができる。
特に半値幅は、結晶の格子面の配列の完全性を判断する基準とされ、また、通常は測定装置によらず、結晶固有の値が得られることから重要である。この半値幅が小さいほど、測定対象物の結晶欠陥が少なく、結晶性が良いとされている。
なお、この実施の形態におけるX線半値幅は、測定対象物すなわち上述の第1構造、第2構造及び第3構造による各化合物半導体1の、化合物半導体層4の(004)方向におけるω方向の半値幅である。
なお、この実施の形態におけるX線半値幅は、測定対象物すなわち上述の第1構造、第2構造及び第3構造による各化合物半導体1の、化合物半導体層4の(004)方向におけるω方向の半値幅である。
[表1]から、上述の第1構造、第2構造及び第3構造による各化合物半導体のうち、第2構造による化合物半導体に対する測定において最も小さいX線半値幅が得られ、また、第3構造による場合に比し、第1構造または第2構造による場合に、化合物半導体層4の結晶性は良好なものとされることがわかった。
化合物半導体1を構成する化合物半導体層4の表面すなわち波状面の凹凸の高低差に対する、結晶性に関する評価となるX線半値幅の測定結果を、図6に示す。
この結果から、測定の範囲(高低差20nm〜200nm)において、凹凸の高低差が大きいほど化合物半導体層4の結晶性が良好であることがわかる。
この結果から、測定の範囲(高低差20nm〜200nm)において、凹凸の高低差が大きいほど化合物半導体層4の結晶性が良好であることがわかる。
次に、これら第1構造、第2構造及び第3構造による各化合物半導体1に対して、透過型電子顕微鏡(TEM)により行った、転位密度の測定結果を[表2]に示す。
[表2]から、上述の第1構造、第2構造及び第3構造による各化合物半導体のうち、第2構造による化合物半導体に対する測定において最も転位密度が低く抑えられ、また、表面の凹凸が極端に小さかった第3構造による化合物半導体に比して、第1構造及び第2構造による化合物半導体によれば、十分に転位密度が低く抑えられ、結晶性が改善されたことがわかった。
以上の構造例及び測定結果より、バッファ層3の厚さ及び組成が共通であっても、バッファ層3或いは化合物半導体層4の上面が特定方向の凹凸による波状面とされた場合には、化合物半導体層4の結晶性が特に良好なものとされることがわかった。
これは、表面が波状になり、結晶の3次元的な成長が促進されることによって、結晶内部の歪エネルギーが減少し、転位の発生が抑制されたためと考えられる。
これは、表面が波状になり、結晶の3次元的な成長が促進されることによって、結晶内部の歪エネルギーが減少し、転位の発生が抑制されたためと考えられる。
また、第1構造〜第3構造による化合物半導体において、凹凸の高低差が最も大きい第2構造による構成が、最も良好な結晶性を有すると考えられるが、化合物半導体1において波状面の凹凸の高低差が200nmを超えると、化合物半導体によってデバイスを構成した場合に、他の部材との接合等に問題が生じ、デバイスの特性に悪影響が生じると考えられる。
よって、本発明による化合物半導体を構成する化合物半導体層の表面における凹凸の高低差は、25nm以上200nm以下が好適であり、更に好ましくは40nm以上150nm以下が最適であると考えられる。
よって、本発明による化合物半導体を構成する化合物半導体層の表面における凹凸の高低差は、25nm以上200nm以下が好適であり、更に好ましくは40nm以上150nm以下が最適であると考えられる。
[化合物半導体の第2の実施例]
本発明による化合物半導体の第2の実施例について、図7及び図8を参照して説明する。
本発明による化合物半導体の第2の実施例について、図7及び図8を参照して説明する。
この第2の実施例は、基体2がSiよりなる実施例である。
通常、Siによる基板上にGaAs層を直接成長させると多数の欠陥が発生してしまい、バッファ層を介して化合物半導体層を形成しても結晶性の悪化は避けられない。しかし、この実施例においては、化合物半導体1において、図7Aに概略断面図を示すように、基体2とバッファ層3との間に、第1及び第2のバッファ下地層5及び6を介在させて化合物半導体1を構成したものであり、このようにすることによって、欠陥発生が抑制される。
通常、Siによる基板上にGaAs層を直接成長させると多数の欠陥が発生してしまい、バッファ層を介して化合物半導体層を形成しても結晶性の悪化は避けられない。しかし、この実施例においては、化合物半導体1において、図7Aに概略断面図を示すように、基体2とバッファ層3との間に、第1及び第2のバッファ下地層5及び6を介在させて化合物半導体1を構成したものであり、このようにすることによって、欠陥発生が抑制される。
この場合、バッファ層3の構成は、In組成Xを0から0.45まで変化させたInXGa(1−X)Asによる構成とし、図7Bに示すように、膜厚と共にIn組成が連続的に増加し、かつその変化率が厚さに従って減少する構成とした。
なお、このバッファ層3の形成は、必ずしもこの構成によらなくとも、例えば上述したような膜厚に対して直線的にIn組成が増加する構成によるなど、所望の構成とすることができる。
なお、このバッファ層3の形成は、必ずしもこの構成によらなくとも、例えば上述したような膜厚に対して直線的にIn組成が増加する構成によるなど、所望の構成とすることができる。
図7Aに示すような構成によって、本発明による化合物半導体においては、基体2がSiからなり、バッファ層3上に形成される化合物半導体層4と上述の基体2との間の格子不整合性が2%以上である場合にも、化合物半導体層4における転位すなわち結晶欠陥を低減することができるものである。
なお、上述の第1及び第2のバッファ下地層5及び6は、以下に説明するような2段階成長法によって形成することが望ましい。
すなわち、まず、成長温度を低温例えば300℃として第1のバッファ下地層5(厚さ100Å)を形成した後、例えば温度を800℃まで上昇させてアニール処理を行い、第1のバッファ下地層5中の転位すなわち結晶欠陥の移動を促進して転位の低減化を図った後、温度を高温例えば600℃として第2のバッファ下地層6(厚さ1μm)を形成する。
すなわち、まず、成長温度を低温例えば300℃として第1のバッファ下地層5(厚さ100Å)を形成した後、例えば温度を800℃まで上昇させてアニール処理を行い、第1のバッファ下地層5中の転位すなわち結晶欠陥の移動を促進して転位の低減化を図った後、温度を高温例えば600℃として第2のバッファ下地層6(厚さ1μm)を形成する。
また、上述のアニール処理において、図8に示すような、温度を例えば100℃まで下げてから、800℃まで昇温した状態で5分間アニールを行って100℃まで降温する作業を例えば3回繰り返すサーマルサイクルアニール(TCA;Thermal Cycle Anneal)を導入することによって、より効果的に転位の低減化を図ることができる。
[半導体装置の第1の実施例]
本発明による半導体装置の第1の実施例として、本発明による化合物半導体を有する発光素子の実施の形態例について、図9の概略断面図を参照して説明する。
本発明による半導体装置の第1の実施例として、本発明による化合物半導体を有する発光素子の実施の形態例について、図9の概略断面図を参照して説明する。
この実施例において、本発明による半導体装置すなわち発光素子21は、基体22上に、バッファ層23が形成され、このバッファ層23上に、後述するように、複数の化合物半導体層による発光部24が形成され、基体22の裏面に第1電極25が、発光部24の上面に第2電極26が被着形成された構成を有する。
なお、バッファ層23は、上述の化合物半導体の実施例において説明した、厚さにしたがって連続的に組成が変化する構成とすることができる。
また、発光部24を構成する各化合物半導体層24a〜24cは、それぞれの上面を、上述の化合物半導体の実施例において説明した所望の凹凸による波状面とすることができることから、発光部24は、良好な結晶性を有する構成とすることができる。
また、発光部24を構成する各化合物半導体層24a〜24cは、それぞれの上面を、上述の化合物半導体の実施例において説明した所望の凹凸による波状面とすることができることから、発光部24は、良好な結晶性を有する構成とすることができる。
この実施例において、発光部24は、複数の化合物半導体層、例えば例えば第1導電型(例えばn型)のInPよりなる第1導電型クラッド層24aと、例えばInGaAsPによる活性層24bと、例えば第2導電型(例えばp型)のInPよりなる第2導電型クラッド層24cとを有する。すなわち、この実施例は、半導体レーザを例とする、本発明による半導体装置の一例としての発光素子の実施例である。
[半導体装置の第2の実施例]
次に、本発明による半導体装置の第2の実施例として、本発明による化合物半導体を有する受光素子の実施の形態例について、図10の概略断面図を参照して説明する。
次に、本発明による半導体装置の第2の実施例として、本発明による化合物半導体を有する受光素子の実施の形態例について、図10の概略断面図を参照して説明する。
この実施例において、本発明による半導体装置すなわち受光素子31は、基体32上に、バッファ層33が形成され、このバッファ層33上に、後述するように、複数の化合物半導体層による受光部34が形成され、基体32の裏面に第1電極35が、受光部34の上面に第2電極36が被着形成された構成を有する。
なお、バッファ層33は、上述の化合物半導体の実施例において説明した、厚さにしたがって段階的に組成が変化する構成とすることができる。
また、受光部34を構成する各化合物半導体層34a及び34cは、それぞれの上面を、上述の化合物半導体の実施例において説明した所望の凹凸による波状面とすることができることから、受光部34は、良好な結晶性を有する構成とすることができる。
また、受光部34を構成する各化合物半導体層34a及び34cは、それぞれの上面を、上述の化合物半導体の実施例において説明した所望の凹凸による波状面とすることができることから、受光部34は、良好な結晶性を有する構成とすることができる。
この実施例において、受光部34は、複数の化合物半導体層、例えばIn0.53GaAsによる空乏層34aと、例えば第2導電型(例えばp型)のIn0.53GaAsによる第2導電層34bとを有する。すなわち、この実施例は、フォトダイオードを例とする、本発明による半導体装置の一例としての受光素子の実施例である。
以上の実施の形態によって説明したように、本発明による化合物半導体及び半導体装置によれば、化合物半導体層の表面が、特定方向の凹凸による波状面とされた構成とすることによって、効果的に歪が緩和され、結晶欠陥が低減されることから、化合物半導体層の結晶性の向上が図られる。上述の波状面の凹凸の高低差を25nm以上200nm以下、に選定した場合には、化合物半導体層の結晶性を特に良好なものとすることができる。
また、本発明による化合物半導体及び半導体装置においては、基体がGaAsもしくはSiよりなる構成とすることができることから、光通信用の1.3μm〜1.5μm波長帯の光学素子等の付加価値の高いデバイスの作製が可能となるものである。
また、本発明による化合物半導体及び半導体装置においては、基体がGaAsもしくはSiよりなる構成とすることができることから、光通信用の1.3μm〜1.5μm波長帯の光学素子等の付加価値の高いデバイスの作製が可能となるものである。
なお、本発明による化合物半導体及び半導体装置は、この実施の形態例に限られるものでないことは言うまでもない。
例えば、上述の実施の形態においては、凹凸による波状面の形成を、成長温度の選定によって制御する例を説明したが、これを、V族原料とIII族原料の供給比(いわゆる5/3比)の選定によって制御して、所望の形状及び結晶性を有する化合物半導体1を構成することもできる。
1・・・化合物半導体、2・・・基体(基板)、3・・・バッファ層、3a・・・第1のバッファ構成層、3b・・・第2のバッファ構成層、3c・・・第3のバッファ構成層、3d・・・第4のバッファ構成層、4・・・化合物半導体層、5・・・第1のバッファ下地層、6・・・第2のバッファ下地層、11・・・化合物半導体の製造装置(MOCVD装置)、11a・・・原料供給系、11b・・・成膜系、12・・・ガス供給部、12a〜12e・・・ガス供給源、13a〜13e・・・流量制御装置、14・・・バブラー部、14a〜14c・・・バブラー、15・・・供給ライン、16・・・成長室、17・・・サセプタ、18・・・加熱器、19・・・排気ポート、21・・・半導体装置(発光素子)、22・・・基体、23・・・バッファ層、24・・・発光部、24a・・・第1導電型クラッド層、24b・・・活性層、24c・・・第2導電型クラッド層、25・・・第1電極、26・・・第2電極、31・・・半導体装置(受光素子)、32・・・基体、33・・・バッファ層、34・・・受光部、34a・・・空乏層、34b・・・第2導電層、35・・・第1電極、36・・・第2電極、101・・・従来の化合物半導体、102・・・InP基板、103・・・バッファ層、104・・・光吸収層、105・・・窓層
Claims (8)
- 基体と、該基体に対し2%以上の格子不整合性を有する化合物半導体層とから成る化合物半導体であって、
上記基体上に、歪を緩和するバッファ層を介して上記化合物半導体層が形成され、
上記化合物半導体層の表面が、特定方向の凹凸による波状面とされたことを特徴とする化合物半導体。 - 上記バッファ層及び上記化合物半導体層が、III−V族化合物半導体からなることを特徴とする請求項1に記載の化合物半導体。
- 上記波状面の凹凸の高低差が、25nm以上200nm以下であることを特徴とする請求項1または2に記載の化合物半導体。
- 上記基体が、GaAsもしくはSiよりなることを特徴とする請求項1または2に記載の化合物半導体。
- 基体と、該基体に対し2%以上の格子不整合性を有する化合物半導体層とから成る化合物半導体を有する半導体装置であって、
上記基体上に、歪を緩和するバッファ層を介して上記化合物半導体層が形成され、
上記化合物半導体層の表面が、特定方向の凹凸による波状面とされたことを特徴とする半導体装置。 - 上記バッファ層及び上記化合物半導体層が、III−V族化合物半導体からなることを特徴とする請求項5に記載の半導体装置。
- 上記波状面の凹凸の高低差が、25nm以上200nm以下であることを特徴とする請求項5または6に記載の半導体装置。
- 上記基体が、GaAsもしくはSiよりなることを特徴とする請求項5または6に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004081238A JP2005263588A (ja) | 2004-03-19 | 2004-03-19 | 化合物半導体及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004081238A JP2005263588A (ja) | 2004-03-19 | 2004-03-19 | 化合物半導体及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005263588A true JP2005263588A (ja) | 2005-09-29 |
Family
ID=35088511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004081238A Pending JP2005263588A (ja) | 2004-03-19 | 2004-03-19 | 化合物半導体及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005263588A (ja) |
-
2004
- 2004-03-19 JP JP2004081238A patent/JP2005263588A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101096331B1 (ko) | 화합물 반도체의 제조 방법 및 반도체 장치의 제조 방법 | |
US6593016B1 (en) | Group III nitride compound semiconductor device and producing method thereof | |
US9472720B2 (en) | Nitride semiconductor wafer, nitride semiconductor element, and method for manufacturing nitride semiconductor wafer | |
JP4948720B2 (ja) | 窒素化合物半導体積層物、発光素子、光ピックアップシステム、および窒素化合物半導体積層物の製造方法。 | |
JP6055908B2 (ja) | エピタキシ基板、エピタキシ基板の製造方法、およびエピタキシ基板を備えたオプトエレクトロニクス半導体チップ | |
JP4991828B2 (ja) | 窒化ガリウム系化合物半導体の作製方法 | |
US20080230800A1 (en) | N-Type Group III Nitride Semiconductor Layered Structure | |
JP2010225870A (ja) | 半導体素子 | |
CN102067286A (zh) | 氮化物半导体的晶体生长方法和半导体装置的制造方法 | |
JP2012204540A (ja) | 半導体装置およびその製造方法 | |
JP4781028B2 (ja) | Iii族窒化物半導体積層体及びiii族窒化物半導体発光素子の製造方法 | |
JP2006324512A (ja) | 窒化物半導体薄膜およびその製造方法 | |
JP4440876B2 (ja) | 半導体量子ドット構造の製造方法 | |
JP2005263588A (ja) | 化合物半導体及び半導体装置 | |
JP4545074B2 (ja) | 半導体の製造方法 | |
JP2005268646A (ja) | 化合物半導体及び半導体装置 | |
JP2007173316A (ja) | 窒化物半導体発光素子及びその製造方法 | |
JP2005268645A (ja) | 化合物半導体及び半導体装置 | |
Mori | Lattice mismatched epitaxy of heterostructures for non-nitride green light emitting devices | |
JP2010287818A (ja) | 半導体発光素子用エピタキシャルウェハの製造方法 | |
WO2011105066A1 (ja) | 半導体基板、半導体デバイスおよび半導体基板の製造方法 | |
JP2023122382A (ja) | 半導体積層体の製造方法及び半導体積層体 | |
JP2022126520A (ja) | テンプレート基板及びその製造方法 | |
JP2012160551A (ja) | 光電変換素子の製造方法および光電変換素子 | |
Sung et al. | Thermal-treatment induced deep electron traps in AlInP |