CN110517948B - 一种硅衬底上外延InP半导体的方法及制得的半导体器件 - Google Patents

一种硅衬底上外延InP半导体的方法及制得的半导体器件 Download PDF

Info

Publication number
CN110517948B
CN110517948B CN201910683597.7A CN201910683597A CN110517948B CN 110517948 B CN110517948 B CN 110517948B CN 201910683597 A CN201910683597 A CN 201910683597A CN 110517948 B CN110517948 B CN 110517948B
Authority
CN
China
Prior art keywords
layer
inp
low temperature
growing
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910683597.7A
Other languages
English (en)
Other versions
CN110517948A (zh
Inventor
常虎东
孙兵
翟明龙
苏永波
丁芃
刘洪刚
金智
刘新宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201910683597.7A priority Critical patent/CN110517948B/zh
Publication of CN110517948A publication Critical patent/CN110517948A/zh
Application granted granted Critical
Publication of CN110517948B publication Critical patent/CN110517948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides

Abstract

本发明涉及一种硅衬底上外延InP半导体的方法及制得的半导体器件。该方法包括下列步骤：在硅基半导体上依次沉积SiO2和Al2O3介质层；在所述SiO2和Al2O3介质层上刻蚀出介质槽；以所述SiO2和Al2O3介质层为掩模，干法刻蚀所述硅基半导体，形成硅的V型槽；腐蚀去掉所述Al2O3介质层；在所述硅的V型槽上采用选区外延的方法低温生长GaAs层；在所述GaAs层上低温生长InxGayP层；在所述InxGayP层上低温生长InP层；在所述低温生长的InP层上高温生长InP层。本发明能有效减少InP外延缺陷，提高材料质量。

Description

一种硅衬底上外延InP半导体的方法及制得的半导体器件
技术领域
本发明涉及半导体材料领域，特别涉及一种硅衬底上外延InP半导体的方法及制得的半导体器件。
背景技术
基于硅基CMOS技术的现代集成电路随着CMOS器件的特征尺寸的不断缩小，在集成度、功耗和器件特性方面不断进步。另一方面，化合物半导体器件与集成电路在超高速电路、微波电路、太赫兹电路、光电集成电路等领域获得长足发展。由于硅基半导体CMOS芯片与化合物半导体半导体芯片很难在同一晶圆厂生产，无法实现工艺兼容，但是如果将两者有机结合进而突破集成电路设计领域存在的器件选型有限，各种不同材料器件不能混合集成的难题，必将实现集成电路设计、性能的大幅度提升。
在硅基半导体上实现InP材料的外延，是实现硅器件和InP基器件集成的重要途径，必然可以提升异构集成集成电路的制造能力，并且如何降低外延缺陷是亟待解决的主要问题。
发明内容
本发明的第一目的在于提供一种硅衬底上外延InP半导体的方法，该方法采用双层介质掩膜制作V型槽，以及多层材料过渡的手段有效降低了InP外延缺陷，提高了材料质量。
本发明的第二目的在于提供一种半导体器件，该材料缺陷少，质量高。
为了实现以上目的，本发明提供了以下技术方案：
一种硅衬底上外延InP半导体的方法，包括下列步骤：
步骤1：在硅衬底上依次沉积SiO2和Al2O3介质层；
步骤2：在所述SiO2和Al2O3介质层上刻蚀出介质槽；
步骤3：以所述SiO2和Al2O3介质层为掩模，干法刻蚀所述衬底，形成硅的V型槽；
步骤4：腐蚀去掉所述Al2O3介质层；
步骤5：在所述硅的V型槽上采用选区外延的方法低温生长GaAs层；
步骤6：在所述GaAs层上低温生长InxGayP层，x＝0.4～0.5，y＝0.5～0.6；
步骤7：在所述InxGayP层上低温生长InP层；
步骤8：在所述低温生长的InP层上高温生长InP层。
该方法可以达到以下技术效果：
首先，采用SiO2/Al2O3双层介质，先刻蚀介质槽，后以Al2O3介质作为硬掩模刻蚀硅材料刻蚀深V型槽，可以实现很高的深宽比。
其次，通过依次生长GaAs、InxGayP两种材料，将晶格逐渐弛豫到InP相近的晶格，并采用低温生长InP层这一方法，可以显著降低外延缺陷，获得更高质量的InP材料。InxGayP作为过渡层，元素配比可以适当调整，例如x＝0.4～0.5(例如0.43、0.45、0.47、0.49等)，y＝0.5～0.6(例如0.53、0.55、0.57、0.59等)。
另外，该方法还可以控制每个沉积层的厚度或介质槽的尺寸，既能达到减薄目的，又能保持半导体材料的优良特性，具体如下典型的特征。
优选地，所述步骤1的SiO2和Al2O3介质层的厚度分别为为25～35nm、15～25nm。
优选地，所述步骤2的介质槽的宽度为100nm～10μm。
优选地，所述步骤3的硅的V型槽的宽度为100nm～10μm，深度为500nm～5μm。
优选地，所述步骤5的低温生长GaAs的厚度为50nm-1μm。
优选地，所述步骤6的低温生长InxGayP层的厚度为50nm-1μm，InxGayP优选为In0.45Ga0.55P。
优选地，所述步骤7的低温生长InP的厚度为50nm-1μm。
优选地，所述步骤8的高温生长InP的厚度为50nm-1μm。
本发明所述的低温生长InP指本领域的常规低温生长温度，例如典型的在450～550℃下生长的InP层。
本发明所述的高温生长InP指本领域的常规高温生长温度，例如典型的在600～700℃下生长的InP层。
本发明所述的低温生长InxGayP层指本领域的常规高温生长温度，例如典型的在450～550℃下生长。
本发明所述的低温生长GaAs层指本领域的常规高温生长温度，例如典型的在450～550℃下生长。
以上方法中，步骤4的腐蚀方法可采用任意可行的方法，例如典型的采用碱为腐蚀液进行腐蚀。
综上，与现有技术相比，本发明达到了以下技术效果：
(1)V型槽深宽比更高：
(2)InP外延缺陷少；
(3)材料更趋于薄型化；
(4)工序简单，能实现自动化操作。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。
图1为本发明实施例1提供的制备方法流程图。
具体实施方式
下面将结合实施例对本发明的实施方案进行详细描述，但是本领域技术人员将会理解，下列实施例仅用于说明本发明，而不应视为限制本发明的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
实施例1
如图1所示，对某一硅衬底加工：
步骤1：在硅衬底上依次沉积SiO2和Al2O3介质层，厚度分别为25nm、15nm；
步骤2：在所述SiO2和Al2O3介质层上刻蚀出介质槽，宽度为100nm；
步骤3：以所述SiO2和Al2O3介质层为掩模，干法刻蚀硅衬底，形成硅的V型槽，宽度为100nm～10μm，深度为500nm；
步骤4：腐蚀去掉所述Al2O3介质层；
步骤5：在所述硅的V型槽上采用选区外延的方法低温生长GaAs层，厚度为50nm；
步骤6：在所述GaAs层上低温生长In0.45Ga0.55P层，厚度为50nm；
步骤7：在所述In0.45Ga0.55P层上低温生长InP层，厚度为50nm；
步骤8：在所述低温生长的InP层上高温生长InP层，厚度为50nm。
实施例2
步骤1：在某一硅衬底上依次沉积SiO2和Al2O3介质层，厚度分别为30nm、20nm；
步骤2：在所述SiO2和Al2O3介质层上刻蚀出介质槽，宽度为1μm；
步骤3：以所述SiO2和Al2O3介质层为掩模，干法刻蚀硅衬底，形成硅的V型槽，宽度为100nm～10μm，深度为1μm；
步骤4：腐蚀去掉所述Al2O3介质层；
步骤5：在所述硅的V型槽上采用选区外延的方法低温生长GaAs层，厚度为50nmμm；
步骤6：在所述GaAs层上低温生长In0.45Ga0.55P层，厚度为50nm；
步骤7：在所述In0.45Ga0.55P层上低温生长InP层，厚度为50nm；
步骤8：在所述低温生长的InP层上高温生长InP层，厚度为50nm。
实施例3
步骤1：在某一硅衬底上依次沉积SiO2和Al2O3介质层，厚度分别为35nm、25nm；
步骤2：在所述SiO2和Al2O3介质层上刻蚀出介质槽，宽度为10μm；
步骤3：以所述SiO2和Al2O3介质层为掩模，干法刻蚀所述硅衬底，形成硅的V型槽，宽度为100nm～10μm，深度为5μm；
步骤4：腐蚀去掉所述Al2O3介质层；
步骤5：在所述硅的V型槽上采用选区外延的方法低温生长GaAs层，厚度为1μm；
步骤6：在所述GaAs层上低温生长In0.45Ga0.55P层，厚度为1μm；
步骤7：在所述In0.45Ga0.55P层上低温生长InP层，厚度为1μm；
步骤8：在所述低温生长的InP层上高温生长InP层，厚度为1μm。
实施例4
步骤1：在某一硅衬底上依次沉积SiO2和Al2O3介质层，厚度分别为35nm、25nm；
步骤2：在所述SiO2和Al2O3介质层上刻蚀出介质槽，宽度为10μm；
步骤3：以所述SiO2和Al2O3介质层为掩模，干法刻蚀所述硅衬底，形成硅的V型槽，宽度为100nm～10μm，深度为5μm；
步骤4：腐蚀去掉所述Al2O3介质层；
步骤5：在所述硅的V型槽上采用选区外延的方法低温生长GaAs层，厚度为1μm；
步骤6：在所述GaAs层上低温生长In0.40Ga0.50P层，厚度为1μm；
步骤7：在所述In0.45Ga0.55P层上低温生长InP层，厚度为1μm；
步骤8：在所述低温生长的InP层上高温生长InP层，厚度为1μm。
以上实施例制得的InP材料均显示出较优的质量，无明显缺陷。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种硅衬底上外延InP半导体的方法，其特征在于，包括下列步骤：
步骤1：在硅衬底上依次沉积SiO2和Al2O3介质层；
步骤2：在所述SiO2和Al2O3介质层上刻蚀出介质槽；
步骤3：以所述SiO2和Al2O3介质层为掩模，干法刻蚀所述硅衬底，形成硅的V型槽；
步骤4：腐蚀去掉所述Al2O3介质层；
步骤5：在所述硅的V型槽上采用选区外延的方法低温生长GaAs层；
步骤6：在所述GaAs层上低温生长In0.45Ga0.55P层；
步骤7：在所述In0.45Ga0.55P层上低温生长InP层；
步骤8：在所述低温生长的InP层上高温生长InP层。
2.根据权利要求1所述的方法，其特征在于，所述步骤1的SiO2和Al2O3介质层的厚度分别为25～35nm、15～25nm。
3.根据权利要求1所述的方法，其特征在于，所述步骤2的介质槽的宽度为100nm～10μm。
4.根据权利要求1-3任一项所述的方法，其特征在于，所述步骤3的硅的V型槽的宽度为100nm～10μm，深度为500nm～5μm。
5.根据权利要求1所述的方法，其特征在于，所述步骤4的腐蚀方法为：采用碱为腐蚀液进行腐蚀。
6.根据权利要求1所述的方法，其特征在于，所述步骤5的低温生长GaAs的厚度为50nm-1μm。
7.根据权利要求1所述的方法，其特征在于，所述步骤6的低温生长In0.45Ga0.55P层的厚度为50nm-1μm。
8.根据权利要求1所述的方法，其特征在于，所述步骤7的低温生长InP的厚度为50nm-1μm。
9.根据权利要求1、6、7或8所述的方法，其特征在于，所述步骤8的高温生长InP的厚度为50nm-1μm。
10.一种半导体器件，其特征在于，采用权利要求1-9任一项所述的方法制得。
CN201910683597.7A 2019-07-26 2019-07-26 一种硅衬底上外延InP半导体的方法及制得的半导体器件 Active CN110517948B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910683597.7A CN110517948B (zh) 2019-07-26 2019-07-26 一种硅衬底上外延InP半导体的方法及制得的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910683597.7A CN110517948B (zh) 2019-07-26 2019-07-26 一种硅衬底上外延InP半导体的方法及制得的半导体器件

Publications (2)

Publication Number Publication Date
CN110517948A CN110517948A (zh) 2019-11-29
CN110517948B true CN110517948B (zh) 2021-12-21

Family

ID=68623638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910683597.7A Active CN110517948B (zh) 2019-07-26 2019-07-26 一种硅衬底上外延InP半导体的方法及制得的半导体器件

Country Status (1)

Country Link
CN (1) CN110517948B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668090B (zh) * 2020-07-31 2023-03-14 广东省大湾区集成电路与系统应用研究院 一种半导体结构及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW546686B (en) * 2001-04-23 2003-08-11 Motorola Inc Mixed-signal semiconductor structure, device including the structure, and methods of forming the device and the structure
CN1956217A (zh) * 2005-10-28 2007-05-02 茂德科技股份有限公司 快闪存储器结构及其制备方法
CN101271828A (zh) * 2007-03-19 2008-09-24 海力士半导体有限公司 半导体器件中用硬掩模层的蚀刻斜坡形成精细图案的方法
CN101300663A (zh) * 2005-05-17 2008-11-05 琥珀波系统公司 具有降低了的位错缺陷密度的晶格失配的半导体结构和相关的器件制造方法
US7598148B1 (en) * 2004-10-15 2009-10-06 Fields Charles H Non-self-aligned heterojunction bipolar transistor and a method for preparing a non-self-aligned heterojunction bipolar transistor
CN105304706A (zh) * 2015-10-08 2016-02-03 成都嘉石科技有限公司 Si基MHEMT外延结构
CN106531683A (zh) * 2016-12-29 2017-03-22 中国科学院微电子研究所 一种绝缘体上半导体材料衬底结构及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5636149A (en) * 1979-08-31 1981-04-09 Fujitsu Ltd Forming method for resistance region
JPH06101585B2 (ja) * 1986-09-26 1994-12-12 徳三 助川 発光素子用材料およびその製作方法
US20070158684A1 (en) * 2003-06-13 2007-07-12 Sumitomo Chemical Company, Limited Compound semiconductor, method of producing the same, and compound semiconductor device
CN105448978A (zh) * 2016-01-06 2016-03-30 无锡中微晶园电子有限公司 一种用于硅衬底集成mHEMT器件的外延层结构及其生长方法
CN107026390A (zh) * 2017-03-15 2017-08-08 北京邮电大学 一种1．55微米波长GaAs基微腔激光器制备方法及装置
CN108418095B (zh) * 2018-02-06 2019-08-06 北京邮电大学 电注入长波长硅基纳米激光器阵列的外延材料制备方法
RU2690859C1 (ru) * 2018-05-30 2019-06-06 Российская Федерация, от имени которой выступает ФОНД ПЕРСПЕКТИВНЫХ ИССЛЕДОВАНИЙ Способ изготовления полупроводниковых гетероструктур с атомарно гладкими стоп-слоями InGaP и InP на подложках GaAs и InP

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW546686B (en) * 2001-04-23 2003-08-11 Motorola Inc Mixed-signal semiconductor structure, device including the structure, and methods of forming the device and the structure
US7598148B1 (en) * 2004-10-15 2009-10-06 Fields Charles H Non-self-aligned heterojunction bipolar transistor and a method for preparing a non-self-aligned heterojunction bipolar transistor
CN101300663A (zh) * 2005-05-17 2008-11-05 琥珀波系统公司 具有降低了的位错缺陷密度的晶格失配的半导体结构和相关的器件制造方法
CN1956217A (zh) * 2005-10-28 2007-05-02 茂德科技股份有限公司 快闪存储器结构及其制备方法
CN101271828A (zh) * 2007-03-19 2008-09-24 海力士半导体有限公司 半导体器件中用硬掩模层的蚀刻斜坡形成精细图案的方法
CN105304706A (zh) * 2015-10-08 2016-02-03 成都嘉石科技有限公司 Si基MHEMT外延结构
CN106531683A (zh) * 2016-12-29 2017-03-22 中国科学院微电子研究所 一种绝缘体上半导体材料衬底结构及其制备方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Catalyst-free growth of InP nanowires on patterned Si (001) substrate by using GaAs buffer layer;Shiyan Li等;《Journal of Crystal Growth》;20160130;第440卷;第81-85页 *
Nanopore patterning using Al2O3 hard masks on SOI substrates;Xiaofeng Wang等;《Journal of Micromechanics and Microengineering》;20150618;第25卷(第7期);第1-6页 *
基于低温InGaP组分渐变缓冲层的InP/GaAs异质外延;刘红兵;《中国优秀硕士学位论文全文数据库》;20100315(第3期);第I135-40页 *

Also Published As

Publication number Publication date
CN110517948A (zh) 2019-11-29

Similar Documents

Publication Publication Date Title
KR920010132B1 (ko) 재 성장법을 이용한 구조가 다른 에피층의 제조방법
US20180151359A1 (en) Growing III-V Compound Semiconductors from Trenches Filled with Intermediate Layers
CN101853808B (zh) 形成电路结构的方法
US8603898B2 (en) Method for forming group III/V conformal layers on silicon substrates
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
JP2007326771A (ja) 形成方法および化合物半導体ウェハ
US8987141B2 (en) Method of manufacturing Si-based high-mobility group III-V/Ge channel CMOS
CN111681946B (zh) 氮化镓单晶衬底的制备方法
CN110600549B (zh) 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法
CN110517948B (zh) 一种硅衬底上外延InP半导体的方法及制得的半导体器件
JP2015088756A (ja) 基板構造体とそれを含むｃｍｏｓ素子及びその製造方法
CN209880627U (zh) 基于晶圆键合技术的Ⅲ-Ⅴ/Si异质结构
CN103177971B (zh) Nmos器件及其制备方法
US20080296616A1 (en) Gallium nitride-on-silicon nanoscale patterned interface
CN111681951A (zh) 一种半导体结构及其制造方法
CN209843716U (zh) 一种增强型AlGaN/GaN MOS-HEMT器件结构
US7129184B2 (en) Method of depositing an epitaxial layer of SiGe subsequent to a plasma etch
US9269569B1 (en) Low defect density lattice-mismatched semiconductor devices and methods of fabricating same
US20160276471A1 (en) Semiconductor Component and Method for Producing a Semiconductor Component in a Substrate having a Crystallographic (100) Orientation
CN214797333U (zh) 一种石墨烯掩膜生长氮化镓的衬底
KR20050088664A (ko) 질화물 반도체 소자 및 그 제조방법
CN110534417B (zh) 硅基半导体与化合物半导体异构集成方法及异构集成器件
KR20030067965A (ko) 질화물 반도체 기판 및 그의 제조 방법
CN114823714A (zh) 一种单片异质集成结构及制备方法
TWI221001B (en) A method for growing a GaAs epitaxial layer on Ge/GeSi/Si substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant