CN106531683A - 一种绝缘体上半导体材料衬底结构及其制备方法 - Google Patents
一种绝缘体上半导体材料衬底结构及其制备方法 Download PDFInfo
- Publication number
- CN106531683A CN106531683A CN201611243728.2A CN201611243728A CN106531683A CN 106531683 A CN106531683 A CN 106531683A CN 201611243728 A CN201611243728 A CN 201611243728A CN 106531683 A CN106531683 A CN 106531683A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulator
- semiconductor
- silicon substrate
- monocrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012212 insulator Substances 0.000 title claims abstract description 103
- 239000000758 substrate Substances 0.000 title claims abstract description 93
- 239000000463 material Substances 0.000 title claims abstract description 68
- 238000002360 preparation method Methods 0.000 title abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 238000001451 molecular beam epitaxy Methods 0.000 claims abstract description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 48
- 238000000151 deposition Methods 0.000 claims description 23
- 238000001039 wet etching Methods 0.000 claims description 15
- 229910052738 indium Inorganic materials 0.000 claims description 13
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000002253 acid Substances 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 11
- 238000000206 photolithography Methods 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 9
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000007740 vapor deposition Methods 0.000 claims description 7
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 238000000407 epitaxy Methods 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 4
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical group [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 3
- 230000007547 defect Effects 0.000 claims description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 claims description 2
- 238000009279 wet oxidation reaction Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 230000010354 integration Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 17
- 150000001875 compounds Chemical class 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种绝缘体上半导体材料衬底结构及其制备方法，该绝缘体上半导体材料衬底结构包括单晶硅衬底、绝缘体层、缓冲层和高迁移率半导体层，所述绝缘体层置于所述单晶硅衬底之上，所述缓冲层置于所述单晶硅衬底之上并置于所述绝缘体层之间，所述高迁移率半导体层置于所述绝缘体层和所述缓冲层之上。该绝缘体上半导体材料衬底结构的制备方法采用金属有机化学气相沉积法或分子束外延的方法，在硅衬底上实现绝缘体上高迁移率半导体材料的外延生长，在后摩尔时代高迁移率CMOS集成技术中具有重要的应用价值。
Description
技术领域
本发明涉及半导体集成技术领域，尤其涉及一种绝缘体上半导体材料衬底结构及其制备方法。
背景技术
半导体技术作为信息产业的核心和基础，被视为衡量一个国家科学技术进步和综合国力的重要标志。在过去的40多年中，以硅CMOS技术为基础的集成电路技术遵循摩尔定律通过缩小器件的特征尺寸来提高芯片的工作速度、增加集成度以及降低成本，集成电路的特征尺寸由微米尺度减小到纳米尺度。但是当MOS器件的栅长减小到90纳米后，栅氧化层的厚度只有1.2纳米，摩尔定律开始面临来自物理与技术方面的双重挑战。引入新材料、新结构成为后摩尔时代的解决方案之一。
在新材料方面，采用高迁移率沟道材料替代传统硅材料将是CMOS技术的重要发展方向，具有高电子迁移率的铟镓砷材料是其中的有力竞争者之一；在新结构方面，绝缘体上超薄体全耗尽器件结构具有优异的器件性能。在硅衬底上实现以上两者的结合，在CMOS集成技术领域具有重要的应用前景。
发明内容
(一)要解决的技术问题
本发明目的在于将具有高迁移率的铟镓砷单晶层集成到硅衬底上，实现硅基绝缘体上铟镓砷单晶层衬底结构，为解决90纳米节点以后传统硅基CMOS器件等比例缩小过程面临的双重极限问题提供支持，即为解决理论和技术的双重极限提供支持。本发明将公开一种绝缘体上半导体材料衬底结构及其制备方法。
(二)技术方案
为达到上述目的，本发明提供一种绝缘体上半导体材料衬底结构，包括单晶硅衬底、绝缘体层、缓冲层和高迁移率半导体层，其特征在于，
所述绝缘体层，置于所述单晶硅衬底之上，绝缘体层中间部分去除，绝缘体层中间的单晶硅衬底表面腐蚀形成V型槽结构；
所述缓冲层，置于所述单晶硅衬底之上，并置于所述绝缘体层之间，其上表面为倒V型结构；
所述高迁移率半导体层，置于所述绝缘体层和所述缓冲层之上。
进一步地，所述绝缘体层，为二氧化硅、氮化硅、三氧化二铝、二氧化铪、二氧化锆以及它们的任意组合，所述绝缘体层的厚度在10纳米至500纳米之间，所述绝缘体层间距在1纳米至500纳米之间；
所述缓冲层，为磷化铟单晶层；
所述高迁移率半导体层，为铟镓砷单晶层，所述高迁移率半导体层各元素原子数比值铟∶镓∶砷＝x∶(1-x)∶1，x的取值范围可设置为0.3＜x＜0.8之间，所述高迁移率半导体层在所述绝缘体层之上的厚度在3埃至1微米之间。
本发明的另一方面提供一种绝缘体上半导体材料衬底结构的制备方法，其特征在于，所述方法包括如下几个步骤：
步骤1：在所述单晶硅衬底上沉积所述绝缘体层的材料层，选择性去除部分所述绝缘体层的材料层，形成所述绝缘体层；
步骤2：采用湿法的方式依次腐蚀和清洗形成所述绝缘体层后的衬底结构，在所述绝缘体层中间的所述单晶硅衬底上表面腐蚀形成V型槽；
步骤3：采用分子束外延或金属有机化学气相沉积的方法沉积所述缓冲层，并在所述缓冲层上沉积界面层；
步骤4：在形成所述界面层的衬底上沉积牺牲层的材料层，采用化学机械抛光的方式将所述牺牲层的材料层抛光，选择性去除部分所述牺牲层的材料层，形成牺牲层；
步骤5：沉积介质层的材料层，并选择性去除部分所述介质层的材料层，形成介质层，去除所述牺牲层，去除所述界面层；
步骤6：采用分子束外延或金属有机化学气相沉积的方法沉积所述高迁移率半导体层，去除所述介质层。
进一步，所述步骤1中，在沉积所述绝缘体层的材料层之前，还包括，清洗所述单晶硅衬底的步骤，即利用标准RCA清洗工艺对所述单晶硅衬底表面进行清洗，并用HF酸对所述单晶硅衬底表面进行钝化处理，HF酸浓度在0.5％-49％之间，抑制所述单晶硅衬底在空气中自然氧化。
进一步，所述绝缘体层的材料层采用等离子增强气相沉积、超高真空化学气相沉积、原子层沉积、湿法氧化或干法氧化中的一种或多种方法组合生成，采用光刻、干法刻蚀或湿法腐蚀的方法去除部分所述绝缘体层的材料层，形成所述绝缘体层。
进一步，所述步骤2中，采用各向异性腐蚀的方式在所述绝缘体层中间的所述单晶硅衬底上表面腐蚀形成V型槽，并用HF酸对所述单晶硅衬底表面进行钝化处理，HF酸浓度在0.5％-49％之间，抑制所述单晶硅衬底在空气中自然氧化。
进一步，所述步骤3中，在分子束外延或金属有机化学气相沉积系统中，首先对所述步骤2获得的衬底表面进行加热重构，然后利用缩颈外延的方法沉积所述缓冲层，将位错缺陷等限制在所述缓冲层下方以及与所述绝缘层的交汇处，所述缓冲层上表面呈倒V型，并在所述缓冲层上沉积所述界面层，所述界面层可以是铟镓砷单晶层，所述界面层各元素原子数比值铟∶镓∶砷＝y∶(1-y)∶1，y的取值范围可设置为0.3＜y＜0.8之间，所述界面层的厚度在3埃至100纳米之间。
进一步，所述步骤4中，所述牺牲层的材料层需要经过化学机械抛光，以确保其表面的粗糙度在1纳米以内，采用光刻、干法刻蚀或湿法腐蚀的方法去除部分所述牺牲层的材料层，形成所述牺牲层。
进一步，所述步骤5中，所述介质层为二氧化硅、氮化硅、三氧化二铝、二氧化铪、二氧化锆以及它们的任意组合，所述介质层采用等离子增强气相沉积或原子层沉积的方法生长，所述牺牲层与所述单晶硅衬底、所述绝缘体层、所述缓冲层、所述界面层和所述介质层具有很大的湿法腐蚀选择性，采用光刻、干法刻蚀或湿法腐蚀的方法去除部分所述介质层的材料层，采用湿法腐蚀的方法去除所述牺牲层。
进一步，所述步骤6中，采用湿法腐蚀的方法去除所述界面层，在分子束外延或金属有机化学气相沉积系统中，对腐蚀完所述界面层的的衬底表面进行加热重构，然后沉积所述高迁移率半导体层，所述介质层用来限制所述高迁移率半导体层的材料层向上生长，在所述绝缘体层上外延出所述高迁移率半导体层的材料层，采用光刻、干法刻蚀或湿法腐蚀的方法去除所述介质层。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明提供的绝缘体上半导体材料衬底结构，在硅衬底上将具有高电子迁移率的铟镓砷材料外延到绝缘层上，突破了化合物半导体材料的尺寸限制，可以以实现大晶圆制备，成本低，在制备下一代CMOS器件时在材料、结构和成本三个方面都具有很大优势。
2、本发明提供的绝缘体上半导体材料衬底结构的制备方法，缓冲层采用缩颈外延的方式制备，可以将位错缺陷等限制在缓冲层下方以及与绝缘层的交汇处，界面层的引入则有利于保护缓冲层上表面晶格的完整性，介质层的引入则有利于限制高迁移率层的生长方向，最终可以实现高质量的绝缘体上半导体材料层。
3、本发明提供的绝缘体上半导体材料衬底结构，是以单晶硅为衬底的，可以有效降低半导体器件的制备成本，还可以实现硅基和化合物半导体器件的单片集成。这些特性表明本发明在后摩尔时代CMOS集成技术、硅基和化合物半导体器件集成领域都具备广阔的应用前景和市场前景。
附图说明
图1为本发明所提供的绝缘体上半导体材料衬底结构的结构示意图；
图2为本发明制备方法中在单晶硅衬底上沉积完绝缘体层的材料层之后的结构示意图；
图3为本发明制备方法中在单晶硅衬底上形成绝缘体层后的结构示意图；
图4为本发明制备方法中在单晶硅衬底上腐蚀出V型槽后的结构示意图；
图5为本发明制备方法中外延完缓冲层之后的结构示意图；
图6为本发明制备方法中外延完界面层之后的结构示意图；
图7为本发明制备方法中选择性去除部分牺牲层之后的结构示意图；
图8为本发明制备方法中沉积完介质层的材料层之后的结构示意图；
图9为本发明制备方法中选择性去除部分介质层的材料层之后的结构示意图；
图10a为本发明制备方法中去除界面层之后的结构示意图；
图10b为本发明制备方法中垂直于图10a平面且穿过缓冲层最低点的平面上的结构示意图；
图11为本发明制备方法中沉积完成高迁移率半导体层之后的结构示意图；
其中，
1为单晶硅衬底、2a为绝缘体层的材料层、2b为绝缘体层、3为缓冲层、4为界面层、5为牺牲层、6a为介质层的材料层、6b为介质层、7为高迁移率半导体层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
实施例1
本实施例具体描述本发明所提供的一种绝缘体上半导体材料衬底结构的结构特征。
图1为本发明所提供的绝缘体上半导体材料衬底结构的结构示意图，如图1所示，本发明提供的绝缘体上半导体材料衬底结构包括单晶硅衬底1、绝缘体层2b、缓冲层3和高迁移率半导体层7，所述绝缘体层2b置于所述单晶硅衬底1之上，绝缘体层中间部分去除，绝缘体层中间的单晶硅衬底表面腐蚀形成V型槽结构；所述缓冲层3，置于所述单晶硅衬底1之上，并置于所述绝缘体层2b之间，其上表面为倒V型结构；所述高迁移率半导体层7置于所述绝缘体层2b和所述缓冲层3之上。
进一步，所述绝缘体层2b为二氧化硅，所述绝缘体层2b的厚度为200纳米，所述绝缘体层2b间距为100纳米，所缓冲层3为磷化铟单晶层，所述高迁移率半导体层7为铟镓砷单晶层，所述高迁移率半导体层7各元素原子数比值铟∶镓∶砷＝0.53∶0.47∶1，所述高迁移率半导体层7在所述绝缘体层之上的厚度为30纳米。
实施例2
本实施例具体描述本发明所提供的一种绝缘体上半导体材料衬底结构的制备方法。
所述制备方法，包括如下步骤：
步骤1：在所述单晶硅衬底1上沉积所述绝缘体层的材料层2a，选择性去除部分所述绝缘体层的材料层2a，形成所述绝缘体层2b。图2为本发明制备方法中在单晶硅衬底上沉积完绝缘体层的材料层之后的结构示意图；图3为本发明制备方法中在单晶硅衬底上形成绝缘体层后的结构示意图。
进一步，所述步骤1中，在沉积所述绝缘体层的材料层2a之前，首先清洗所述单晶硅衬底1，利用标准RCA清洗工艺对所述单晶硅衬底1表面进行清洗，并用HF酸对所述单晶硅衬底1表面进行钝化处理，HF酸浓度为2％，抑制所述单晶硅衬底1在空气中自然氧化。所述绝缘体层的材料层2a采用等离子增强气相沉积的方法生成，采用光刻、干法刻蚀的方法去除部分所述绝缘体层的材料层2a，形成所述绝缘体层2b。
步骤2：采用湿法的方式依次腐蚀和清洗形成所述绝缘体层2b后的衬底结构，在所述绝缘体层2b中间的所述单晶硅衬底1上表面腐蚀形成V型槽；如图4所示，图4为本发明制备方法中在单晶硅衬底上腐蚀出V型槽后的结构示意图。
进一步，所述步骤2中，采用各向异性腐蚀的方式在所述绝缘体层2b中间的所述单晶硅衬底1上表面腐蚀形成V型槽，并用HF酸对所述单晶硅衬底表面进行钝化处理，HF酸浓度位2％，抑制所述单晶硅衬底1在空气中自然氧化。
步骤3：采用分子束外延或金属有机化学气相沉积的方法沉积所述缓冲层3，并在所述缓冲层3上沉积界面层4，所述界面层的引入则有利于在工艺制备过程中保护所述缓冲层上表面晶格的完整性。
图5为本发明制备方法中外延完缓冲层之后的结构示意图；图6为本发明制备方法中外延完界面层之后的结构示意图。
进一步，所述步骤3中，在金属有机化学气相沉积系统中，首先对所述步骤2获得的衬底表面进行加热重构，然后利用缩颈外延的方法沉积所述缓冲层3，所述缓冲层3上表面呈倒V型，并在所述缓冲层3上沉积所述界面层4，所述界面层4为铟镓砷单晶层，所述界面层4各元素原子数比值铟∶镓∶砷＝0.53∶0.47∶1，所述界面层4的厚度为5纳米。
步骤4：在形成所述界面层4的衬底上沉积牺牲层5的材料层，采用化学机械抛光的方式将所述牺牲层5的材料层抛光，选择性去除部分所述牺牲层5的材料层，形成所述牺牲层5；如图7所示，图7为本发明制备方法中选择性去除部分牺牲层之后的结构示意图。
进一步，所述步骤4中，所述牺牲层5的材料层需要经过化学机械抛光，以确保其表面的粗糙度在1纳米以内，采用光刻、干法刻蚀的方法去除部分所述牺牲层5的材料层，形成所述牺牲层5。
步骤5：沉积所述介质层的材料层6a，并选择性去除部分所述介质层的材料层6a，形成所述介质层6b，去除所述牺牲层5，去除所述界面层4；如图8所示，图8为本发明制备方法中沉积完介质层的材料层之后的结构示意图；如图9所示，图9为本发明制备方法中选择性去除部分介质层的材料层之后的结构示意图，图10a为本发明制备方法中去除界面层之后的结构示意图；
图10b为本发明制备方法中垂直于图10a平面且穿过缓冲层最低点的平面上的结构示意图。
进一步，所述步骤5中，所述介质层6b为二氧化硅，所述介质层6b采用等离子增强气相沉积的方法生长，所述牺牲层5为氮化硅，所述牺牲层5采用等离子增强气相沉积的方法生长，采用光刻、干法刻蚀的方法去除部分所述介质层的材料层6a，形成所述介质层6b，采用湿法腐蚀的方法去除所述牺牲层5。
步骤6：采用分子束外延或金属有机化学气相沉积的方法沉积所述高迁移率半导体层7，去除所述介质层6b；如图11所示，图11为本发明制备方法中沉积完成高迁移率半导体层之后的结构示意图；去除所述介质层6b之后的图，如图1所示，即为本发明所提供的绝缘体上半导体材料衬底结构的结构示意图。
进一步，所述步骤6中，采用湿法腐蚀的方法去除所述界面层4，在金属有机化学气相沉积系统中，对腐蚀完所述界面层4的衬底表面进行加热重构，然后沉积所述高迁移率半导体层7，所述介质层6b用来限制所述高迁移率半导体层7的向上生长，在所述绝缘体层2b上外延出所述高迁移率半导体层7，所述高迁移率半导体层7在所述绝缘体层2b之上的厚度为30纳米，采用光刻、干法刻蚀的方法去除所述介质层6b。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种绝缘体上半导体材料衬底结构，包括单晶硅衬底、绝缘体层、缓冲层和高迁移率半导体层，其特征在于，
所述绝缘体层，置于所述单晶硅衬底之上，绝缘体层中间部分去除，绝缘体层中间的单晶硅衬底表面腐蚀形成V型槽结构；
所述缓冲层，置于所述单晶硅衬底之上，并置于所述绝缘体层之间，其上表面为倒V型结构；
所述高迁移率半导体层，置于所述绝缘体层和所述缓冲层之上。
2.如权利要求1所述的绝缘体上半导体材料衬底结构，其特征在于，
所述绝缘体层，为二氧化硅、氮化硅、三氧化二铝、二氧化铪、二氧化锆以及它们的任意组合，所述绝缘体层的厚度在10纳米至500纳米之间，所述绝缘体层间距在1纳米至500纳米之间；
所述缓冲层，为磷化铟单晶层；
所述高迁移率半导体层，为铟镓砷单晶层，所述高迁移率半导体层各元素原子数比值铟∶镓∶砷＝x∶(1-x)∶1，x的取值范围可设置为0.3＜x＜0.8之间，所述高迁移率半导体层在所述绝缘体层之上的厚度在3埃至1微米之间。
3.一种绝缘体上半导体材料衬底结构的制备方法，其特征在于，该方法包括：
步骤1：在所述单晶硅衬底上沉积所述绝缘体层的材料层，选择性去除部分所述绝缘体层的材料层，形成所述绝缘体层；
步骤2：采用湿法的方式依次腐蚀和清洗形成所述绝缘体层后的衬底结构，在所述绝缘体层中间的所述单晶硅衬底上表面腐蚀形成V型槽；
步骤3：采用分子束外延或金属有机化学气相沉积的方法沉积所述缓冲层，并在所述缓冲层上沉积界面层；
步骤4：在形成所述界面层的衬底上沉积牺牲层的材料层，采用化学机械抛光的方式将所述牺牲层的材料层抛光，选择性去除部分所述牺牲层的材料层，形成牺牲层；
步骤5：沉积介质层的材料层，并选择性去除部分所述介质层的材料层，形成介质层，去除所述牺牲层，去除所述界面层；
步骤6：采用分子束外延或金属有机化学气相沉积的方法沉积所述高迁移率半导体层，去除所述介质层。
4.如权利要求3所述的绝缘体上半导体材料衬底结构的制备方法，其特征在于，所述步骤1中，在沉积所述绝缘体层的材料层之前，还包括，清洗所述单晶硅衬底的步骤，即利用标准RCA清洗工艺对所述单晶硅衬底表面进行清洗，并用HF酸对所述单晶硅衬底表面进行钝化处理，HF酸浓度在0.5％-49％之间，抑制所述单晶硅衬底在空气中自然氧化。
5.如权利要求3所述的绝缘体上半导体材料衬底结构的制备方法，所述绝缘体层的材料层采用等离子增强气相沉积、超高真空化学气相沉积、原子层沉积、湿法氧化或干法氧化中的一种或多种方法组合生成，采用光刻、干法刻蚀或湿法腐蚀的方法去除部分所述绝缘体层的材料层，形成所述绝缘体层。
6.如权利要求3所述的绝缘体上半导体材料衬底结构的制备方法，其特征在于，所述步骤2中，采用各向异性腐蚀的方式在所述绝缘体层中间的所述单晶硅衬底上表面腐蚀形成V型槽，并用HF酸对所述单晶硅衬底表面进行钝化处理，HF酸浓度在0.5％-49％之间，抑制所述单晶硅衬底在空气中自然氧化。
7.如权利要求3所述的绝缘体上半导体材料衬底结构的制备方法，其特征在于，所述步骤3中，在分子束外延或金属有机化学气相沉积系统中，首先对所述步骤2获得的衬底表面进行加热重构，然后利用缩颈外延的方法沉积所述缓冲层，将位错缺陷等限制在所述缓冲层下方以及与所述绝缘层的交汇处，所述缓冲层上表面呈倒V型，并在所述缓冲层上沉积所述界面层，所述界面层可以是铟镓砷单晶层，所述界面层各元素原子数比值铟∶镓∶砷＝y∶(1-y)∶1，y的取值范围可设置为0.3＜y＜0.8之间，所述界面层的厚度在3埃至100纳米之间。
8.如权利要求3所述的绝缘体上半导体材料衬底结构的制备方法，其特征在于，所述步骤4中，所述牺牲层的材料层需要经过化学机械抛光，以确保其表面的粗糙度在1纳米以内，采用光刻、干法刻蚀或湿法腐蚀的方法去除部分所述牺牲层的材料层，形成所述牺牲层。
9.如权利要求3所述的绝缘体上半导体材料衬底结构的制备方法，其特征在于，所述步骤5中，所述介质层为二氧化硅、氮化硅、三氧化二铝、二氧化铪、二氧化锆以及它们的任意组合，所述介质层采用等离子增强气相沉积或原子层沉积的方法生长，所述牺牲层与所述单晶硅衬底、所述绝缘体层、所述缓冲层、所述界面层和所述介质层具有很大的湿法腐蚀选择性，采用光刻、干法刻蚀或湿法腐蚀的方法去除部分所述介质层的材料层，采用湿法腐蚀的方法去除所述牺牲层。
10.如权利要求3所述的绝缘体上半导体材料衬底结构的制备方法，其特征在于，所述步骤6中，采用湿法腐蚀的方法去除所述界面层，在分子束外延或金属有机化学气相沉积系统中，对腐蚀完所述界面层的的衬底表面进行加热重构，然后沉积所述高迁移率半导体层，所述介质层用来限制所述高迁移率半导体层的材料层向上生长，在所述绝缘体层上外延出所述高迁移率半导体层的材料层，采用光刻、干法刻蚀或湿法腐蚀的方法去除所述介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611243728.2A CN106531683B (zh) | 2016-12-29 | 2016-12-29 | 一种绝缘体上半导体材料衬底结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611243728.2A CN106531683B (zh) | 2016-12-29 | 2016-12-29 | 一种绝缘体上半导体材料衬底结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106531683A true CN106531683A (zh) | 2017-03-22 |
| CN106531683B CN106531683B (zh) | 2019-05-31 |
Family
ID=58339250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611243728.2A Expired - Fee Related CN106531683B (zh) | 2016-12-29 | 2016-12-29 | 一种绝缘体上半导体材料衬底结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106531683B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108281525A (zh) * | 2017-12-07 | 2018-07-13 | 上海芯元基半导体科技有限公司 | 一种复合衬底、半导体器件结构及其制备方法 |
| CN110517948A (zh) * | 2019-07-26 | 2019-11-29 | 中国科学院微电子研究所 | 一种硅衬底上外延InP半导体的方法及制得的半导体器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070278494A1 (en) * | 2006-01-17 | 2007-12-06 | Stmicroelectronics (Crolles 2) Sas | Single-crystal layer on a dielectric layer |
| US20110260298A1 (en) * | 2006-06-02 | 2011-10-27 | Micron Technology, Inc. | Semiconductor structures including square cuts in single crystal silicon and method of forming same |
| CN102931231A (zh) * | 2012-11-23 | 2013-02-13 | 中国科学院微电子研究所 | 一种高迁移率iii-v族半导体mos场效应晶体管 |
| CN103311296A (zh) * | 2012-03-08 | 2013-09-18 | 台湾积体电路制造股份有限公司 | 具有高迁移率和高能带隙材料的半导体结构及方法 |
-
2016
- 2016-12-29 CN CN201611243728.2A patent/CN106531683B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070278494A1 (en) * | 2006-01-17 | 2007-12-06 | Stmicroelectronics (Crolles 2) Sas | Single-crystal layer on a dielectric layer |
| US20110260298A1 (en) * | 2006-06-02 | 2011-10-27 | Micron Technology, Inc. | Semiconductor structures including square cuts in single crystal silicon and method of forming same |
| CN103311296A (zh) * | 2012-03-08 | 2013-09-18 | 台湾积体电路制造股份有限公司 | 具有高迁移率和高能带隙材料的半导体结构及方法 |
| CN102931231A (zh) * | 2012-11-23 | 2013-02-13 | 中国科学院微电子研究所 | 一种高迁移率iii-v族半导体mos场效应晶体管 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108281525A (zh) * | 2017-12-07 | 2018-07-13 | 上海芯元基半导体科技有限公司 | 一种复合衬底、半导体器件结构及其制备方法 |
| CN110517948A (zh) * | 2019-07-26 | 2019-11-29 | 中国科学院微电子研究所 | 一种硅衬底上外延InP半导体的方法及制得的半导体器件 |
| CN110517948B (zh) * | 2019-07-26 | 2021-12-21 | 中国科学院微电子研究所 | 一种硅衬底上外延InP半导体的方法及制得的半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106531683B (zh) | 2019-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106910716B (zh) | Si基高迁移率CMOS装置的制造方法及所得装置 | |
| US9257535B2 (en) | Gate-all-around metal-oxide-semiconductor transistors with gate oxides | |
| CN103854989B (zh) | 具有相同鳍型场效晶体管栅极高度的结构及其形成方法 | |
| JP2015503215A (ja) | 炭化ケイ素エピタキシャル成長法 | |
| JP6511516B2 (ja) | ゲルマニウム・オン・インシュレータ基板の製造方法 | |
| US9716150B2 (en) | Device isolation for III-V substrates | |
| JP2007326771A (ja) | 形成方法および化合物半導体ウェハ | |
| US10559657B2 (en) | Fabrication of semiconductor junctions | |
| CN103633123B (zh) | 一种纳米线衬底结构及其制备方法 | |
| US20170140932A1 (en) | Method of forming ultra-thin nanowires | |
| CN102214676A (zh) | 包含鳍片的半导体结构及其制造方法 | |
| CN106531683B (zh) | 一种绝缘体上半导体材料衬底结构及其制备方法 | |
| KR102104062B1 (ko) | 기판 구조체, 이를 포함한 ｃｍｏｓ 소자 및 ｃｍｏｓ 소자 제조 방법 | |
| CN104253048B (zh) | 堆叠纳米线制造方法 | |
| CN102107852B (zh) | 半导体纳米结构和制造方法及其应用 | |
| CN102945793A (zh) | 一种外延生长锗硅应力层的预清洗方法 | |
| CN101944538B (zh) | 半导体结构及其制造方法 | |
| JP2004511102A (ja) | ２つの固体材料の分子接着界面における結晶欠陥および／または応力場の顕在化プロセス | |
| CN111435642A (zh) | 三维堆叠的半导体纳米线结构及其制备方法 | |
| Orlowski et al. | Si, SiGe, Ge, and III-V semiconductor nanomembranes and nanowires enabled by SiGe epitaxy | |
| US9837493B2 (en) | Semiconductor device and method for fabricating the same | |
| US20130105869A1 (en) | Method of forming group iii-v material layer, semiconductor device including the group iii-v material layer, and method of manufacturing the semiconductor layer | |
| CN105336786B (zh) | 半导体器件及其制造方法 | |
| CN115763256A (zh) | 一种半导体结构的制备方法及半导体结构 | |
| TW201428829A (zh) | 半導體裝置之製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190531 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |