CN108418095B - 电注入长波长硅基纳米激光器阵列的外延材料制备方法 - Google Patents

电注入长波长硅基纳米激光器阵列的外延材料制备方法 Download PDF

Info

Publication number
CN108418095B
CN108418095B CN201810119727.XA CN201810119727A CN108418095B CN 108418095 B CN108418095 B CN 108418095B CN 201810119727 A CN201810119727 A CN 201810119727A CN 108418095 B CN108418095 B CN 108418095B
Authority
CN
China
Prior art keywords
layer
mol
inp
growth
ingaasp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810119727.XA
Other languages
English (en)
Other versions
CN108418095A (zh
Inventor
王俊
胡海洋
成卓
杨泽园
尹海鹰
黄永清
任晓敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Posts and Telecommunications
Original Assignee
Beijing University of Posts and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Posts and Telecommunications filed Critical Beijing University of Posts and Telecommunications
Priority to CN201810119727.XA priority Critical patent/CN108418095B/zh
Publication of CN108418095A publication Critical patent/CN108418095A/zh
Application granted granted Critical
Publication of CN108418095B publication Critical patent/CN108418095B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种电注入长波长硅基纳米激光器阵列的外延材料制备方法，包括：S1、通过PECVD方法、干法刻蚀技术和湿法刻蚀技术在单晶硅衬底上制作纳米尺寸图形掩膜；S2、基于MOCVD方法在所述图形掩膜上依次制作InP低温成核层、n‑InP高温缓冲层、位错阻挡层、n型限制层、下波导层、量子阱有源区、上波导层、p型限制层和p型欧姆接触层。通过优化两步生长法和选区外延条件，利用制备在硅片上的纳米尺寸的大高宽比二氧化硅掩膜图形衬底结构，将生长窗口区的穿透位错阻挡在二氧化硅掩膜侧壁上，同时采用应变超晶格结构作为位错阻挡结构，使得上层InP材料的位错密度进一步降低。

Description

电注入长波长硅基纳米激光器阵列的外延材料制备方法
技术领域
本发明涉及半导体激光器技术领域，更具体地，涉及一种电注入长波长硅基纳米激光器阵列的外延材料制备方法。
背景技术
微电子学的摩尔定律(Moore's law)表明，微型化和大规模集成实现了系统性能的极大改进，同时导致了成本的极大降低。而集成光子学在过去几十年努力的结果远不如电子集成电路(IC)的成功。半导体纳米材料由于在光通信，量子通信，能量收集，医学和生物识别等多个领域的应用引起了极大的关注。其中，包含增益材料的纳米结构还可以被制备成纳米激光器，相对于相同材料结构的由体材料所制备的激光器，纳米激光器几何尺寸大幅减小，态密度极大提高。这使得它有更高光增益和调制带宽，更窄的谱线宽度，更低的阈值电流和温度敏感度。
为了与微电子器件实现光电集成，在硅图形衬底上采用选择外延生长的嵌入型InGaAsP量子阱结构的GaAs和InP纳米结构逐渐成为一种重要技术方案。由于在硅光子学和芯片光互联中的应用，通过直接外延的方式把这些器件集成到硅上的相关研究引起了人们极大的兴趣。尽管现在倒装芯片技术和晶圆键合技术更加成熟，但是单片集成技术更适合于大规模的工业化生产，以及集成更多的更复杂的光电子集成电路。
由于在晶格常数，热膨胀系数，以及极性方面的差异，在硅上直接外延III-V族半导体材料面临极大的挑战。这些差异会使得硅上直接外延的III-V族半导体材料中出现大量缺陷，包括反相畴，孪晶，堆垛层错，穿透位错和失配位错。而这些缺陷会严重影响外延层的晶体质量，并限制了后续制备器件的性能和稳定性。
发明内容
本发明提供一种克服上述问题或者至少部分地解决上述问题的一种电注入长波长硅基纳米激光器阵列的外延材料制备方法，解决了现有技术中由于晶格、热膨胀系数、极性差异导致在硅上直接外延的III-V族半导体材料中出现大量缺陷，严重影响外延层的晶体质量，并限制了后续制备器件的性能和稳定性的问题。
根据本发明的一个方面，提供一种纳米激光器阵列外延方法，包括：
S1、通过等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDepoSition,PECVD)方法、干法刻蚀技术和湿法刻蚀技术在单晶硅衬底上制作纳米尺寸图形掩膜；
S2、基于金属有机化合物化学气相沉淀(Metal Organic Chemical VaporDepoSition，MOCVD)方法在所述图形掩膜上依次制作InP低温成核层、n-InP高温缓冲层、位错阻挡层、n型限制层、下波导层、量子阱有源区、上波导层、p型限制层和p型欧姆接触层。
作为优选的，所述步骤S1具体包括：
通过PECVD方法在单晶硅衬底上生长1.5μm的SiO2薄膜，然后，利用激光全息或深紫外光刻技术，将500nm宽的条形图形转移到SiO2薄膜上，周期为1000nm；运用反应离子(Reactive Ion Etching，RIE)或感应耦合等离子体(Inductively Coupled Plasma，ICP)刻蚀技术，刻蚀SiO2层，在所述SiO2薄膜上形成条形图形，在所述SiO2薄膜上刻蚀纳米尺寸图形掩膜，使单晶硅衬底露出；
通过KOH溶液腐蚀露出的单晶硅衬底，在单晶硅衬底上形成v型槽，所述v型槽侧壁的晶面指数为<111>。
作为优选的，在步骤S1中，所述单晶硅衬底外表的晶面指数为<100>，且所述单晶硅衬底为低阻n型硅片，厚度为375μm～675μm。
作为优选的，所述步骤S2具体包括：
基于MOCVD方法，在所述单晶硅衬底上进行选区外延，在所述v型槽内生长15～20nm的InP低温成核层；
在v型槽内InP低温成核层上生长300nm的n型Si掺杂InP高温缓冲层；
基于MOCVD方法在v型槽内InP高温缓冲层上生长5～10周期的10nm InAs0.44P0.56/10nm InP应变超晶格结构作为位错阻挡层；
在v型槽内位错阻挡层上生长500～800nm的n型限制层；
在v型槽内n型限制层上依次生长80nm～100nm的非故意掺杂InGaAsP下波导层、量子阱有源区、80nm～100nm厚的非故意掺杂InGaAsP上波导层；
在所述上波导层上生长p型限制层，在所述p型限制层上制作p型欧姆接触层。
作为优选的，所述步骤S2中，基于MOCVD方法在v型槽内InP高温缓冲层上生长5～10周期的10nm InAs0.44P0.56/10nm InP应变超晶格结构作为位错阻挡层，每个周期的生长条件包括：
在500℃下利用MOCVD方法生长10nm InAs0.44P0.56/10nm InP应变超晶格结构；
所述InAs0.44P0.56的生长源流量为：三甲基铟1.6×10-5mol/min，砷烷2.3×10- 4mol/min，磷烷6.7×10-3mol/min，硅烷5.3×10-8mol/min；
所述InP的生长源流量为：三甲基铟6.4×10-5mol/min，磷烷6.7×10-3mol/min，硅烷5.3×10-8mol/min。
作为优选的，所述步骤S2中，在v型槽内位错阻挡层上生长500～800nm的n型限制层具体包括：
在所述n型限制层生长过程中，设定1～3个不同厚度的位置，并在所述n型限制层厚度达到每个位置处时，在氢气和磷烷混合气体氛围中对所述n型限制层进行相同设置条件的原位热循环退火。
作为优选的，所述相同设置条件的原位热循环退火具体为：
所述n型限制层达到设定的厚度位置时，将温度从生长温度上升到750℃，再经过7分钟从750℃下降到350℃，并保持6分钟；再经过7分钟从350℃上升到750℃，并保持5分钟；循环上述过程3～5次后，将温度从750℃下降到生长温度。
作为优选的，在步骤S2中，在v型槽内n型限制层上依次生长80nm～100nm的非故意掺杂InGaAsP下波导层、量子阱有源区、80nm～100nm厚的非故意掺杂InGaAsP上波导层，具体包括：
在655℃下利用MOCVD方法，在v型槽内n型限制层上选区外延生长100nm厚的非故意掺杂InGaAsP；生长源流量为：三甲基铟1.6×10-5mol/min，三甲基镓5.0×10-6mol/min，砷烷3.5×10-4mol/min，磷烷6.7×10-3mol/min；
所述量子阱有源区包括N对InGaAsP/InGaAsP量子阱结构，N取值3～10，每对InGaAsP/InGaAsP量子阱结构中包括5nm InGaAsP势阱层和10nm InGaAsP势垒层；生长条件为：在655℃下利用MOCVD方法生长5nm InGaAsP势阱层，生长源流量为：三甲基铟1.6×10- 5mol/min，三甲基镓8.8×10-6mol/min，砷烷6.5×10-4mol/min，磷烷6.7×10-3mol/min；在655℃下利用MOCVD方法生长10nm InGaAsP势垒层，生长源流量为：三甲基铟1.6×10-5mol/min，三甲基镓5.6×10-6mol/min，砷烷3.8×10-3mol/min，磷烷6.7×10-3mol/min；
在655℃下利用MOCVD方法，在v型槽内量子阱有源区上选区外延生长100nm厚的非故意掺杂InGaAsP；生长源流量为：三甲基铟1.6×10-5mol/min，三甲基镓5.0×10-6mol/min，砷烷3.5×10-4mol/min，磷烷6.7×10-3mol/min。
作为优选的，所述步骤S2中，在所述上波导层上生长p型限制层具体包括：
用MOCVD方法，先进行选区外延，在v型槽内生长100nm～400nm的p型掺杂InP，然后进行横向合并生长，在v型槽外生长900nm～1200nm的p型掺杂InP，最后进行平面生长，生长200～400nm的p型掺杂InP，得到p型限制层。
作为优选的，所述步骤S2中，在所述p型限制层上制作p型欧姆接触层具体包括：
在510℃～550℃下，通过MOCVD方法生长150nm～300nm厚的p型重掺杂InGaAs，掺杂浓度为1019～1020cm-3，生长源流量为：三甲基铟1.6×10-5mol/min，三甲基镓1.3×10- 5mol/min，砷烷2.3×10-3mol/min，二乙基锌9.5×10-6mol/min。
本发明提出一种电注入长波长的硅基纳米激光器阵列外延方法，采用大高宽比的硅基纳米图形衬底和选区外延技术，通过优化两步生长法和选区外延条件，利用制备在硅片的纳米尺寸的大高宽比二氧化硅掩膜图形衬底结构，将生长窗口区的穿透位错阻挡在二氧化硅掩膜侧壁上，同时采用应变超晶格结构作为位错阻挡结构，使得上层InP材料的位错密度进一步降低；本发明能够实现高质量激光器外延材料的大规模化生产。
附图说明
图1为根据本发明实施例的纳米激光器阵列外延方法流程图；
图2为根据本发明实施例的纳米尺寸图形掩膜硅衬底制备流程示意图；
图3为根据本发明实施例的纳米激光器阵列的外延方法选区外延和侧向外延生长过程示意图；
图4为根据本发明实施例的方法制作的长波长硅基纳米激光器阵列示意图；
图5为根据本发明实施例的1.55μm波长硅基纳米激光器阵列示意图；
图6为根据本发明实施例的纳米激光器阵列单元纳米激光器的光场分布图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本实施例中提供了一种电注入长波长(1.3μm～1.6μm)的硅基纳米激光器阵列外延方法，包括：
S1、通过等离子体增强化学气相沉积PECVD方法、干法刻蚀技术和湿法刻蚀技术在单晶硅衬底上制作纳米尺寸图形掩膜；
S2、基于金属有机化合物化学气相沉淀MOCVD方法在所述图形掩膜上依次制作InP低温成核层、n-InP高温缓冲层、位错阻挡层、n型限制层、下波导层、量子阱有源区、上波导层、p型限制层和p型欧姆接触层。
具体的，所述步骤S1具体包括：
通过PECVD方法在单晶硅衬底上生长1.5μm的SiO2薄膜，然后，利用激光全息或深紫外光刻技术，将500nm宽的条形图形转移到SiO2薄膜上，周期为1000nm；运用RIE或ICP技术，刻蚀SiO2层，形成条形图形，使单晶硅衬底露出；
通过KOH溶液腐蚀露出的单晶硅衬底，在单晶硅衬底上形成v型槽，所述v型槽侧壁的晶面指数为<111>。
具体的，如图2所示，在所述的单晶硅衬底上制作纳米尺寸图形掩膜，利用PECVD方法生长1.5μm厚的SiO2薄膜。然后，利用激光全息或深紫外光刻技术，将500nm宽的条形图形转移到SiO2薄膜上，周期为1000nm。运用RIE或ICP技术，刻蚀SiO2薄膜，形成条形图形，露出Si衬底。最后，使用稀释的KOH，腐蚀Si衬底，形成v型槽，v型槽侧壁为Si衬底的<111>晶面。
具体的，在步骤S1中，所述单晶硅衬底外表的晶面指数为<100>，且所述单晶硅衬底为低阻n型硅片，厚度为375μm～675μm。
具体的，所述步骤S2具体包括：
基于MOCVD方法，在所述单晶硅衬底上进行选区外延，在所述v型槽内生长15～20nm的InP低温成核层；
将带有纳米尺寸图形掩膜的硅衬底放入MOCVD反应室，在氢气环境升温到220℃烘烤30分钟；然后在氢气和磷烷混合气体环境升温到750℃烘烤15分钟；最后降温到400～420℃利用MOCVD方法，进行选区外延，在v型槽内生长15～20nm的InP低温成核层，生长源流量为：三甲基铟1.6×10-5mol/min，磷烷2.2×10-2mol/min。
在v型槽内InP低温成核层上生长300nm的n型Si掺杂InP高温缓冲层；
首先经过10分钟，从低温成核层的生长温度升温到620℃～660℃，利用MOCVD方法，进行选区外延，在v型槽内生长300nm厚度的n型Si掺杂InP，掺杂浓度为1×1018～2×1018cm-3，生长源流量为：三甲基铟6.4×10-5mol/min，磷烷6.7×10-3mol/min，硅烷5.3×10-8mol/min。
基于MOCVD方法在v型槽内InP高温缓冲层上生长位错阻挡层，所述位错阻挡层为10nm InAs0.44P0.56/10nm InP应变超晶格结构；
在所述n-InP高温缓冲层上制作位错阻挡层，具体为：利用MOCVD方法生长5～10周期的10nm InAs0.44P0.56/10nm InP应变超晶格结构，每个周期结构的生长条件为：
在500℃下利用MOCVD方法生长10nm InAs0.44P0.56，生长源流量为：三甲基铟1.6×10-5mol/min，砷烷2.3×10-4mol/min，磷烷6.7×10-3mol/min，硅烷5.3×10-8mol/min；
在500℃下利用MOCVD方法生长10nm InP，生长源流量为：三甲基铟6.4×10-5mol/min，磷烷6.7×10-3mol/min，硅烷5.3×10-8mol/min。
在v型槽内位错阻挡层上生长500～800nm的n型限制层；在620℃～660℃下利用MOCVD方法，在v型槽内位错阻挡层上，先选区外延生长500～800nm厚度的n型限制层，掺杂浓度为1×1018～2×1018cm-3，生长源流量为：三甲基铟6.4×10-5mol/min，磷烷6.7×10- 3mol/min，硅烷5.3×10-8mol/min。
在本实施例中，采用大高宽比的硅基纳米图形衬底和选区外延技术。为了有效减少由InP/Si界面和InP低温成核层向上延伸的穿透位错，通过优化两步生长法和选区外延条件，同时利用制备在硅片的纳米尺寸的大高宽比二氧化硅掩膜图形衬底结构，将生长窗口区的穿透位错阻挡在二氧化硅掩膜侧壁上，从而降低上层InP材料的位错密度。采用MOCVD生长方法，根据选区外延过程，分两个阶段进行外延生长：选区外延阶段和侧向外延阶段。首先，通过调节生长温度、生长速度、反应室压力等生长条件实现InP选区外延和两步法生长，使InP生长只发生在图形衬底的生长窗口区，且实现两步生长法条件的优化。然后，对于侧向外延阶段，通过探索二氧化硅掩膜图形的周期、深宽比、条形方向等结构参数，探索掩膜侧壁对60°型位错的阻挡效果，以降低InP外延层中穿透位错密度。
采用应变超晶格位错阻挡结构。采用两步生长法，在硅衬底上制备InP材料之后，还需要再应用位错阻挡层进一步降低InP材料的位错密度。我们采用应变超晶格结构作为位错阻挡结构，将绝大部分位错限制在位错阻挡下面，减少向上面外延层延伸的穿透位错。
在所述的n型限制层生长过程中，选取1～3个不同厚度的位置，在氢气和磷烷混合气体氛围中进行同样条件的原位热循环退火，具体为：在厚度达到选取的第一个位置时，首先经过2分钟使温度从其生长温度上升到750℃，再经过7分钟使温度从750℃下降到350℃，并保持6分钟；再经过7分钟使温度从350℃上升到750℃，并保持5分钟；在所述的第一个位置重复上述过程3～5次，完成一次原位热循环退火。然后经过2分钟使温度从750℃下降到生长温度，继续所述的n型限制层的生长，在到达选取的第二个位置时，进行上述同样条件的原位热循环退火。
而后，在v型槽内n型限制层上选区外延生长300nm厚的掺杂浓度渐变的n型限制层，掺杂浓度由2×1018cm-3渐变到5×1017cm-3，生长源流量为：三甲基铟6.4×10-5mol/min，磷烷6.7×10-3mol/min，硅烷5.3×10-8mol/min～6.7×10-9mol/min。
在v型槽内n型限制层上依次生长80nm～100nm的非故意掺杂InGaAsP下波导层、量子阱有源区、80nm～100nm厚的非故意掺杂InGaAsP上波导层。
具体的，在所述n型限制层上制作下波导层；在620℃～660℃下利用MOCVD方法，在v型槽内n型限制层上选区外延生长80nm～100nm厚的非故意掺杂InGaAsP(带隙为1～1.1eV)，生长源流量为：三甲基铟1.6×10-5mol/min，三甲基镓5.0×10-6mol/min，砷烷2.25×10-4～3.5×10-4mol/min，磷烷6.7×10-3mol/min。
下波导层制作完成后，需要在v型槽内的下波导层上选区外延生长量子阱有源区，在本实施例中，所述的量子阱有源区包括N对InGaAsP/InGaAsP量子阱结构，N取正整数，N＝3～10。
具体的，在本实施例中，量子阱和垒的结构为5nm InGaAsP势阱层和10nm InGaAsP势垒层，量子阱有源区生长条件为：
在620℃～660℃下利用MOCVD方法生长5nm InGaAsP势阱层；生长源流量为：三甲基铟8.3×10-6～1.6×10-5mol/min，三甲基镓8.8×10-6mol/min～1.4×10-5mol/min，砷烷6.5×10-4mol/min～4.5×10-3mol/min,磷烷6.7×10-3mol/min；
在620℃～660℃下利用MOCVD方法生长10nm InGaAsP势垒层；生长源流量为：三甲基铟1.6×10-5mol/min，三甲基镓5.0×10-6mol/min～5.6×10-6mol/min，砷烷3.5×10- 4mol/min～3.8×10-3mol/min，磷烷6.7×10-3mol/min。
在量子阱有源区制作完成后，还需要在所述量子阱有源区上制作上波导层；具体的，在本实施例中，在620℃～660℃下利用MOCVD方法，在v型槽内量子阱有源区上选区外延生长80nm～100nm厚的非故意掺杂InGaAsP，生长源流量为：三甲基铟1.6×10-5mol/min，三甲基镓5.0×10-6mol/min，砷烷2.25×10-4～3.5×10-4mol/min，磷烷6.7×10-3mol/min。
上波导层制作完成后，还需要在所述上波导层上生长p型限制层，在所述p型限制层上制作p型欧姆接触层，具体为：
在所述上波导层上制作p型限制层，生长过程如图3所示，具体为：在620℃～660℃下利用MOCVD方法，先进行选区外延，在v型槽内生长100nm～400nm的p型掺杂InP，然后进行横向合并生长，在v型槽外生长900nm～1200nm的p型掺杂InP，最后进行平面生长，生长200～400nm的p型掺杂InP。掺杂浓度为1017～1018cm-3，生长源流量为：三甲基铟6.4×10-5mol/min，磷烷6.7×10-3mol/min，二乙基锌9.5×10-7mol/min～9.5×10-6mol/min；
在所述p型限制层上制作p型欧姆接触层：在510℃～550℃下，通过MOCVD方法生长150nm～300nm厚的p型重掺杂InGaAs，掺杂浓度为1019～1020cm-3，生长源流量为：三甲基铟1.6×10-5mol/min，三甲基镓1.3×10-5mol/min，砷烷2.3×10-3mol/min，二乙基锌9.5×10- 6mol/min。
通过以上步骤，制得本发明所述的电注入长波长硅基纳米激光器阵列的外延材料制备方法，如图4所示，所得激光器阵列材料的结构为在400μm±10μm的Si衬底上依次制得SiO2纳米尺寸图形掩膜，15～20μm的InP低温成核层，300nm的n-InP高温缓冲层，位错阻挡层，800～1100nm n型限制层，80nm～100nm InGaAsP下波导层，量子阱有源区，80nm～100nmInGaAsP上波导层，1200nm～1800nm p型掺杂InP限制层以及150nm～300nm p型重掺杂InGaAs欧姆接触层；所述位错阻挡层可以包括5～10周期的10nm InAs0.44P0.56/10nm InP应变超晶格结构；所述量子阱有源区可以包括3～10对量子阱结构，其中量子阱和垒的结构为5nm InGaAsP势阱层和10nm InGaAsP势垒层。
本实施例中的电注入长波长硅基纳米激光器阵列的外延方法中，采用MOCVD选区外延方法，并结合大高宽比位错阻断方法和应变超晶格位错阻挡方法，能有效地降低InP外延层的位错密度，改善InP外延层表面形貌，提高InP外延层的晶体质量，进而实现高质量激光器外延材料的大规模化生产。
本实施例中还提供了一种1.55μm波长硅基纳米激光器阵列外延方法，具体结构如图5所示，以详细说明本发明实施例的具体实现过程，包括具体步骤如下：
步骤201：在清洁的单晶硅衬底上制作纳米尺寸图形掩膜；
衬底为硅的<100>晶面，无偏角，为低阻n型硅片，厚度为400μm。将硅片采用工业常用的湿法化学清洗方法对其表面进行清洗，去除表面的油脂、有机物、金属杂质等污染物，得到清洁的单晶硅衬底。
利用PECVD方法生长1.5μm厚的SiO2薄膜。然后，利用激光全息或深紫外光刻技术，将500nm宽的条形图形转移到SiO2薄膜上，周期为1000nm。运用RIE或ICP技术，刻蚀SiO2层，形成条形图形，露出Si衬底。最后，使用稀释的KOH，腐蚀Si衬底，形成v型槽，v型槽侧壁为Si衬底的<111>晶面。
纳米图形掩膜为硅衬底上的v型槽结构，利用图形掩膜及侧壁，有效地限制反相畴的产生，阻挡InP层产生的穿透位错，并释放热失配引入的应力，提高InP/Si薄膜的晶体质量。
步骤202：在纳米尺寸图形掩膜上制作InP低温成核层；
将硅图形衬底放入Thomas Swan 3×2〞(Thomas Swan公司的低压金属有机物化学气相沉积设备，可以一次生长3片两英寸外延片)低压金属有机物化学气相沉积(Low-Pressure Metal Organic Chemical Vapor Deposition，LP-MOCVD)外延生长系统，在氢气环境升温到220℃烘烤30分钟；然后在氢气和磷烷混合气体环境升温到750℃烘烤15分钟；最后降温到400℃利用MOCVD方法，进行选区外延，在v型槽内生长20nm的InP低温成核层。InP低温成核层的作用是为硅片表面形成一层连续的InP薄层，防止在高温生长条件下大尺寸三维岛状结构的生长，并释放InP/Si薄膜的大失配应变能。
步骤203：在InP低温成核层上面制作n-InP高温缓冲层；
高温缓冲层为在640℃温度下生长的n型Si掺杂InP，厚度为300nm。该高温缓冲层可以提高InP材料的晶体质量，并改善硅衬底上InP薄膜的表面形貌。具体为：首先经过10分钟，从低温成核层的生长温度升温到640℃，利用MOCVD方法，进行选区外延，在v型槽内生长300nm厚度的n型Si掺杂InP，掺杂浓度为2×1018cm-3。
步骤204：在所述n-InP高温缓冲层上制作位错阻挡层；
位错阻挡层为5周期的10nm InAs0.44P0.56/10nm InP应变超晶格结构，InAs0.44P0.56/InP中的压应力为1.4％。通过该应变超晶格中的应力场作用，可以阻挡部分穿透位错，进一步降低InP外延层中的穿透位错密度，提高材料晶体质量，具体每个周期结构的生长条件为：
在500℃下利用MOCVD方法生长10nm InAs0.44P0.56，生长源流量为：三甲基铟1.6×10-5mol/min，砷烷2.3×10-4mol/min，磷烷6.7×10-3mol/min，硅烷5.3×10-8mol/min；
在500℃下利用MOCVD方法生长10nm InP，生长源流量为：三甲基铟6.4×10-5mol/min，磷烷6.7×10-3mol/min，硅烷5.3×10-8mol/min。
步骤205：在所述位错阻挡层上制作n型限制层；
n型限制层为在640℃温度下生长的n型Si掺杂InP，厚度为800nm。作为n型限制层，用于将激光器光场限制在有源区，形成合适的光场模式。制作方法是：首先经过5分钟使温度从500℃升温到640℃，在v型槽内位错阻挡层上，先选区外延生长500nm厚度的n型限制层，掺杂浓度为1×1018～2×1018cm-3，生长源流量为：三甲基铟6.4×10-5mol/min，磷烷6.7×10-3mol/min，硅烷5.3×10-8mol/min。
在所述的n型限制层生长过程中，选取生长到200nm和500nm两个位置，在氢气和磷烷混合气体氛围中进行2次同样条件的原位热循环退火，具体为：在所述的n型限制层生长到200nm时，首先经过2分钟使温度从生长温度上升到750℃，再经过7分钟使温度从750℃下降到350℃，并保持6分钟；再经过7分钟使温度从350℃上升到750℃，并保持5分钟；在所述的200nm位置重复上述过程3～5次，完成第一次原位热循环退火。然后经过2分钟使温度从750℃下降到640℃，接着生长300nm n型限制层，厚度达到500nm，进行第二次原位热循环退火过程。利用这种原位退火，可以有效地降低n型限制层中主要的高密度穿透位错，提高晶体质量。
而后，在v型槽内n型限制层上选区外延生长300nm厚的掺杂浓度渐变的n型限制层，掺杂浓度由2×1018cm-3渐变到5×1017cm-3，生长源流量为：三甲基铟6.4×10-5mol/min，磷烷6.7×10-3mol/min，硅烷5.3×10-8mol/min～6.7×10-9mol/min。
步骤206：在n型限制层上制作下波导层；
在本实施例中，下波导层是In0.75Ga0.25As0.54P0.46材料，制作方法是：在655℃下利用MOCVD方法，在v型槽内n型限制层上选区外延生长100nm厚的非故意掺杂In0.75Ga0.25As0.54P0.46，主要与n型限制层共同限制激光器材料中的光场模式。生长源流量为：三甲基铟1.6×10-5mol/min，三甲基镓5.0×10-6mol/min，砷烷3.5×10-4mol/min，磷烷6.7×10-3mol/min。
步骤207：在下波导层上制作量子阱有源区；
所述的量子阱有源区为In0.69Ga0.31As0.81P0.19和In0.64Ga0.36As0.7P0.3材料构成的5对量子阱结构，均为非故意掺杂，用来提供激光器的激射增益。量子阱和垒的结构为5nmIn0.69Ga0.31As0.81P0.19势阱层和10nm In0.64Ga0.36As0.7P0.3势垒层，生长条件为：
在655℃下利用MOCVD方法生长5nm In0.69Ga0.31As0.81P0.19势阱层，生长源流量为：三甲基铟1.6×10-5mol/min，三甲基镓8.8×10-6mol/min，砷烷6.5×10-4mol/min，磷烷6.7×10-3mol/min；
在655℃下利用MOCVD方法生长10nm In0.64Ga0.36As0.7P0.3势垒层，生长源流量为：三甲基铟1.6×10-5mol/min，三甲基镓5.6×10-6mol/min，砷烷3.8×10-3mol/min，磷烷6.7×10-3mol/min。
步骤208：在量子阱有源区上制作上波导层；
上波导层是In0.75Ga0.25As0.54P0.46材料，制作方法是：在655℃下利用MOCVD方法，在v型槽内量子阱有源区上选区外延生长100nm厚的非故意掺杂In0.75Ga0.25As0.54P0.46，主要与p型限制层共同限制激光器材料中的光场模式。生长源流量为：三甲基铟1.6×10-5mol/min，三甲基镓5.0×10-6mol/min，砷烷3.5×10-4mol/min，磷烷6.7×10-3mol/min。
步骤209：在上波导层上制作p型限制层；
p型限制层为在655℃温度下生长的p型Zn掺杂InP，厚度为1700nm。作为p型限制层，用于将激光器光场限制在有源区，形成合适的光场模式。制作方法是：在655℃下利用MOCVD方法，先进行选区外延，在v型槽内生长400nm的p型掺杂InP，然后进行横向合并生长，在v型槽外生长1100nm p型掺杂InP，最后进行平面生长，生长200nm的p型掺杂InP。掺杂浓度为1017～1018cm-3，生长源流量为：三甲基铟6.4×10-5mol/min，磷烷6.7×10-3mol/min，二乙基锌9.5×10-7mol/min～9.5×10-6mol/min。
步骤210：在p型限制层上制作p型欧姆接触层；
在530℃下利用MOCVD方法生长200nm厚的p型重掺杂In0.53Ga0.47As，掺杂浓度为1019～1020cm-3，生长源流量为：三甲基铟1.6×10-5mol/min，三甲基镓1.3×10-5mol/min，砷烷2.3×10-3mol/min，二乙基锌9.5×10-6mol/min。
至此，则完成了本发明实施例中电注入长波长硅基纳米激光器阵列的外延制备方法全过程。本实施例采用Thomas Swan 3×2″LP-MOCVD外延生长系统，在MOCVD生长工艺过程中，载气为高纯度(99.999％)氢气，Ⅲ族有机源为高纯度(99.999％)三甲基镓和三甲基铟，Ⅴ族源为高纯度(99.999％)砷烷和磷烷，n型掺杂源为硅烷，p型掺杂源为二乙基锌，反应室压力为100Torr，生长温度和退火温度范围为350℃～750℃。
本发明实施例所制备的电注入长波长硅基纳米激光器阵列的外延材料结构，利用两步法和图形衬底方法在硅上获得高质量的磷化铟材料，在此基础上完成纳米激光器阵列的材料制备。所得电注入长波长硅基纳米激光器阵列的外延材料的结构为在400μm的Si衬底上依次制得SiO2纳米尺寸图形掩膜，20μm的InP低温成核层，300nm的n-InP高温缓冲层、位错阻挡层，800nm的n型限制层，100nm的In0.75Ga0.25As0.54P0.46下波导层，量子阱有源区，100nm的In0.75Ga0.25As0.54P0.46上波导层，1700nm的p型掺杂InP限制层以及200nm的p型重掺杂In0.53Ga0.47As欧姆接触层；所述位错阻挡层可以包括5周期的10nm InAs0.44P0.56/10nmInP应变超晶格结构；所述量子阱有源区可以包括5对量子阱结构，其中量子阱和垒的结构为5nm In0.69Ga0.31As0.81P0.19势阱层和10nm In0.64Ga0.36As0.7P0.3势垒层。
图6为通过理论计算得到的电注入长波长硅基纳米激光器阵列单个单元纳米激光器的光场分布图。该分布图为图形掩膜周期1000nm，v型槽宽500nm，单个单元纳米激光器的光场分布图。从图中可以明显地看出光场被很好的限制在有源区附近。这一结果说明发明设计的电注入长波长硅基纳米激光器阵列结构对纳米激光器的光场分布有很好的限制作用。
综上所述，本发明提出一种电注入长波长的硅基纳米激光器阵列外延方法，采用大高宽比的硅基纳米图形衬底和选区外延技术，通过优化两步生长法和选区外延条件，利用制备在硅片的纳米尺寸的大高宽比二氧化硅掩膜图形衬底结构，将生长窗口区的穿透位错阻挡在二氧化硅掩膜侧壁上，同时采用应变超晶格结构作为位错阻挡结构，使得上层InP材料的位错密度进一步降低。本发明能够实现高质量激光器外延材料的大规模化生产。
最后，本发明的方法仅为较佳的实施方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种电注入长波长硅基纳米激光器阵列的外延材料制备方法，其特征在于，包括：
S1、通过等离子体增强化学气相沉积PECVD方法、干法刻蚀技术和湿法刻蚀技术在单晶硅衬底上制作纳米尺寸图形掩膜；
S2、基于金属有机化合物化学气相沉淀MOCVD方法在所述图形掩膜上依次制作InP低温成核层、n-InP高温缓冲层、位错阻挡层、n型限制层、下波导层、量子阱有源区、上波导层、p型限制层和p型欧姆接触层；
其中，所述步骤S1具体包括：
通过PECVD方法在单晶硅衬底上生长1.5μm的SiO2薄膜，然后，利用激光全息或深紫外光刻技术，将500nm宽的条形图形转移到SiO2薄膜上，周期为1000nm；通过反应离子刻蚀RIE方法或感应耦合等离子体刻蚀ICP方法刻蚀SiO2薄膜，在所述SiO2薄膜上形成条形图形，使单晶硅衬底露出；
通过KOH溶液腐蚀露出的单晶硅衬底，在单晶硅衬底上形成v型槽，所述v型槽侧壁的晶面指数为<111>；
其中，所述步骤S2具体包括：
基于MOCVD方法，在所述单晶硅衬底上进行选区外延，在所述v型槽内生长15～20nm的InP低温成核层；
在v型槽内InP低温成核层上生长300nm的n型Si掺杂InP高温缓冲层；
基于MOCVD方法在v型槽内InP高温缓冲层上生长5～10周期的10nm InAs0.44P0.56/10nmInP应变超晶格结构作为位错阻挡层；
在v型槽内位错阻挡层上生长500～800nm的n型限制层；
在v型槽内n型限制层上依次生长80nm～100nm的非故意掺杂InGaAsP下波导层、量子阱有源区、80nm～100nm厚的非故意掺杂InGaAsP上波导层；
在所述上波导层上生长p型限制层，在所述p型限制层上制作p型欧姆接触层；
其中，所述步骤S2中，在所述上波导层上生长p型限制层具体包括：
用MOCVD方法，先进行选区外延，在v型槽内生长100nm～400nm的p型掺杂InP，然后进行横向合并生长，在v型槽外生长900nm～1200nm的p型掺杂InP，最后进行平面生长，生长200～400nm的p型掺杂InP，得到p型限制层。
2.根据权利要求1所述的方法，其特征在于，在步骤S1中，所述单晶硅衬底外表的晶面指数为<100>，且所述单晶硅衬底为低阻n型硅片，厚度为375μm～675μm。
3.根据权利要求1所述的方法，其特征在于，所述步骤S2中，基于MOCVD方法在v型槽内InP高温缓冲层上生长5～10周期的10nm InAs0.44P0.56/10nm InP应变超晶格结构作为位错阻挡层，每个周期的生长条件包括：
在500℃下利用MOCVD方法生长10nm InAs0.44P0.56/10nm InP应变超晶格结构；
所述InAs0.44P0.56的生长源流量为：三甲基铟1.6×10-5mol/min，砷烷2.3×10-4mol/min，磷烷6.7×10-3mol/min，硅烷5.3×10-8mol/min；
所述InP的生长源流量为：三甲基铟6.4×10-5mol/min，磷烷6.7×10-3mol/min，硅烷5.3×10-8mol/min。
4.根据权利要求1所述的方法，其特征在于，所述步骤S2中，在v型槽内位错阻挡层上生长500～800nm的n型限制层具体包括：
在所述n型限制层生长过程中，设定1～3个不同厚度的位置，并在所述n型限制层厚度达到每个位置处时，在氢气和磷烷混合气体氛围中对所述n型限制层进行相同设置条件的原位热循环退火。
5.根据权利要求4所述的方法，其特征在于，所述相同设置条件的原位热循环退火具体为：
所述n型限制层达到设定的厚度位置时，将温度从生长温度上升到750℃，再经过7分钟从750℃下降到350℃，并保持6分钟；再经过7分钟从350℃上升到750℃，并保持5分钟；循环上述过程3～5次后，将温度从750℃下降到生长温度。
6.根据权利要求1所述的方法，其特征在于，在步骤S2中，在v型槽内n型限制层上依次生长80nm～100nm的非故意掺杂InGaAsP下波导层、量子阱有源区、80nm～100nm厚的非故意掺杂InGaAsP上波导层，具体包括：
在655℃下利用MOCVD方法，在v型槽内n型限制层上选区外延生长100nm厚的非故意掺杂InGaAsP；生长源流量为：三甲基铟1.6×10-5mol/min，三甲基镓5.0×10-6mol/min，砷烷3.5×10-4mol/min，磷烷6.7×10-3mol/min；
所述量子阱有源区包括N对InGaAsP/InGaAsP量子阱结构，N取值3～10，每对InGaAsP/InGaAsP量子阱结构中包括5nm InGaAsP势阱层和10nm InGaAsP势垒层；生长条件为：在655℃下利用MOCVD方法生长5nm InGaAsP势阱层，生长源流量为：三甲基铟1.6×10-5mol/min，三甲基镓8.8×10-6mol/min，砷烷6.5×10-4mol/min，磷烷6.7×10-3mol/min；在655℃下利用MOCVD方法生长10nm InGaAsP势垒层，生长源流量为：三甲基铟1.6×10-5mol/min，三甲基镓5.6×10-6mol/min，砷烷3.8×10-3mol/min，磷烷6.7×10-3mol/min；
在655℃下利用MOCVD方法，在v型槽内量子阱有源区上选区外延生长100nm厚的非故意掺杂InGaAsP；生长源流量为：三甲基铟1.6×10-5mol/min，三甲基镓5.0×10-6mol/min，砷烷3.5×10-4mol/min，磷烷6.7×10-3mol/min。
7.根据权利要求1所述的方法，其特征在于，所述步骤S2中，在所述p型限制层上制作p型欧姆接触层具体包括：
在510℃～550℃下，通过MOCVD方法生长150nm～300nm厚的p型重掺杂InGaAs，掺杂浓度为1019～1020cm-3，生长源流量为：三甲基铟1.6×10-5mol/min，三甲基镓1.3×10-5mol/min，砷烷2.3×10-3mol/min，二乙基锌9.5×10-6mol/min。
CN201810119727.XA 2018-02-06 2018-02-06 电注入长波长硅基纳米激光器阵列的外延材料制备方法 Active CN108418095B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810119727.XA CN108418095B (zh) 2018-02-06 2018-02-06 电注入长波长硅基纳米激光器阵列的外延材料制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810119727.XA CN108418095B (zh) 2018-02-06 2018-02-06 电注入长波长硅基纳米激光器阵列的外延材料制备方法

Publications (2)

Publication Number Publication Date
CN108418095A CN108418095A (zh) 2018-08-17
CN108418095B true CN108418095B (zh) 2019-08-06

Family

ID=63127912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810119727.XA Active CN108418095B (zh) 2018-02-06 2018-02-06 电注入长波长硅基纳米激光器阵列的外延材料制备方法

Country Status (1)

Country Link
CN (1) CN108418095B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109459817B (zh) * 2018-11-30 2020-01-07 北京邮电大学 单片硅基光电集成芯片的制备方法
CN110517948B (zh) * 2019-07-26 2021-12-21 中国科学院微电子研究所 一种硅衬底上外延InP半导体的方法及制得的半导体器件
CN113300214B (zh) * 2021-06-25 2023-05-12 全磊光电股份有限公司 一种高速铝铟镓砷分布反馈式激光器外延结构生长方法
CN113708214B (zh) * 2021-07-21 2023-07-11 湖北光安伦芯片有限公司 一种基于选区外延技术的双波长vcsel结构及其制备方法
CN114300556B (zh) * 2021-12-30 2024-05-28 中国科学院苏州纳米技术与纳米仿生研究所 外延结构、外延生长方法及光电器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102545054A (zh) * 2012-02-14 2012-07-04 中国科学院半导体研究所 制备硅基InGaAsP为有源区的1550nm激光器的方法
CN105088181A (zh) * 2014-05-23 2015-11-25 北京邮电大学 一种硅基量子点激光器材料的mocvd制备方法
CN106207752A (zh) * 2016-08-31 2016-12-07 武汉光迅科技股份有限公司 一种Si基大功率激光器及其制备方法
CN106654860A (zh) * 2016-11-09 2017-05-10 北京邮电大学 一种1.55微米波长垂直面发射激光器材料结构及其制备方法
CN107069430A (zh) * 2017-04-18 2017-08-18 中国科学院半导体研究所 硅基电注入激光器及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120300796A1 (en) * 2011-05-27 2012-11-29 Sysak Matthew N Hybrid lasers
CN102321921A (zh) * 2011-09-05 2012-01-18 西南科技大学 一种快速制备大面积均匀黑硅材料的方法和设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102545054A (zh) * 2012-02-14 2012-07-04 中国科学院半导体研究所 制备硅基InGaAsP为有源区的1550nm激光器的方法
CN105088181A (zh) * 2014-05-23 2015-11-25 北京邮电大学 一种硅基量子点激光器材料的mocvd制备方法
CN106207752A (zh) * 2016-08-31 2016-12-07 武汉光迅科技股份有限公司 一种Si基大功率激光器及其制备方法
CN106654860A (zh) * 2016-11-09 2017-05-10 北京邮电大学 一种1.55微米波长垂直面发射激光器材料结构及其制备方法
CN107069430A (zh) * 2017-04-18 2017-08-18 中国科学院半导体研究所 硅基电注入激光器及其制备方法

Also Published As

Publication number Publication date
CN108418095A (zh) 2018-08-17

Similar Documents

Publication Publication Date Title
CN108418095B (zh) 电注入长波长硅基纳米激光器阵列的外延材料制备方法
JP6484076B2 (ja) 光デバイス
KR101216541B1 (ko) 에피텍셜층 과성장에 의한 장치의 형성
CN102694087B (zh) 电子器件及其制造方法
CN106480498B (zh) 一种纳米图形衬底侧向外延硅基量子点激光器材料及其制备方法
CN111628410A (zh) 一种1.55微米波长硅基量子点激光器外延材料及制备方法
Olsen et al. Crystal growth and properties of binary, ternary and quaternary (In, Ga)(As, P) alloys grown by the hydride vapor phase epitaxy technique
US10896818B2 (en) Stacking fault-free semipolar and nonpolar GaN grown on foreign substrates by eliminating the nitrogen polar facets during the growth
JP2013531361A (ja) 基板のパターン化を使用するマスクレスプロセスによる転位及び応力管理と装置製造のための方法
CN110783167B (zh) 一种半导体材料图形衬底、材料薄膜及器件的制备方法
Oh et al. Control of crack formation for the fabrication of crack-free and self-isolated high-efficiency gallium arsenide photovoltaic cells on silicon substrate
CN105448675A (zh) 一种GaAs/Si外延材料的MOCVD制备方法
CN111628409A (zh) 一种1.55微米波长硅基量子阱激光器外延材料及制备方法
CN105088181B (zh) 一种硅基量子点激光器材料的mocvd制备方法
Chriqui et al. Direct growth of GaAs-based structures on exactly (0 0 1)-oriented Ge/Si virtual substrates: reduction of the structural defect density and observation of electroluminescence at room temperature under CW electrical injection
US20080272377A1 (en) Gallium Nitride Substrate and Gallium Nitride Film Deposition Method
CN102545054A (zh) 制备硅基InGaAsP为有源区的1550nm激光器的方法
Braun et al. Planarization of rough (100) GaAs substrates via growth by hydride vapor phase epitaxy
Robin et al. Limitation of simple np-n tunnel junction based LEDs grown by metal-organic vapor phase epitaxy
Choi et al. Selective area heteroepitaxy of pin junction GaP nanopillar arrays on Si (111) by MOCVD
Liu et al. Self-nucleated nonpolar GaN nanowires with strong and enhanced UV luminescence
Park et al. Synthesis of hybrid nanowires comprising uniaxial and coaxial InGaN/GaN MQWs with a nano-cap
JP2015035550A (ja) 半導体素子およびその製造方法
Junesand et al. Surface morphology of indium phosphide grown on silicon by nano‐epitaxial lateral overgrowth
Du et al. Reduced Dislocation of GaAs Layer Grown on Ge-Buffered Si (001) Substrate Using Dislocation Filter Layers for an O-Band InAs/GaAs Quantum Dot Narrow-Ridge Laser. Micromachines 2022, 13, 1579

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant