CN110783167B - 一种半导体材料图形衬底、材料薄膜及器件的制备方法 - Google Patents

一种半导体材料图形衬底、材料薄膜及器件的制备方法 Download PDF

Info

Publication number
CN110783167B
CN110783167B CN201910667824.7A CN201910667824A CN110783167B CN 110783167 B CN110783167 B CN 110783167B CN 201910667824 A CN201910667824 A CN 201910667824A CN 110783167 B CN110783167 B CN 110783167B
Authority
CN
China
Prior art keywords
layer
substrate
semiconductor material
structures
equal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910667824.7A
Other languages
English (en)
Other versions
CN110783167A (zh
Inventor
姜涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yiguan Information Technology Shanghai Co ltd
Original Assignee
Yiguan Information Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yiguan Information Technology Shanghai Co ltd filed Critical Yiguan Information Technology Shanghai Co ltd
Publication of CN110783167A publication Critical patent/CN110783167A/zh
Application granted granted Critical
Publication of CN110783167B publication Critical patent/CN110783167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种半导体材料图形衬底、材料薄膜及器件的制备方法，半导体材料图形衬底的制备方法包括选取衬底层；在所述衬底层上形成若干凸起结构和若干凹陷结构；在具有所述凸起结构的所述衬底层的一侧生长外延层；去除所述衬底层上每个凹陷结构上方的外延层直至暴露所述衬底层，并保留所述衬底层上每个凸起结构上方的至少一部分外延层，形成若干籽晶结构，完成半导体材料图形衬底的制备。本发明的半导体材料图形衬底制备方法能够最大程度的减少由于异质衬底的晶格失配和热失配所带来的材料缺陷问题，获得高结晶质量的半导体材料薄膜和器件。

Description

一种半导体材料图形衬底、材料薄膜及器件的制备方法
技术领域
本发明属于半导体技术领域，具体涉及一种半导体材料图形衬底、材料薄膜及器件的制备方法。
背景技术
GaN材料系列主要包含GaN、BN和AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)合金材料。GaN材料系列具有低的热产生率和高的击穿电场，是研制高温大功率电子器件和高频微波器件的重要材料。同时GaN材料系列也是一种理想的短波长发光器件材料，GaN及其合金的带隙覆盖了从红色到紫外的光谱范围。自从1991年日本研制出同质结GaN蓝色LED之后，InGaN/AlGaN双异质结超亮度蓝色LED、InGaN单量子阱GaN LED相继问世。正因为GaN材料系列的诸多卓越性能，作为第三代半导体的重要半导体材料之一，其研究与应用是目前全球半导体研究的前沿和热点。
虽然GaN材料系列器件水平已经可以实用化，但长期以来由于单晶衬底问题没有解决，只能依赖异质外延工艺来获得材料薄膜，而异质外延缺陷密度相当高，成为器件性能进一步提升的主要障碍。当下主流采用的异质外延衬底以蓝宝石和SiC为主，也有在硅基衬底上生长的商业应用，特别是基于蓝宝石衬底的GaN LED技术，已经得到了广泛的商业化应用。
目前已经得到广泛商业应用的一种提升异质外延晶体质量的方法是采用图形衬底的方法，以下为现有技术中几种常见的图形衬底的制备方法：
1.蓝宝石图形衬底技术
在平面的蓝宝石衬底上制作具有周期性排列的掩模图形，使得蓝宝石衬底的表面形成周期性规则的间隔暴露，通过刻蚀的方法将蓝宝石衬底暴露的部分刻出一定的深度，然后去除掩模图形，得到具有周期性起伏图案的图形衬底。
2.具有AlN溅射层的图形衬底技术
为了进一步提高GaN材料系列材料在图形衬底上的结晶质量降低材料薄膜的缺陷密度，具有AlN溅射层的图形衬底技术在近年被开发了出来。不同于用MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)在图形衬底表面先直接生长AlN缓冲层材料然后紧接着连续生长GaN材料系列材料，AlN溅射层图形衬底技术采用PVD(Physical Vapor Deposition，物理气相沉积)或磁控溅射等方法，将AlN材料直接溅射在图形衬底上形成一种表面是AlN溅射层材料的图形衬底，采用该种图形衬底后MOCVD可以在AlN材料薄膜图形的表面直接开始GaN材料系列材料的成核层生长以及后续的薄膜材料生长直至获得平滑的半导体材料薄膜，在简化MOCVD外延工艺的同时，也能够进一步提高材料薄膜的结晶质量。
3.纳米图形衬底技术
纳米图形衬底技术是一种微纳加工技术。不同于传统蓝宝石图形衬底技术采用光刻掩模图形的方法制备衬底上的图形，该技术通过机械转移的手段，达到了超高的分辨率，可以在衬底表面加工出纳米尺寸的图形。具体方法是：第一步加工模板，一般使用电子束刻蚀等手段，在硅或其他衬底上加工出所需要的结构作为模板。由于电子的衍射极限远小于光子，因此可以达到远高于光刻的分辨率；第二步图样的转移，在衬底表面涂上光刻胶，然后将模板压在其表面，采用加压的方式使图案转移到光刻胶上。注意光刻胶不能被全部去除，以防止模板与材料直接接触，损坏模板；第三步是衬底的加工，用紫外光使光刻胶固化，移开模板后，用刻蚀液将上一步未完全去除的光刻胶刻蚀掉，露出待加工衬底表面，然后通过刻蚀的方法将衬底暴露的部分刻出一定的深度，完成后去除全部光刻胶，最终得到具有纳米尺寸的周期性起伏图案的图形衬底。纳米图形衬底的特点是图形尺寸在纳米量级，相应的对衬底暴露表面进行刻蚀后的刻蚀深度也在纳米量级，相比传统的蓝宝石图形化衬底，整体图形缩小了很多，相应的在衬底表面的分布数量也极大增加，更有利于发挥图形衬底对降低材料薄膜缺陷密度的能力。
4.AlN纳米图形衬底技术
与纳米图形衬底的制作工艺类似，也是利用纳米压印技术将纳米尺度的图形通过机械的方式转移到待加工衬底表面，然后在衬底表面刻蚀出纳米级的周期性起伏图案，但AlN纳米图形衬底是通过在衬底表面先生长一层AlN材料，通常采用MOCVD，然后在AlN材料薄膜上再进行纳米压印工艺，最终获得的是在AlN材料薄膜上形成的纳米级周期起伏图案，形成AlN纳米图形衬底，这种图形衬底能够更好的生长GaN材料系列材料，进一步降低材料薄膜的缺陷密度。
在上述图形衬底的基础上通过MOCVD生长工艺在图形衬底上形成成核层，再继续生长直至形成平滑的半导体材料薄膜。继续在该材料薄膜层上生长其他器件结构，如n型掺杂的半导体材料、p型掺杂的半导体材料、非有意掺杂的半导体材料、超晶格层、量子阱层等半导体材料薄膜层，形成电子器件或光电器件的功能层结构。这种技术已经被证明能有效降低材料薄膜的缺陷密度，并已经在LED的大规模商业化生产中成为了主流应用技术。
为了在异质衬底上获得高质量的半导体晶体薄膜，另一种普遍采用的技术是中间插入层技术，包括采用超晶格层插入在半导体晶体薄膜生长的过程中，超晶格层一般为不同材料的周期性重复生长形成的多层结构材料层，每层材料的厚度都只有几纳米至几十纳米，通过超晶格材料层作为中间插入层，对异质衬底上生长的晶体的缺陷起到屏蔽作用来阻断缺陷继续延伸至后续半导体材料层，同时也起到了调节材料薄膜之间应力失配的作用，提高在中间插入层后生长的半导体晶体薄膜的晶体质量，该方法被广泛应用在硅基和蓝宝石基的异质衬底外延工艺中。另一种被广泛研究的方法是二维材料插入层，包括石墨烯薄膜，该方法是在异质衬底外延一层半导体材料薄膜后，在薄膜上形成一层二维材料层如石墨烯，然后再进行半导体材料的外延生长，由于二维材料的特殊性质，在二维材料层上生长与二维材料层下的半导体材料同质的半导体材料，能够获得晶体质量更高的半导体材料薄膜。
通过各种技术，包括图形化衬底、中间插入层以及两者结合的技术，尽量减少异质衬底对其上生长的半导体材料薄膜的热失配和晶格失配影响，提高半导体材料薄膜的晶体质量，然后在平滑的半导体材料薄膜上生长器件功能层，如n型掺杂层、p型掺杂层、非有意掺杂层、量子阱层等器件功能层，通常这些功能层也都是平滑的半导体材料薄膜层，最终获得如光电器件LED、激光器、射频功率器件如HEMT等不同功能的半导体器件。
为了克服异质外延带来的缺陷密度高的问题，现有技术中还有几种半导体薄膜的制备方法，以在蓝宝石生长GaN材料系列材料为例：
1.ELOG技术
在平面的蓝宝石衬底上先生长第一层GaN材料系列材料薄膜，然后在这层材料薄膜上制作具有周期性排列的掩膜图形，使得这层材料薄膜的表面形成周期性规则的间隔暴露，掩膜多数采用的是SiN或SiO2。在这层具有周期性规则间隔暴露的第一层GaN材料系列材料薄膜上继续生长GaN材料系列材料，由于GaN材料系列不容易直接在掩膜材料上生长，所以被掩膜材料遮蔽的区域上方所生长的GaN材料系列材料是通过横向生长得到的，这部分材料的缺陷密度相对较低，在材料薄膜生长成光滑平面后得到第二层GaN材料系列材料薄膜，这层薄膜的整体缺陷密度得到了一定程度的改善。
2.Pendeo悬浮ELOG技术
在平面的蓝宝石衬底上先生长第一层GaN材料系列材料薄膜，然后在这层材料薄膜上制作周期性条形掩膜图形，通过刻蚀的方法将第一层GaN材料系列材料薄膜刻成周期性条形图案，然后去除掩膜图形，在周期性条形第一层GaN材料系列材料薄膜图案上继续生长GaN材料系列材料，周期性条形图形之间的区域所生长的GaN材料系列材料是通过横向外延附生方法(ELOG)得到的，这部分材料的缺陷密度相对较低，在材料薄膜生长成光滑平面后得到第二层GaN材料系列材料薄膜，这层薄膜的整体缺陷密度得到了一定程度的改善。
3.低缺陷氮化物半导体薄膜的生长方法
1)在具有条形沟槽周期性形成其上的衬底的整个表面上形成缓冲层；2)在缓冲层上生长第一氮化物半导体薄膜；3)在第一氮化物半导体薄膜上形成绝缘掩膜图形，以使在条形沟槽形成的衬底区域上生长的第一氮化物半导体薄膜被遮蔽，而在没有条形沟槽形成的衬底区域上生长的第一氮化物半导体薄膜被暴露；4)刻蚀通过绝缘掩膜图形被暴露的第一氮化物半导体薄膜的区域，形成第一氮化物半导体薄膜的突起周期性条形图形，并且从第一氮化物半导体薄膜除去绝缘掩膜图形；5)利用氮化物半导体薄膜图形横向外延附生方法第二氮化物半导体薄膜。
该方法认为在沟槽内生长的氮化物半导体薄膜相较于非沟槽区域生长的氮化物半导体薄膜具有更少的缺陷，因此将更高缺陷的非沟槽区域氮化物半导体薄膜通过刻蚀的方法去除后，形成第一氮化物半导体薄膜的突起周期性条形图形，再利用氮化物半导体薄膜图形横向外延附生方法第二氮化物半导体薄膜，因此获得较低缺陷的氮化物半导体薄膜。该方法能够通过沟槽侧壁的材料生长与沟槽底部的材料生长合拢的方式降低沟槽区域的材料缺陷密度，然后利用这个区域的相对低缺陷密度材料进一步拓展完成半导体材料薄膜生长，但该方法没有办法完全摆脱衬底的影响，沟槽部分的材料仍然很大程度上受沟槽底部衬底表面材料的晶格失配和热失配的影响，该区域所获得的材料缺陷密度下降空间有限，没办法完全消除半导体材料直接从异质衬底表面进行生长时所面临的问题。
如上所述，各项技术都是利用横向外延附生方法来降低材料缺陷密度改善材料薄膜质量，证明ELOG生长机理是现行技术中比较有效的提高半导体材料晶体质量的技术，但现有技术的共同缺点是没有办法在不引入二次污染的前提下实现完全摆脱异质衬底的影响而获得高质量半导体材料膜。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种半导体材料图形衬底、材料薄膜及器件的制备方法。本发明要解决的技术问题通过以下技术方案实现：
一种半导体材料图形衬底的制备方法，包括：
选取衬底层；
在所述衬底层上形成若干凸起结构和若干凹陷结构；
在具有所述凸起结构的所述衬底层的一侧生长外延层；
去除所述衬底层上每个凹陷结构上方的外延层直至暴露所述衬底层，并保留所述衬底层上每个凸起结构上方的至少一部分外延层，形成若干籽晶结构，完成半导体材料图形衬底的制备。
在本发明的一个实施例中，在所述衬底层上形成若干凸起结构和若干凹陷结构，包括：
在所述衬底层上形成掩膜层；
按照预设图形对所述掩膜层进行曝光、显影和刻蚀处理，暴露部分所述衬底层表面；
刻蚀暴露的所述衬底层，在所述衬底层上形成所述若干凸起结构和所述若干凹陷结构。
在本发明的一个实施例中，在所述衬底层上形成若干凸起结构和若干凹陷结构，包括：
按照预设周期和预设图形，利用沉积掩膜层和刻蚀方法在所述衬底层上形成若干凸起结构和若干凹陷结构。
本发明一个实施例还提供一种半导体材料薄膜的制备方法，包括：
利用上述任一项实施例所述的半导体材料图形衬底的制备方法制备所述半导体材料图形衬底；
在所述半导体材料图形衬底的籽晶结构上生长第一单晶薄膜层。
在本发明的一个实施例中，在所述半导体材料图形衬底的籽晶结构上生长第一单晶薄膜层，包括：
通过化学气相沉积法、气相外延生长法或分子束外延成长法在所述籽晶结构上生长所述第一单晶薄膜层。
本发明一个实施例还提供一种半导体器件的制备方法，包括：
利用上述任一项实施例所述的半导体材料薄膜的制备方法制备所述第一单晶薄膜层；
在所述第一单晶薄膜层上生长第一功能层，所述第一功能层包括n型掺杂的半导体材料层、p型掺杂的半导体材料层、非有意掺杂的半导体材料层、超晶格层和量子阱层中的至少一种。
本发明一个实施例还提供另一种半导体器件的制备方法，包括：
利用上述任一项实施例所述的半导体材料图形衬底的制备方法制备所述半导体材料图形衬底；
在所述半导体材料图形衬底的每个籽晶结构上对应生长一个微米柱；
在每个所述微米柱上生长第二功能层，所述第二功能层包括n型掺杂的半导体材料层、p型掺杂的半导体材料层、非有意掺杂的半导体材料层、超晶格层和量子阱层中的至少一种。
在本发明的一个实施例中，在每个所述微米柱上生长第二功能层之后，还包括：
在所述第二功能层上生长一层具有平滑表面的第二单晶薄膜层。
在本发明的一个实施例中，在所述第二功能层上生长一层具有平滑表面的第二单晶薄膜层，还包括：
在所述第二单晶薄膜层上生长第三功能层，所述第三功能层包括n型掺杂的半导体材料层、p型掺杂的半导体材料层、非有意掺杂的半导体材料层、超晶格层和量子阱层中的至少一种。
在本发明的一个实施例中，在所述第二单晶薄膜层上生长第三功能层之后，还包括：
在所述第三功能层上生长第三单晶薄膜层。
本发明的有益效果：
本发明以GaN材料系列半导体薄膜的异质外延问题为例，提出一种新的基于异质衬底的半导体材料图形衬底、材料薄膜及器件的制备方法。首先本发明创新性地提出了一种新的图形衬底及其制备方法，虽然本发明提出的新的图形衬底是基于异质衬底材料，但该新图形衬底的图形表面已经不再是异质衬底材料，而是转变成了呈现相互孤立的小岛分布形态的籽晶结构，进一步的，该图形衬底的籽晶结构之间的间隔区是具备一定深度和宽度的异质衬底材料凹陷。这些籽晶结构都是通过横向外延附生方法(ELOG)生长获得的晶体质量较高的结构，基于这些籽晶结构的图形衬底进行后续的材料生长可以获得材料薄膜及器件，由于后续所形成材料薄膜及器件的过程中主要是采用ELOG方法进行生长，所以可以最大程度的减少由于异质衬底的晶格失配和热失配所带来的材料缺陷问题，获得高结晶质量的半导体材料薄膜和器件，同时由于新的图形衬底上的籽晶结构的岛状分布及小岛状三维形状，提供了生长三维结构器件的基础，区别于二维结构的器件都是由平滑的半导体材料薄膜构成，三维结构器件可以由在具备三维结构的岛状籽晶结构上生长的半导体材料形成三维结构的器件。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种半导体材料图形衬底的制备方法的流程示意图；
图2a～2f是本发明实施例提供的一种半导体材料图形衬底的制备方法的示意图；
图3是本发明实施例提供的一种图形化的衬底层的结构示意图；
图4是本发明实施例提供的一种半导体器件的结构示意图；
图5是本发明实施例提供的另一种半导体器件的结构示意图；
图6a～6b是本发明实施例提供的一种半导体器件的制备方法的示意图；
图7是本发明实施例提供的再一种半导体器件的结构示意图；
图8是本发明实施例提供的又一种半导体器件的结构示意图；
图9是本发明实施例提供的又一种半导体器件的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1和图2a～2f，图1是本发明实施例提供的一种半导体材料图形衬底的制备方法的流程示意图，图2a～2f是本发明实施例提供的一种半导体材料图形衬底的制备方法的示意图。本实施例提供一种半导体材料图形衬底的制备方法，包括：
步骤1、请参见图2a，选取衬底层101；
衬底层101例如可以包括硅(Si)、碳化硅(SiC)、金刚石、蓝宝石(Al2O3)、砷化镓(GaAs)、氮化铝(AlN)、氮化镓(GaN)、金属、金属氧化物、化合物半导体、玻璃、石英或复合材料等。衬底层101还可以包括具有特定晶相取向的单晶材料，例如m-面的SiC或蓝宝石、α-面的蓝宝石、γ-面的蓝宝石、c-面的蓝宝石。衬底层101还可以包括自由无掺杂、n型或p型掺杂材料组成的材料。
步骤2、在衬底层101上形成若干凸起结构1011和若干凹陷结构1012；
具体地，本实施例通过图形化方式在衬底层101表面形成若干凸起结构1011和若干凹陷结构1012，凸起结构1011和凹陷结构1012可以呈周期性方式分布，也可以呈非周期性方式分布，为了简化和方便制作工艺，优选地凸起结构1011和凹陷结构1012呈周期性方式分布，且周期性的分布可以为完全周期均匀分布和/或局部单元均匀分布。
优选的，请参见图3，本实施例所获得的凸起结构1011的纵切面轮廓可以是三角形、方形、圆形、椭圆形、梯形或其组合，凸起结构1011的纵切面轮廓还可以为其它形状，本实施例对此不作具体限定。
进一步的，凸起结构1011的顶部不具有任何平台区域，即凸起结构1011的纵切面轮廓中至少有一种轮廓的顶部轮廓线不是平行于水平面的直线。
在一个实施例中，在衬底层101上形成若干凸起结构1011和若干凹陷结构1012具体可以包括步骤2.1～步骤2.3，其中：
步骤2.1、请参见图2b，在衬底层101上形成掩膜层102；
在衬底层101表面采用光刻胶涂布一层掩膜层102和/或沉积一层掩膜层102，当利用涂布工艺时，掩膜层102例如可以为光刻胶掩膜，当利用沉积工艺时，掩膜层102例如可以为SiO2和/或Si3N4、金属氮化物和/或金属氧化物等。
步骤2.2、请参见图2c，按照预设图形对掩膜层102进行曝光、显影和刻蚀处理，暴露部分衬底层101表面。
其中，预设图形为需要衬底层101所要表现的图形，可以通过曝光、显影和刻蚀工艺将所需的图形传递到掩膜层102上，从而暴露出部分衬底层101表面。
步骤2.3、请参见图2d，刻蚀暴露的衬底层101，在衬底层101上形成若干凸起结构1011和若干凹陷结构1012。
本实施例还可以通过其它方式在衬底层101上形成若干凸起结构1011和若干凹陷结构1012，例如按照预设周期和预设图形，利用沉积掩膜层和刻蚀方法在衬底层101上形成若干凸起结构1011和若干凹陷结构1012。
具体地，可以在衬底层表面沉积一层绝缘材料(掩膜层)，该绝缘材料可以是Al2O3、SiO2、Si3N4、光刻胶中的一种或其组合，通过刻蚀后形成周期分布的排列图形，通过再沉积再刻蚀的方法对其轮廓形状进行调整形成所需形状的凸起结构，沉积过程可以是机械涂布、化学气相沉积方法和物理气相沉积方法，沉积材料可以是Al2O3、SiO2、Si3N4、光刻胶中的一种或其组合。
在本实施例中，掩膜层可以选择去除也可以不去除，此时掩膜层下方所保留的GaN系材料就是在衬底层的凸起结构上方通过横向生长所获得的较高质量的籽晶结构。
步骤3、请参见图2e，在具有凸起结构1011的衬底层101的一侧生长外延层103；
具体地，本实施例在具有凸起结构1011的衬底层101的一侧开始生长外延层材料，外延层材料首先在凹陷结构1012部分的衬底层101表面开始生长，直至外延层材料完全覆盖衬底层101的凸起结构1011部分后形成具有平滑表面的外延层103。
进一步地，本实施例可以通过采用化学气相沉积法或氢化物气相外延生长法在具有凸起结构1011的衬底层101的一侧进行外延生长，以得到具有平滑表面的外延层103，本实施例不对外延层103的工艺参数进行具体限定，只要在具有凸起结构1011的衬底层101的一侧能够生长具有平滑表面的外延层103即可满足要求。应理解的是，本领域技术人员可以通过控制外延层103的工艺条件，以及选取合适的凸起结构1011和凹陷结构1012的图形形状和尺寸进行外延生长。
在本实施例中，化学气相沉积例如可以包括MOCVD(金属有机化合物化学气相沉淀)或RPCVD(减压化学气相沉积)。
在本实施例中，外延层103的材料可以为III-V族化合物半导体材料，例如具体可以为GaN系材料。
进一步地，GaN系材料例如可以包括GaN、BN、AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)合金材料、InP、GaAs、AlxGayIn1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)合金材料和AlxGayIn1-x-yAs(0≤x≤1，0≤y≤1，0≤x+y≤1)合金材料。
进一步地，GaN系材料可以是无掺杂的、n型或p型掺杂的材料。
进一步地，GaN系材料的生长方法可以用单独掺杂的或无掺杂的材料，或用无掺杂和掺杂步骤的组合，或采用n掺杂和p掺杂的组合来沉积。
步骤4、请参见图2f，去除衬底层101上每个凹陷结构1012上方的外延层103直至暴露衬底层101，并保留衬底层101上每个凸起结构1011上方的至少一部分外延层103，形成若干籽晶结构104，完成半导体材料图形衬底的制备；
具体地，本实施例通过将每个凹陷结构1012上方对应的外延层103去除掉，直至完全暴露衬底层101的表面为止，且需保证在所暴露的衬底层101表面没有外延层材料的残留，同时保留每个凸起结构1011上方对应的外延层103，每个凸起结构1011上方对应所保留的外延层103即作为一个籽晶结构104，且每个凸起结构1011上方所形成的籽晶结构104均是独立存在的，即所有籽晶结构104彼此之间相互独立的存在于凸起结构1011上方，在本实施例中，凸起结构1011上方的外延层103部分既包括凸起结构1011的顶部区域也包括凸起结构1011的侧边区域，其中，侧边区域大小的选取可以根据实际需求进行选择，本实施例对此不作具体限定。在本实施例中，因凹陷结构1012上方对应的外延层103部分因与衬底层101为异质材料，所以会出现晶格失配和热失配影响较大、缺陷较多的问题，因此本实施例将所暴露的凹陷结构1012上方对应的外延层103部分去除。
每个籽晶结构的平面面积的大小为0.01平方微米至300000平方微米，优选的为1平方微米至100平方微米，更优选的为1平方微米至30平方微米。
本实施例提出了一种新的图形衬底的制备方法，虽然本实施例提出的图形衬底是基于异质衬底材料，但该图形衬底的图形表面已经不再是异质衬底材料，而是转变成了呈现相互孤立的小岛分布形态的GaN系材料的籽晶结构，进一步的，该图形衬底的籽晶结构之间的间隔区是具备一定深度和宽度的异质衬底材料的凹陷，并且这些籽晶结构都是通过横向外延附生方法(ELOG)生长获得的晶体质量较高的GaN系材料的籽晶结构，基于这些籽晶结构形成的图形衬底进行后续的材料生长可以获得高质量的材料薄膜及器件。
实施例二
本发明在实施例一的基础上还提出一种半导体材料薄膜的制备方法。该半导体材料薄膜的制备方法可以包括：
步骤1、利用实施一所提供的制备方法制备的图形衬底，其实现原理和技术效果与实施例一所述的半导体材料图形衬底的制备方法类似，在此不再赘述。
步骤2、请参见图4，在半导体材料图形衬底的籽晶结构上生长第一单晶薄膜层105；
具体地，通过化学气相沉积法(例如金属有机化合物化学气相沉淀法(MOCVD)、减压化学气相沉积法(RPCVD)等)或气相外延生长法(例如有机金属化合物气相外延法(MOVPE)、氢化物气相外延生长法(HVPE))或分子束外延成长法(MBE)等方法继续在籽晶结构104上生长单晶衬底层材料，直至得到具有平滑表面的第一单晶薄膜层105。该第一单晶薄膜层105是在籽晶结构104上生长而成，由于籽晶结构104与衬底层101间存在大量孔洞，可使得单晶衬底层105可以几乎不受异质衬底层101的晶格失配和热失配的影响，具有类似在同质晶体衬底上生长的材料的特质，可以用于后续继续生长器件的功能层，为这些器件结构所需的材料层提供高质量的外延层基础。
在本实施例中，第一单晶薄膜层105的材料可以为III-V族化合物半导体材料，例如具体可以为GaN系材料。进一步地，GaN系材料例如可以包括GaN、BN、AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)合金材料、InP、GaAs、AlxGayIn1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)合金材料和AlxGayIn1-x-yAs(0≤x≤1，0≤y≤1，0≤x+y≤1)合金材料。
优选地，第一单晶薄膜层105和籽晶结构104的材料相同。
由于利用实施例一的制备方法所制备的图形衬底的图形表面转变成了呈现相互孤立小岛分布形态的GaN系材料的籽晶结构，因此通过ELOG工艺生长使得这些籽晶结构合拢形成的第一单晶薄膜层具有较高的质量进一步的，由于该图形衬底的籽晶结构之间的间隔区是在衬底层上形成的，具备一定的深度和宽度，因此在制备第一单晶薄膜层时异质衬底层的凹陷结构不会生长GaN系材料，籽晶结构之间通过横向外延附生方法合拢的过程在异质衬底层的凹陷结构的上方完成，因此通过籽晶结构之间的横向外延附生方法获得的具有平滑表面的第一单晶薄膜层与异质衬底层之间会留有大量相互联通的孔洞，由于这些孔洞的存在，不仅可以极大程度的减少由于异质衬底层与GaN系材料之间的晶格失配和热失配所带来的材料薄膜(第一单晶薄膜层)的缺陷问题，从而提高材料薄膜的结晶质量，同时还可以将材料薄膜从衬底层上进行剥离提供有利条件，可能的剥离方法包括自剥离、激光剥离和化学剥离。
实施例三
本发明在实施例一和实施例二的基础上还提出一种半导体器件的制备方法。该半导体器件的制备方法可以包括：
步骤1、利用实施例一和实施二所提供的制备方法制备生长有第一单晶薄膜层的图形衬底，其实现原理和技术效果与实施例一和实施例二类似，在此不再赘述。
步骤2、请参见图5，在第一单晶薄膜层105上生长第一功能层106；
在本实施例中，第一功能层106可以为用于形成光电器件和/或功率器件所需要的n型掺杂的半导体材料层、p型掺杂的半导体材料层、非有意掺杂的半导体材料层、超晶格层和量子阱层中的至少一种，即第一功能层106可以为n型掺杂的半导体材料层、p型掺杂的半导体材料层、非有意掺杂的半导体材料层、超晶格层和量子阱层中的任意一种结构，也可以为n型掺杂的半导体材料层、p型掺杂的半导体材料层、非有意掺杂的半导体材料层、超晶格层和量子阱层多种结构的组合，以多种结构的组合进行举例说明，例如，在第一单晶薄膜层105上依次生长n型掺杂的半导体材料层、p型掺杂的半导体材料层、非有意掺杂的半导体材料层、超晶格层和量子阱层，从而形成光电器件和/或功率器件，又例如，可以在第一单晶薄膜层105依次生长n型掺杂的半导体材料层、p型掺杂的半导体材料层、非有意掺杂的半导体材料层，从而形成光电器件和/或功率器件，再例如，可以在第一单晶薄膜层105上依次生长n型掺杂的半导体材料层、p型掺杂的半导体材料层、超晶格层，从而形成光电器件和/或功率器件，对于多种结构的组合，本实施例不对n型掺杂的半导体材料层、p型掺杂的半导体材料层、非有意掺杂的半导体材料层、超晶格层和量子阱层在第一单晶薄膜层105上的生长顺序做具体要求，本领域技术人员可以根据实际需求和应用对其进行调整。另外，第一功能层106还可以为形成光电器件和/或功率器件的其它材料层，本实施例对此不作具体限定。第一功能层106的生长工艺例如可以为MOCVD，也可以为其它常用的生长工艺，本实施对此不作具体限定。
本实施例所制备的半导体器件的材料层可以为光电器件、射频器件和/或功率器件所需要的N型材料层、P型材料层和未掺杂材料层。
本实施例所制备的半导体器件完成之后，可以在此基础上进行器件后续的加工工艺、如电极制作等。
实施例四
本发明在实施例一的基础上还提出另一种半导体器件的制备方法。该半导体器件的制备方法可以包括：
步骤1、利用实施一所提供的制备方法制备的图形衬底，其实现原理和技术效果与实施例一所述的半导体材料图形衬底的制备方法类似，在此不再赘述。
步骤2、请参见图6a，在半导体材料图形衬底的每个籽晶结构104上对应生长一个微米柱107；
具体地，通过化学气相沉积法(例如金属有机化合物化学气相沉淀法(MOCVD)、减压化学气相沉积法(RPCVD)等)或气相外延生长法(例如有机金属化合物气相外延法(MOVPE)、氢化物气相外延生长法(HVPE))或分子束外延成长法(MBE)等方法继续在每个籽晶结构104上生长一个微米柱107，微米柱107将依附籽晶结构104的轮廓进行生长，即其将覆盖籽晶结构104，直至微米柱107的底端与凸起结构1011相接触。
进一步地，微米柱107的材料可以为III-V族化合物半导体材料，例如具体可以为GaN系材料，微米柱107的材料还可以为其它半导体材料。进一步地，GaN系材料例如可以包括GaN、BN、AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)合金材料、InP、GaAs、AlxGayIn1-x- yP(0≤x≤1，0≤y≤1，0≤x+y≤1)合金材料和AlxGayIn1-x-yAs(0≤x≤1，0≤y≤1，0≤x+y≤1)合金材料。
步骤3、请参见图6b，在每个微米柱107上生长第二功能层108；
在本实施例中，第二功能层108可以为用于形成光电器件和/或功率器件所需要的n型掺杂的半导体材料层、p型掺杂的半导体材料层、非有意掺杂的半导体材料层、超晶格层和量子阱层中的至少一种，即第二功能层108可以为n型掺杂的半导体材料层、p型掺杂的半导体材料层、非有意掺杂的半导体材料层、超晶格层和量子阱层中的任意一种结构，也可以为n型掺杂的半导体材料层、p型掺杂的半导体材料层、非有意掺杂的半导体材料层、超晶格层和量子阱层多种结构的组合，以多种结构的组合进行举例说明，例如，在微米柱107上依次生长p型掺杂的半导体材料层、n型掺杂的半导体材料层、超晶格层和量子阱层、非有意掺杂的半导体材料层，从而形成光电器件和/或功率器件，又例如，可以在微米柱107上依次生长n型掺杂的半导体材料层、非有意掺杂的半导体材料层、p型掺杂的半导体材料层，从而形成光电器件和/或功率器件，再例如，可以在微米柱107上依次生长超晶格层、非有意掺杂的半导体材料层、n型掺杂的半导体材料层、p型掺杂的半导体材料层，从而形成光电器件和/或功率器件，对于多种结构的组合，本实施例不对n型掺杂的半导体材料层、p型掺杂的半导体材料层、非有意掺杂的半导体材料层、超晶格层和量子阱层在微米柱107上的生长顺序做具体要求，本领域技术人员可以根据实际需求和应用对其进行调整。另外，第二功能层108还可以为形成光电器件和/或功率器件的其它材料层，本实施例对此不作具体限定。第二功能层108的生长工艺例如可以为MOCVD，也可以为其它常用的生长工艺，本实施对此不作具体限定。这些第二功能层108都会依附微米柱107的三维轮廓进行生长，即其将覆盖微米柱107，直至第二功能层108的底端与凸起结构1011相接触，从而形成具有三维结构器件功能层的器件结构。
本实施例所制备的半导体器件的材料层可以为光电器件、射频器件和/或功率器件所需要的N型材料层、P型材料层和未掺杂材料层。
本实施例所制备的半导体器件完成之后，可以在此基础上进行器件后续的加工工艺、如电极制作等。
另外，请参见图7，在本实施例步骤三的基础上还可以继续在第二功能层108上生长一层具有平滑表面的第二单晶薄膜层109。
具体地，通过化学气相沉积法(例如金属有机化合物化学气相沉淀法(MOCVD)、减压化学气相沉积法(RPCVD)等)或气相外延生长法(例如有机金属化合物气相外延法(MOVPE)、氢化物气相外延生长法(HVPE))或分子束外延成长法(MBE)等方法在第二功能层108上继续生长单晶薄膜层材料，直至单晶薄膜层材料之间合拢成为具有平滑表面的第二单晶薄膜层109。本实施例通过ELOG的生长方法将各微米柱之间的空隙通过外延层材料生长进行合拢，并最终形成含有平滑的第二单晶薄膜层109的三维结构器件。此时可以在此含有三维结构器件功能层的平滑的半导体材料薄膜基础上进行器件后续的加工工艺、如电极制作等。
在本实施例中，第二单晶薄膜层109的材料可以为III-V族化合物半导体材料，例如具体可以为GaN系材料。进一步地，GaN系材料例如可以包括GaN、BN、AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)合金材料、InP、GaAs、AlxGayIn1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)合金材料和AlxGayIn1-x-yAs(0≤x≤1，0≤y≤1，0≤x+y≤1)合金材料。
优选地，第二单晶薄膜层109的材料和籽晶结构104、第一单晶薄膜层105的材料相同。
另外，请参见图8，在本实施例所得到的第二单晶薄膜层109的基础上还可以继续生长第三功能层110；
在本实施例中，第三功能层110可以为用于形成光电器件和/或功率器件所需要的n型掺杂的半导体材料层、p型掺杂的半导体材料层、非有意掺杂的半导体材料层、超晶格层和量子阱层中的至少一种，即第三功能层110可以为n型掺杂的半导体材料层、p型掺杂的半导体材料层、非有意掺杂的半导体材料层、超晶格层和量子阱层中的任意一种结构，也可以为n型掺杂的半导体材料层、p型掺杂的半导体材料层、非有意掺杂的半导体材料层、超晶格层和量子阱层多种结构的组合，以多种结构的组合进行举例说明，例如，在第二单晶薄膜层109上依次生长p型掺杂的半导体材料层、n型掺杂的半导体材料层、超晶格层和量子阱层、非有意掺杂的半导体材料层，从而形成光电器件和/或功率器件，又例如，可以在第二单晶薄膜层109上依次生长n型掺杂的半导体材料层、非有意掺杂的半导体材料层、p型掺杂的半导体材料层，从而形成光电器件和/或功率器件，再例如，可以在第二单晶薄膜层109上依次生长超晶格层、非有意掺杂的半导体材料层、n型掺杂的半导体材料层、p型掺杂的半导体材料层，从而形成光电器件和/或功率器件，对于多种结构的组合，本实施例不对n型掺杂的半导体材料层、p型掺杂的半导体材料层、非有意掺杂的半导体材料层、超晶格层和量子阱层在第二单晶薄膜层109上的生长顺序做具体要求，本领域技术人员可以根据实际需求和应用对其进行调整。另外，第二功能层108还可以为形成光电器件和/或功率器件的其它材料层，本实施例对此不作具体限定。第三功能层110的生长工艺例如可以为MOCVD，也可以为其它常用的生长工艺，本实施对此不作具体限定。
本实施例所制备的半导体器件的材料层可以为光电器件、射频器件和/或功率器件所需要的N型材料层、P型材料层和未掺杂材料层。
本实施例所制备的半导体器件完成之后，可以在此基础上进行器件后续的加工工艺、如电极制作等。
另外，请参见图9，在第三功能层110上继续生长一层第三单晶薄膜层111。
具体地，通过化学气相沉积法(例如金属有机化合物化学气相沉淀法(MOCVD)、减压化学气相沉积法(RPCVD)等)或气相外延生长法(例如有机金属化合物气相外延法(MOVPE)、氢化物气相外延生长法(HVPE))或分子束外延成长法(MBE)等方法继续在第三功能层110上生长一层第三单晶薄膜层111。
在本实施例中，第三单晶薄膜层111的材料可以为III-V族化合物半导体材料，例如具体可以为GaN系材料。进一步地，GaN系材料例如可以包括GaN、BN、AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)合金材料、InP、GaAs、AlxGayIn1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)合金材料和AlxGayIn1-x-yAs(0≤x≤1，0≤y≤1，0≤x+y≤1)合金材料。
本实施例所制备的半导体器件的材料层可以为光电器件、射频器件和/或功率器件所需要的N型材料层、P型材料层和未掺杂材料层。
本实施例所制备的半导体器件完成之后，可以在此基础上进行器件后续的加工工艺、如电极制作等。
本实施例通过在图形衬底上的籽晶结构继续生长材料层，获得一定尺寸的三维结构的半导体材料单元，这些半导体材料单元之间仍然保持相互独立，即半导体材料单元相互之间没有合拢，更没有形成平滑的单晶薄膜层，此时的半导体材料单元可以被称作半导体微米柱。在此三维结构的半导体微米柱上继续生长n型掺杂的半导体材料层、p型掺杂的半导体材料层、非有意掺杂的半导体材料层、超晶格层、量子阱层等材料层，这些材料层都会依附半导体微米柱的三维轮廓进行生长，从而形成具有三维结构器件功能层的器件结构，在完成这部分三维结构器件功能层的生长后，进一步通过ELOG的生长方法将各半导体微米柱之间的空隙通过半导体材料生长进行合拢，并最终形成含有三维结构器件功能层的平滑的半导体材料薄膜，此时可以在此平滑的薄膜基础上进行器件后续的加工工艺，如电极制作等，也可以在此含有三维结构器件功能层的平滑的半导体薄膜层上继续生长n型掺杂的半导体材料层、p型掺杂的半导体材料层、非有意掺杂的半导体材料层、超晶格层、量子阱层等平滑的半导体材料薄膜器件功能层形成器件，然后再在此器件的基础上进行器件后续的加工工艺，如电极制作等。本实施例的图形衬底上的籽晶结构的岛状分布的形式及其三维形状，提供了生长三维结构器件的基础，区别于二维结构的器件都是由平滑的半导体材料薄膜构成，本实施例的三维结构器件可以由在具备三维结构的岛状籽晶结构上生长的半导体材料薄膜形成三维结构的器件的功能层。
在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (5)

1.一种半导体器件的制备方法，其特征在于，包括：
选取衬底层；
在所述衬底层上形成若干凸起结构和若干凹陷结构，所述凸起结构顶部不具有平台区域；
在具有所述凸起结构的所述衬底层的一侧开始生长外延层材料，所述外延层材料首先在所述凹陷结构部分的衬底层表面开始生长，直至所述外延层材料完全覆盖所述衬底层的凸起结构部分后形成具有平滑表面的外延层；
去除所述衬底层上每个凹陷结构上方的外延层直至暴露所述衬底层，并保留所述衬底层上每个凸起结构上方的至少一部分外延层，形成若干籽晶结构，完成半导体材料图形衬底的制备；
在所述半导体材料图形衬底的每个籽晶结构上对应生长一个微米柱，所述微米柱依附籽晶结构的轮廓进行生长，所述微米柱覆盖所述籽晶结构，直至所述微米柱的底端与所述凸起结构相接触；
在每个所述微米柱上生长第二功能层，所述第二功能层包括n型掺杂的半导体材料层、p型掺杂的半导体材料层、非有意掺杂的半导体材料层、超晶格层和量子阱层中的至少一种；
在所述第二功能层上生长一层具有平滑表面的第二单晶薄膜层，所述第二单晶薄膜层的材料和所述籽晶结构的材料相同。
2.根据权利要求1所述的半导体器件的制备方法，其特征在于，在所述第二功能层上生长一层具有平滑表面的第二单晶薄膜层，还包括：
在所述第二单晶薄膜层上生长第三功能层，所述第三功能层包括n型掺杂的半导体材料层、p型掺杂的半导体材料层、非有意掺杂的半导体材料层、超晶格层和量子阱层中的至少一种。
3.根据权利要求2所述的半导体器件的制备方法，其特征在于，在所述第二单晶薄膜层上生长第三功能层之后，还包括：
在所述第三功能层上生长第三单晶薄膜层。
4.根据权利要求1所述的半导体器件的制备方法，其特征在于，在所述衬底层上形成若干凸起结构和若干凹陷结构，包括：
在所述衬底层上形成掩膜层；
按照预设图形对所述掩膜层进行曝光、显影和刻蚀处理，暴露部分所述衬底层表面；
刻蚀暴露的所述衬底层，在所述衬底层上形成所述若干凸起结构和所述若干凹陷结构。
5.根据权利要求1所述的半导体器件的制备方法，其特征在于，在所述衬底层上形成若干凸起结构和若干凹陷结构，包括：
按照预设周期和预设图形，利用沉积掩膜层和刻蚀方法在所述衬底层上形成若干凸起结构和若干凹陷结构。
CN201910667824.7A 2018-07-25 2019-07-23 一种半导体材料图形衬底、材料薄膜及器件的制备方法 Active CN110783167B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2018108230423 2018-07-25
CN201810823042 2018-07-25

Publications (2)

Publication Number Publication Date
CN110783167A CN110783167A (zh) 2020-02-11
CN110783167B true CN110783167B (zh) 2022-09-02

Family

ID=69383901

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201910667827.0A Pending CN110783169A (zh) 2018-07-25 2019-07-23 一种单晶衬底的制备方法
CN201910668607.XA Active CN110783170B (zh) 2018-07-25 2019-07-23 一种半导体薄膜剥离及转移衬底的方法
CN201910667824.7A Active CN110783167B (zh) 2018-07-25 2019-07-23 一种半导体材料图形衬底、材料薄膜及器件的制备方法
CN201910667825.1A Active CN110783168B (zh) 2018-07-25 2019-07-23 一种具有三维结构的hemt器件的制备方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201910667827.0A Pending CN110783169A (zh) 2018-07-25 2019-07-23 一种单晶衬底的制备方法
CN201910668607.XA Active CN110783170B (zh) 2018-07-25 2019-07-23 一种半导体薄膜剥离及转移衬底的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910667825.1A Active CN110783168B (zh) 2018-07-25 2019-07-23 一种具有三维结构的hemt器件的制备方法

Country Status (3)

Country Link
US (1) US20220148877A1 (zh)
CN (4) CN110783169A (zh)
WO (1) WO2021012826A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783169A (zh) * 2018-07-25 2020-02-11 乂馆信息科技(上海)有限公司 一种单晶衬底的制备方法
CN112670345B (zh) * 2020-12-24 2023-11-10 芯合半导体(合肥)有限公司 一种新型互联耐高压耗尽型功率SIC MOSFETs器件和模块
CN112820806B (zh) * 2020-12-25 2022-12-20 福建晶安光电有限公司 一种图形衬底及其制作方法以及led结构及其制作方法
CN115036366A (zh) 2021-03-05 2022-09-09 联华电子股份有限公司 半导体装置及其制作方法
CN114141919B (zh) * 2021-11-29 2023-10-20 江苏第三代半导体研究院有限公司 半导体衬底及其制备方法、半导体器件及其制备方法
CN114242854B (zh) * 2022-02-23 2022-05-17 江苏第三代半导体研究院有限公司 一种同质外延结构，其制备方法及剥离方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070026643A1 (en) * 1999-03-17 2007-02-01 Mitsubishi Cable Industries, Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
US20100015739A1 (en) * 2005-06-25 2010-01-21 Epiplus Co., Ltd. Semiconductor light emitting device having improved luminance and manufacturing method thereof
WO2014069235A1 (ja) * 2012-11-02 2014-05-08 独立行政法人理化学研究所 紫外発光ダイオードおよびその製造方法
EP2731149A1 (en) * 2012-11-07 2014-05-14 LG Innotek Co., Ltd. Light emitting device
CN105609598A (zh) * 2015-12-29 2016-05-25 北京大学 一种带空腔的iii-v族氮化物复合衬底的制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101466037B1 (ko) * 2011-12-15 2014-11-28 서울대학교산학협력단 반도체 소자용 기판, 이를 이용한 질화물 박막 구조 및 그 형성 방법
CN104143496B (zh) * 2013-05-08 2016-12-28 中国科学院上海高等研究院 一种基于层转移的晶硅薄膜的制备方法
US9818826B2 (en) * 2013-10-21 2017-11-14 Sensor Electronic Technology, Inc. Heterostructure including a composite semiconductor layer
CN103996600A (zh) * 2014-05-15 2014-08-20 西安神光皓瑞光电科技有限公司 一种提高图形化衬底外延晶体质量的方法
US20160190259A1 (en) * 2014-12-30 2016-06-30 National Tsing Hua University Epitaxial structure and growth thereof
CN106158582B (zh) * 2015-04-01 2018-09-28 中国科学院上海高等研究院 近邻阴影效应辅助阵列法制备层转移薄晶硅工艺
CN104993023B (zh) * 2015-05-29 2018-06-05 上海芯元基半导体科技有限公司 一种利用化学腐蚀的方法剥离生长衬底的方法
JP6658171B2 (ja) * 2016-03-22 2020-03-04 富士電機株式会社 半導体装置の製造方法
CN108242420A (zh) * 2016-12-27 2018-07-03 中国科学院上海高等研究院 一种基于硅异质衬底的GaN层转移单晶薄膜制备方法
CN110783169A (zh) * 2018-07-25 2020-02-11 乂馆信息科技(上海)有限公司 一种单晶衬底的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070026643A1 (en) * 1999-03-17 2007-02-01 Mitsubishi Cable Industries, Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
US20100015739A1 (en) * 2005-06-25 2010-01-21 Epiplus Co., Ltd. Semiconductor light emitting device having improved luminance and manufacturing method thereof
WO2014069235A1 (ja) * 2012-11-02 2014-05-08 独立行政法人理化学研究所 紫外発光ダイオードおよびその製造方法
EP2731149A1 (en) * 2012-11-07 2014-05-14 LG Innotek Co., Ltd. Light emitting device
CN105609598A (zh) * 2015-12-29 2016-05-25 北京大学 一种带空腔的iii-v族氮化物复合衬底的制备方法

Also Published As

Publication number Publication date
CN110783170B (zh) 2022-05-24
CN110783169A (zh) 2020-02-11
CN110783170A (zh) 2020-02-11
CN110783167A (zh) 2020-02-11
WO2021012826A1 (zh) 2021-01-28
CN110783168A (zh) 2020-02-11
CN110783168B (zh) 2022-07-01
US20220148877A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
CN110783167B (zh) 一种半导体材料图形衬底、材料薄膜及器件的制备方法
CN100587919C (zh) 用于氮化物外延生长的纳米级图形衬底的制作方法
KR101180176B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
CN103137812B (zh) 发光二极管
KR100865600B1 (ko) 갈륨 나이트라이드 반도체 구조물 및 그 제조 방법, 및 반도체 구조물 및 그 제조 방법
CN103137798B (zh) 发光二极管的制备方法
CN103378235A (zh) 发光二极管
CN103035785A (zh) 发光二极管的制备方法
CN103137796B (zh) 发光二极管的制备方法
US10892159B2 (en) Semipolar or nonpolar group III-nitride substrates
CN103137816A (zh) 发光二极管
CN103035800A (zh) 发光二极管
CN103035798A (zh) 发光二极管
WO2016127675A1 (zh) 光电子器件及其制作方法
CN103137797A (zh) 发光二极管的制备方法
CN103137811B (zh) 发光二极管
US20210175077A1 (en) Semipolar or nonpolar group iii-nitride substrates
US8048786B2 (en) Method for fabricating single-crystalline substrate containing gallium nitride
US10636882B2 (en) Method for forming a semiconductor structure and a semiconductor structure manufactured thereof
CN210378970U (zh) 半导体结构及器件
CN103367560B (zh) 发光二极管的制备方法
CN103367562B (zh) 发光二极管及光学元件的制备方法
CN103367583B (zh) 发光二极管
CN111554570A (zh) 一种GaN厚膜的生长方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant