CN210378970U - 半导体结构及器件 - Google Patents

半导体结构及器件 Download PDF

Info

Publication number
CN210378970U
CN210378970U CN201921488966.9U CN201921488966U CN210378970U CN 210378970 U CN210378970 U CN 210378970U CN 201921488966 U CN201921488966 U CN 201921488966U CN 210378970 U CN210378970 U CN 210378970U
Authority
CN
China
Prior art keywords
layer
nucleation
epitaxial layer
nucleation layer
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921488966.9U
Other languages
English (en)
Inventor
郝茂盛
胡建正
袁根如
马艳红
张楠
陈朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHIP FOUNDATION TECHNOLOGY Ltd
Advanced Micro Fabrication Equipment Inc
Original Assignee
CHIP FOUNDATION TECHNOLOGY Ltd
Advanced Micro Fabrication Equipment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHIP FOUNDATION TECHNOLOGY Ltd, Advanced Micro Fabrication Equipment Inc filed Critical CHIP FOUNDATION TECHNOLOGY Ltd
Priority to CN201921488966.9U priority Critical patent/CN210378970U/zh
Application granted granted Critical
Publication of CN210378970U publication Critical patent/CN210378970U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本实用新型提供一种半导体结构及器件,半导体结构包括:衬底、成核层、多个间隔排布的沟道及外延层;成核层形成于衬底上并覆盖衬底的上表面,为含Al氮化物层,晶向为(0001)晶向;沟道贯穿成核层且底部位于衬底中,将成核层划分为多个间隔排布的成核层平台;外延层为含Al氮化物层,形成于成核层平台上并覆盖成核层平台的上表面及沟道的开口。本实用新型通过沟道及成核层的结构,减少外延层在沟道上成核的几率,且进一步的通过成核层及外延层的材质的选择,增加外延层在成核层平台上成核的几率,以进一步的增大外延层在成核层平台及沟道上成核的几率差,制备具有良好的平整性及完整性的外延层。

Description

半导体结构及器件
技术领域
本实用新型属于半导体技术领域,涉及一种半导体结构及器件。
背景技术
随着半导体行业的快速发展,第三代半导体材料主要以碳化硅(SiC)、氮化镓(GaN)、氧化锌(ZnO)、金刚石、氮化铝(AlN)为代表的宽禁带半导体材料,由于具有高的击穿电场、高的热导率、高的电子饱和速率及高的抗辐射能力,因而更适合于制作高温、高频、抗辐射及大功率器件,因此备受关注。
为了解决材料间的晶格不匹配的现象,图形衬底技术得到了广泛应用,但经研究发现,在图形衬底技术中,当在图形衬底上生长外延层时,如AlN层或AlGaN层时,由于Al原子在生长表面的过程距离小、生长选择性差、侧向生长速率小,因此很难在图形衬底的表面形成连续平整的外延层,从而影响制备的产品的质量。
因此,提供一种半导体结构及器件,以有效提高外延层的表面平整性及完整性,实属必要。
实用新型内容
鉴于以上所述现有技术的缺点,本实用新型的目的在于提供一种半导体结构及器件,用于解决现有技术中,难以在图形衬底表面制备平整的及完整的外延层的问题。
为实现上述目的及其他相关目的,本实用新型提供一种半导体结构,所述半导体结构包括:
衬底;
成核层,所述成核层形成于所述衬底上,所述成核层覆盖所述衬底的上表面,且所述成核层为含Al氮化物层,所述成核层的晶向为(0001)晶向;
多个间隔排布的沟道,所述沟道贯穿所述成核层,且所述沟道的底部位于所述衬底中,以将所述成核层划分为多个间隔排布的成核层平台;
外延层,所述外延层为含Al氮化物层,所述外延层形成于所述成核层平台上并覆盖所述成核层平台的上表面,且所述外延层覆盖所述沟道的开口。
可选地,所述成核层包括AlN层及AlGaN层中的一种或组合;所述外延层包括AlN层及AlGaN层中的一种或组合。
可选地,所述沟道的开口的形貌包括圆形及多边形中的一种或组合;所述沟道的垂向截面形貌包括“U”字形、“V”字形、矩形、正方形及梯形中的一种或组合。
可选地,所述成核层平台的厚度的范围包括10nm~50nm;所述成核层平台的宽度的范围小于等于5μm。
可选地,所述沟道的开口的宽度范围小于等于1μm;所述沟道的深度的范围小于等于2μm。
本实用新型还提供一种半导体器件,所述半导体器件包括上述半导体结构。
如上所述,本实用新型的半导体结构及器件,通过在衬底上形成成核层,并通过位于成核层及衬底中的沟道,将成核层划分为多个间隔排布的成核层平台,由于成核层的晶向为(0001)晶向,因此外延层在具有(0001)晶面的成核层平台与沟道之间存在一定的选择生长性,即形成外延层时,外延层在具有(0001)晶面的成核层平台上的成核几率要大于在沟道中成核的几率,因而外延层通过侧向生长,可形成覆盖成核层平台及沟道开口、表面平整及完整的外延层;进一步的,由于成核层及外延层均为含Al氮化物层,因此成核层更加有利于外延层的生长,从而增加外延层在成核层平台上成核的几率,进一步的增加外延层在成核层平台及沟道上成核的几率差,以进一步的制备具有良好的平整性及完整性的外延层。
附图说明
图1显示为本实用新型中制备半导体结构的工艺流程图。
图2~图8显示为本实用新型中的制备半导体结构各步骤的结构示意图,其中,图8显示为本实用新型中制备的半导体结构的结构示意图。
图9及图10显示为本实用新型中的制备半导体器件各步骤的结构示意图,其中,图10显示为本实用新型中制备的半导体器件的结构示意图。
图11a及图11b显示为本实用新型中的制备半导体结构的显微镜俯视图。
元件标号说明
101 衬底
102 成核层
103 光刻胶层
104 沟道
105 外延层
106 N型GaN层
107 量子阱层
108 P型GaN层
109 P型电极层
110 N型电极层
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1~图10。需要说明的是,本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想,遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
如图1,本实施例提供一种半导体结构的制备方法,通过在衬底上形成成核层,并通过位于成核层及衬底中的沟道,将成核层划分为多个间隔排布的成核层平台,由于成核层的晶向为(0001)晶向,因此外延层在具有(0001)晶面的成核层平台与沟道之间存在一定的选择生长性,即形成外延层时,外延层在具有(0001)晶面的成核层平台上的成核几率要大于在沟道中成核的几率,因而外延层通过侧向生长,可形成覆盖成核层平台及沟道开口、表面平整及完整的外延层;进一步的,由于成核层及外延层均为含Al氮化物层,因此成核层更加有利于外延层的生长,从而增加外延层在成核层平台上成核的几率,进一步的增加外延层在成核层平台及沟道上成核的几率差,以进一步的制备具有良好的平整性及完整性的外延层。
如图2~图8,示意了制备所述半导体结构各步骤的结构示意图。
如图2,提供衬底101,所述衬底101的晶向为(0001)晶向,于所述衬底101上形成成核层102,所述成核层102覆盖所述衬底101的上表面,且所述成核层102为含Al氮化物层,所述成核层102的晶向为(0001)晶向。
作为示例,所述成核层102可包括AlN层及AlGaN层中的一种或组合;形成所述成核层102的方法可包括PVD(物理气相沉积)。
具体的,所述衬底101可包括蓝宝石衬底、Si衬底、SiC衬底、ZnO衬底、Al2O3衬底中的一种,具体可根据需要进行选择,以扩大所述半导体结构的应用范围。采用PVD于所述衬底101上形成所述成核层102的厚度的范围可包括10nm~50nm。
如图3~图5,形成多个间隔排布的沟道104,所述沟道104贯穿所述成核层102,且所述沟道104的底部位于所述衬底101中,以将所述成核层102划分为多个间隔排布的成核层平台。
具体的,如图3,于所述成核层102的上表面形成光刻胶层103,所述光刻胶层103覆盖所述成核层102的上表面。接着,如图4,图形化所述光刻胶层103,在所述光刻胶层103中形成刻蚀窗口。之后,如图5,以所述图形化的光刻胶层103作为掩膜,可采用ICP(增强耦合等离子体)刻蚀工艺,刻蚀所述成核层102及所述衬底101,以形成所述沟道104。其中,所述光刻胶层103的种类可根据需要进行选择,可包括负性光刻胶及正性光刻胶中的一种。本实施例中,所述光刻胶层103采用正性光刻胶作为示例,但并非局限于此。
作为示例,所述沟道104的开口的形貌包括圆形及多边形中的一种或组合;所述沟道104的垂向截面形貌包括“U”字形、“V”字形、矩形、正方形及梯形中的一种或组合。
具体的,如图5,本实施例中,所述沟道104的垂向截面形貌采用“V”字形作为示例,但并非局限于此,所述沟道104的垂向截面形貌还可包括“U”字形、矩形、正方形及梯形中的一种或由“U”字形、“V”字形、矩形、正方形及梯形所形成的组合中的一种,此处不作过分限制。如图6及图7,示意了图5的两种俯视结构示意图,所述沟道104的开口的形貌采用圆形及矩形,但并非局限于此,所述沟道104的开口的形貌还可包括三角形、四边形、五边形等多边形或由直线与曲线所围成的图形,所述沟道104的开口的具体形貌,此处不作过分限制。
作为示例,所述沟道104的开口的宽度W1的范围小于等于1μm;所述沟道104的深度D1的范围小于等于2μm;所述成核层平台的厚度T的范围包括10nm~50nm;所述成核层平台的宽度W2的范围小于等于5μm。
具体的,如图5,所述沟道104的开口的宽度W1≤1μm;所述沟道104的深度D1≤2μm;所述成核层平台的厚度的范围包括10nm≤T≤50nm;所述成核层平台的宽度W2≤5μm。其中,优选W1≤0.3μm,D1≤0.5μm,W2≤2μm,以便于后续在形成所述外延层时,进一步降低所述外延层在所述沟道104表面上成核的几率,增加所述外延层在所述成核层平台及所述沟道104之间的选择生长性差异,所述外延层在向所述沟道104上方侧向生长时,减少由所述沟道104表面成核对所述外延层的侧向生长的影响,以进一步形成具有良好的平整性及完整性的所述外延层。
作为示例,所述沟道104可包括周期性排布及非周期性排布中的一种,所述沟道104的个数、形貌及分布可根据需要进行设置,其中,所述沟道104可采用相同形貌或不同形貌中的一种及等间距分布及非等间距分布中的一种,以形成周期性排布或非周期性排布,此处不作过分限制。
如图8,于所述成核层平台上形成外延层105,所述外延层105为含Al氮化物层,所述外延层105覆盖所述成核层平台的上表面,且所述外延层105覆盖所述沟道104的开口。
作为示例,所述外延层105包括AlN层及AlGaN层中的一种或组合;形成所述外延层105的方法可包括MOCVD(金属有机化学气相沉积)。
具体的,在所述成核层平台上形成所述外延层105时,由于所述沟道104及具有(0001)晶面的所述成核层平台所构成的结构的特殊性,使得所述外延层105的生长过程在所述成核层平台与所述沟道104之间具有很强的选择性,减少了所述外延层105在所述沟道104表面上成核的几率,使得所述外延层105在向所述沟道104上方侧向生长的过程中,可减少由所述沟道104表面成核对所述外延层105的侧向生长的影响,制备具有良好的平整性及完整性的所述外延层105;进一步的由于所述成核层102及所述外延层105均为含Al氮化物层,因此所述成核层102更加有利于所述外延层105的生长,从而进一步的增加所述外延层105在所述成核层平台上成核的几率,增加所述外延层105在所述成核层平台及沟道104之间的成核几率差,以进一步的形成覆盖所述成核层平台的上表面,且覆盖所述沟道104的开口,具有良好的平整性及完整性的所述外延层105。
具体的,从图11a可以看出,所述外延层105的生长过程在所述成核层平台与所述沟道104之间具有很强的选择性,在生长初期,所述外延层105覆盖所述成核层平台但显露所述沟道104的表面,从而在后续向所述沟道104上方侧向生长所述外延层105时,可减少由所述沟道104表面成核对所述外延层105的侧向生长的影响,且进一步的由于所述成核层102及所述外延层105均为含Al氮化物层,因此所述成核层102更加有利于所述外延层105的生长,从而进一步的增加了所述外延层105在所述成核层平台及沟道104之间的成核几率差,以进一步的形成覆盖所述成核层平台、覆盖所述沟道104的开口且具有良好的平整性及完整性的所述外延层105,如图11b所示。
作为示例,优选所述成核层102与所述外延层105采用相同的材质,以便于进一步的提高所述外延层105在所述成核层平台上成核的几率,形成具有良好的平整性及完整性的所述外延层105,所述成核层102与所述外延层105可同时采用AlN层或AlGaN层,当然所述成核层102与所述外延层105也可采用不同的含Al氮化物层,此处不作过分限制。
作为示例,还可包括在所述外延层105的上表面形成N型外延层、P型外延层、发光层及电极的步骤,以制备半导体器件。
具体的,如图9及图10,可采用MOCVD的方法,在所述外延层105的上表面依次沉积制备N型GaN层106、量子阱层107及P型GaN层108,而后在所述P型GaN层108上制备与所述P型GaN层108电连接的P型电极层109,在所述N型GaN层106上制备与所述N型GaN层106电连接的N型电极层110,以形成电通道,制备所述半导体器件。其中,所述半导体器件的结构及制备方法并非局限于此,可根据需要在所述外延层105上制备所需的外延结构,以扩大所述半导体结构的应用。
本实施例还提供一种半导体结构,所述半导体结构可采用上述制备方法制备,但并非局限于此。
如图8,所述半导体结构包括衬底101、成核层102、沟道104及外延层105;其中,所述成核层102形成于所述衬底101上,所述成核层101覆盖所述衬底101的上表面,且所述成核层为含Al氮化物层,所述成核层102的晶向为(0001)晶向;所述沟道104贯穿所述成核层102,且所述沟道104的底部位于所述衬底101中,以将所述成核层102划分为多个间隔排布的成核层平台;所述外延层105为含Al氮化物层,所述外延层105形成于所述成核层平台上并覆盖所述成核层平台的上表面,且所述外延层105覆盖所述沟道104的开口。
本实施例中通过所述沟道104及具有(0001)晶面的所述成核层平台所构成的结构的特殊性,可使所述外延层105的生长过程在所述成核层平台与所述沟道104之间具有很强的选择性,减少了所述外延层105在所述沟道104表面上成核的几率,使得所述外延层105在向所述沟道104上方侧向生长的过程中,可减少由所述沟道104表面成核对所述外延层105的侧向生长的影响,制备具有良好的平整性及完整性的所述外延层105;进一步的由于所述成核层102及所述外延层105均为含Al氮化物层,因此所述成核层102更加有利于所述外延层105的生长,从而进一步的增加所述外延层105在所述成核层平台上成核的几率,增加所述外延层105在所述成核层平台及沟道104之间的成核几率差,以进一步的形成覆盖所述成核层平台的上表面,且覆盖所述沟道104的开口,具有良好的平整性及完整性的所述外延层105。
作为示例,所述衬底101可包括蓝宝石衬底、Si衬底、SiC衬底、ZnO衬底、Al2O3衬底中的一种,具体可根据需要进行选择,以扩大所述半导体结构的应用范围。
作为示例,所述成核层102可包括AlN层及AlGaN层中的一种或组合;所述外延层105可包括AlN层及AlGaN层中的一种或组合,优选所述成核层102与所述外延层105采用形同的材质,以进一步形成具有良好的平整性及完整性的所述外延层105。
作为示例,所述沟道104的开口的形貌可包括圆形及多边形中的一种或组合;所述沟道104的垂向截面形貌可包括“U”字形、“V”字形、矩形、正方形及梯形中的一种或组合。
作为示例,所述沟道104的开口的宽度W1≤1μm;所述沟道104的深度D1≤2μm;所述成核层平台的厚度的范围包括10nm≤T≤50nm;所述成核层平台的宽度W2≤5μm。其中,优选W1≤0.3μm,D1≤0.5μm,W2≤2μm,以便于在形成所述外延层105时,进一步降低所述外延层105在所述沟道104表面上成核的几率,以增加所述外延层105在所述成核层平台及所述沟道104之间的选择生长性差异,所述外延层105在向所述沟道104上方侧向生长时,减少由所述沟道104表面成核对所述外延层105的侧向生长的影响,以进一步形成具有良好的平整性及完整性的所述外延层105。
作为示例,所述沟道104可包括周期性排布及非周期性排布中的一种,所述沟道104的个数、形貌及分布可根据需要进行设置,其中,所述沟道104可采用相同形貌或不同形貌中的一种及等间距分布及非等间距分布中的一种,以形成周期性排布或非周期性排布,此处不作过分限制。
本实施例还提供一种半导体器件,所述半导体器件包括所述半导体结构。
具体的,如图10,所述外延层105的上表面还可包括N型GaN层106、量子阱层107及P型GaN层108、与所述P型GaN层108电连接的P型电极层109及与所述N型GaN层106电连接的N型电极层110,以形成电通道,构成所述半导体器件。其中,所述半导体器件的结构并非局限于此,可根据需要在所述外延层105上制备外延结构,以扩大所述半导体结构的应用。
综上所述,本实用新型的半导体结构及器件,通过在衬底上形成成核层,并通过位于成核层及衬底中的沟道,将成核层划分为多个间隔排布的成核层平台,由于成核层的晶向为(0001)晶向,因此外延层在具有(0001)晶面的成核层平台与沟道之间存在一定的选择生长性,即形成外延层时,外延层在具有(0001)晶面的成核层平台上的成核几率要大于在沟道中成核的几率,因而外延层通过侧向生长,可形成覆盖成核层平台及沟道开口、表面平整及完整的外延层;进一步的,由于成核层及外延层均为含Al氮化物层,因此成核层更加有利于外延层的生长,从而增加外延层在成核层平台上成核的几率,进一步的增加外延层在成核层平台及沟道上成核的几率差,以进一步的制备具有良好的平整性及完整性的外延层。
上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。

Claims (6)

1.一种半导体结构,其特征在于,所述半导体结构包括:
衬底;
成核层,所述成核层形成于所述衬底上,所述成核层覆盖所述衬底的上表面,且所述成核层为含Al氮化物层,所述成核层的晶向为(0001)晶向;
多个间隔排布的沟道,所述沟道贯穿所述成核层,且所述沟道的底部位于所述衬底中,以将所述成核层划分为多个间隔排布的成核层平台;
外延层,所述外延层为含Al氮化物层,所述外延层形成于所述成核层平台上并覆盖所述成核层平台的上表面,且所述外延层覆盖所述沟道的开口。
2.根据权利要求1所述的半导体结构,其特征在于:所述成核层包括AlN层及AlGaN层中的一种或组合;所述外延层包括AlN层及AlGaN层中的一种或组合。
3.根据权利要求1所述的半导体结构,其特征在于:所述沟道的开口的形貌包括圆形及多边形中的一种或组合;所述沟道的垂向截面形貌包括“U”字形、“V”字形、矩形、正方形及梯形中的一种或组合。
4.根据权利要求1所述的半导体结构,其特征在于:所述成核层平台的厚度的范围包括10nm~50nm;所述成核层平台的宽度的范围小于等于5μm。
5.根据权利要求1所述的半导体结构,其特征在于:所述沟道的开口的宽度范围小于等于1μm;所述沟道的深度的范围小于等于2μm。
6.一种半导体器件,其特征在于:所述半导体器件包括权利要求1~5中任一所述半导体结构。
CN201921488966.9U 2019-09-06 2019-09-06 半导体结构及器件 Active CN210378970U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921488966.9U CN210378970U (zh) 2019-09-06 2019-09-06 半导体结构及器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921488966.9U CN210378970U (zh) 2019-09-06 2019-09-06 半导体结构及器件

Publications (1)

Publication Number Publication Date
CN210378970U true CN210378970U (zh) 2020-04-21

Family

ID=70254466

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921488966.9U Active CN210378970U (zh) 2019-09-06 2019-09-06 半导体结构及器件

Country Status (1)

Country Link
CN (1) CN210378970U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620034A (zh) * 2019-09-06 2019-12-27 上海芯元基半导体科技有限公司 半导体结构、器件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620034A (zh) * 2019-09-06 2019-12-27 上海芯元基半导体科技有限公司 半导体结构、器件及其制备方法

Similar Documents

Publication Publication Date Title
JP4693547B2 (ja) 半導体基板、半導体素子、及び半導体発光素子
KR100769727B1 (ko) 표면 요철 형성방법 및 그를 이용한 질화갈륨계발광다이오드 소자의 제조방법
JP4892103B2 (ja) 半導体基板及び半導体発光素子
CN110783167B (zh) 一种半导体材料图形衬底、材料薄膜及器件的制备方法
CN103094314B (zh) 在硅衬底上生长iii-氮化物的新方法
CN103872201A (zh) 磊晶晶圆、制造磊晶晶圆的方法和分离基板的方法
CN111463326B (zh) 半导体器件及其制备方法
KR100786777B1 (ko) 반도체 구조물의 제조 방법
CN210378970U (zh) 半导体结构及器件
KR20120029276A (ko) 질화물 단결정 제조 방법, 이를 이용한 질화물 반도체 발광 소자 및 그 제조 방법
CN100403550C (zh) 垂直型宽禁带半导体器件结构及制作方法
WO2022041674A1 (zh) 低热阻硅基氮化镓微波毫米波器件材料结构及制备方法
CN112038396A (zh) 氮化镓肖特基二极管及其制备方法
CN102244169A (zh) 发光二极管及其制造方法
CN110620034A (zh) 半导体结构、器件及其制备方法
CN212542440U (zh) 氮化镓肖特基二极管
CN111312800B (zh) 具有外延层的半导体结构及其制作方法
WO2021226839A1 (zh) Ⅲ族氮化物结构及其制作方法
KR101209487B1 (ko) 반도체 발광소자 및 그 제조방법
WO2022077254A1 (zh) 微型led结构的制作方法
KR20140071161A (ko) 결정방향 정합성을 나타내는 패턴이 형성된 기판을 포함하는 반도체 발광소자 및 이의 제조방법
CN113644126A (zh) 一种外延结构及其制备方法
CN112301325A (zh) 一种3d叠层掩模衬底结构及其制备方法和外延生长方法
US20240006853A1 (en) Laser diode and method for manufacturing the same
TWI792462B (zh) 供磊晶成長的複合基板及其製作方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant