CN112038396A - 氮化镓肖特基二极管及其制备方法 - Google Patents
氮化镓肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN112038396A CN112038396A CN202010960821.5A CN202010960821A CN112038396A CN 112038396 A CN112038396 A CN 112038396A CN 202010960821 A CN202010960821 A CN 202010960821A CN 112038396 A CN112038396 A CN 112038396A
- Authority
- CN
- China
- Prior art keywords
- gallium nitride
- nitride layer
- layer
- conical
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 217
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 216
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 230000007547 defect Effects 0.000 claims abstract description 132
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 238000002955 isolation Methods 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 45
- 239000007788 liquid Substances 0.000 claims abstract description 12
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims abstract 3
- 229910052751 metal Inorganic materials 0.000 claims description 82
- 239000002184 metal Substances 0.000 claims description 82
- 239000000243 solution Substances 0.000 claims description 40
- 239000002131 composite material Substances 0.000 claims description 31
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 12
- 229910052681 coesite Inorganic materials 0.000 claims description 8
- 229910052906 cristobalite Inorganic materials 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052682 stishovite Inorganic materials 0.000 claims description 8
- 229910052905 tridymite Inorganic materials 0.000 claims description 8
- 229910004205 SiNX Inorganic materials 0.000 claims description 7
- 230000002950 deficient Effects 0.000 claims description 7
- 238000005260 corrosion Methods 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 4
- 239000011259 mixed solution Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000000969 carrier Substances 0.000 abstract description 11
- 230000005540 biological transmission Effects 0.000 abstract description 9
- 238000011049 filling Methods 0.000 abstract description 4
- 238000005530 etching Methods 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种氮化镓肖特基二极管及其制备方法，通过MOCVD法形成锥形氮化镓层凸起及氮化镓层，锥形氮化镓层凸起的掺杂浓度大于氮化镓层，且锥形氮化镓层凸起与氮化镓层形成缺陷合拢区，使得缺陷集中化；在采用腐蚀液剥离生长衬底的过程中可在缺陷合拢区形成凹槽，通过绝缘层的填充形成缺陷隔离结构，使得缺陷钝化，且缺陷合拢区在垂向上的投影完全位于缺陷隔离结构内，从而在垂向上通过缺陷隔离结构切断载流子的传输路径；进一步的，锥形氮化镓层凸起可将载流子聚集到锥顶进行传输，使得电流导流，且可避开载流子从边缘缺陷合拢区通过；本发明可获得高耐压及具有良好防漏电特性的氮化镓肖特基二极管，从而可提高器件性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种氮化镓肖特基二极管及其制备方法。
背景技术
随着大功率器件在军事、民用等各个领域的广泛使用，人们对肖特基二极管的需求也越来越大，对其性能的要求也越来越高。长久以来，人们一直使用硅基肖特基二极管器件，但随着硅工艺的多年发展，相应的硅基肖特基二极管的性能已经接近其理论极限。
氮化镓作为第三代宽禁带半导体材料，它具有禁带宽度大、击穿电场大、电子漂移速度高等特性，因而更适合于制作高温、高频、抗辐射及大功率器件，因此备受关注。采用氮化镓制作出的肖特基二极管也具有耐高温、耐高压和导通电阻小的优良特性，是制作新一代肖特基二极管的理想材料。
目前，氮化镓肖特基二极管除了氮化镓材料本身的问题外，氮化镓肖特基二极管的反向击穿电压与漏电流与理论上的理想值还相差甚远。国际上很多研究小组都在寻找不同的方法，以从结构或工艺上来解决与改进氮化镓肖特基二极管的这一问题，以提高氮化镓肖特基二极管的耐压特性以及降低其漏电流现象，以便于器件可以在更大的功率下进行工作。
现有技术在制备氮化镓肖特基二极管时，当在生长氮化镓外延层时，无法避免的会在氮化镓外延层中产生一些位错，这些位错则会降低氮化镓肖特基二极管的耐压特性，且会导致漏电流现象，降低器件性能。
因此，提供一种新型的氮化镓肖特基二极管及其制备方法，以提高氮化镓肖特基二极管的耐压特性，且降低其漏电流现象，以提高器件性能，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种氮化镓肖特基二极管及其制备方法，用于解决现有技术中难以消除氮化镓外延层中的位错所产生的器件性能低的问题。
为实现上述目的及其他相关目的，本发明提供一种氮化镓肖特基二极管的制备方法，包括以下步骤：
提供复合图形衬底，所述复合图形衬底包括生长衬底、介质层凸起及缓冲层；
采用MOCVD法，在所述复合图形衬底上形成锥形氮化镓层凸起，且所述锥形氮化镓层凸起的锥顶远离所述复合图形衬底；
采用MOCVD法，在所述锥形氮化镓层凸起上形成氮化镓层，所述锥形氮化镓层凸起的掺杂浓度大于所述氮化镓层，且所述锥形氮化镓层凸起与所述氮化镓层形成有缺陷合拢区；
采用第一腐蚀液去除所述介质层凸起，以形成空洞；
采用第二腐蚀液去除所述缓冲层，以剥离所述生长衬底，且通过所述第二腐蚀液在所述缺陷合拢区形成凹槽；
沉积绝缘层填充所述凹槽，以形成缺陷隔离结构，且所述缺陷合拢区在垂向上的投影完全位于所述缺陷隔离结构内；
进行平坦化，以显露所述氮化镓层凸起及缺陷隔离结构。
可选地，在形成所述空洞前还包括在远离所述复合图形衬底的所述氮化镓层的表面形成临时支撑衬底的步骤，以及在显露的所述锥形氮化镓层凸起表面形成金属衬底，而后去除所述临时支撑衬底，并分别形成与所述氮化镓层相接触的肖特基阳极金属层及与所述金属衬底相接触的阴极金属层的步骤。
可选地，在形成所述空洞前还包括在远离所述复合图形衬底的所述氮化镓层的表面依次分别形成与所述氮化镓层相接触的肖特基阳极金属层及与所述肖特基阳极金属层相接触的金属衬底的步骤，以及在显露的所述锥形氮化镓层凸起表面形成阴极金属层的步骤。
可选地，所述锥形氮化镓层凸起间隔排布或相互接触排布。
可选地，所述介质层凸起包括SiO2层、SiONx层或SiNx层中的一种或多种的组合；所述缓冲层包括AlN层、AlxGa1-xN层或ZnO层中的一种或多种的组合；所述缺陷隔离结构包括SiO2层、SiONx层或SiNx层中的一种或多种的组合；所述第一腐蚀溶液为HF溶液或BOE溶液，所述第二腐蚀溶液为KOH溶液、NaOH溶液或H2SO4与H2PO4的混合溶液。
本发明还提供一种氮化镓肖特基二极管，所述氮化镓肖特基二极管包括：
锥形氮化镓层凸起；
氮化镓层，所述氮化镓层覆盖所述锥形氮化镓层凸起，所述锥形氮化镓层凸起的掺杂浓度大于所述氮化镓层，且所述锥形氮化镓层凸起与所述氮化镓层形成有缺陷合拢区；
缺陷隔离结构，所述氮化镓层覆盖所述缺陷隔离结构，所述缺陷合拢区在垂向上的投影完全位于所述缺陷隔离结构内，且所述缺陷隔离结构与所述锥形氮化镓层凸起交替排布。
可选地，还包括与所述氮化镓层相接触的肖特基阳极金属层与所述锥形氮化镓层凸起相接触的金属衬底及与所述金属衬底相接触的阴极金属层。
可选地，还包括与所述氮化镓层相接触的肖特基阳极金属层及与所述肖特基阳极金属层相接触的金属衬底，以及与所述锥形氮化镓层凸起相接触的阴极金属层。
可选地，所述锥形氮化镓层凸起的锥底宽度范围包括1μm～5μm，所述锥形氮化镓层凸起的高度范围包括1μm～5μm。
可选地，所述缺陷隔离结构的宽度范围包括0.2μm～2μm，所述缺陷隔离结构的高度范围包括0.1μm～1.5μm；所述缺陷隔离结构包括锥形缺陷隔离结构。
如上所述，本发明的氮化镓肖特基二极管及其制备方法，具有以下有益效果：
通过MOCVD法，在复合图形衬底上形成锥形氮化镓层凸起，以获得高掺杂、高载流子浓度、高晶体质量的锥形氮化镓层凸起，而后采用MOCVD法，在锥形氮化镓层凸起上形成氮化镓层，且由于锥形氮化镓层凸起具有锥形的形貌，可使得锥形氮化镓层凸起与氮化镓层形成有缺陷合拢区，使得缺陷集中化；
在采用腐蚀液剥离所述生长衬底的过程中，腐蚀液可在缺陷合拢区形成凹槽，且通过绝缘层的填充，可形成缺陷隔离结构，使得缺陷钝化，且缺陷合拢区在垂向上的投影完全位于缺陷隔离结构内，从而在垂向上可通过缺陷隔离结构切断载流子的传输路径；
进一步的，由于锥形氮化镓层凸起具有锥形形貌，从而可像漏斗一样将载流子聚集到锥形氮化镓层凸起的锥顶，以进行载流子的传输，使得电流导流，且可避开载流子从边缘区缺陷较多的缺陷合拢区通过；
本发明的氮化镓肖特基二极管及其制备方法，可获得具有高耐压特性以及具有良好的防漏电特性的氮化镓肖特基二极管，从而可提高器件性能。
附图说明
图1显示为实施例中制备氮化镓肖特基二极管的工艺流程示意图。
图2～图15显示为实施例一中制备氮化镓肖特基二极管时各步骤所呈现的结构示意图。
图16显示为实施例一中形成的锥形氮化镓层凸起的扫描电镜图。
图17～图27显示为实施例二中制备氮化镓肖特基二极管时各步骤所呈现的结构示意图。
元件标号说明
101、201 复合图形衬底
1011、2011 生长衬底
1012、2012 介质层凸起
1013、2013 缓冲层
102、202 锥形氮化镓层凸起
103、203 氮化镓层
104 临时支撑衬底
105、205 空洞
106、206 凹槽
107、207 缺陷隔离结构
108、208 键合金属层
109、209 金属衬底
110、210 阴极金属层
111、211 肖特基阳极金属层
112、212 隔离层
A、A’ 缺陷合拢区
D、d、D’、d’ 宽度
H、h、H’、h’ 高度
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
实施例一
参阅图1～图16，本实施例提供一种氮化镓肖特基二极管的制备方法，包括以下步骤：
提供复合图形衬底101，所述复合图形衬底101包括生长衬底1011、介质层凸起1012及缓冲层1013；
采用MOCVD法，在所述复合图形衬底101上形成锥形氮化镓层凸起102，且所述锥形氮化镓层凸起102的锥顶远离所述复合图形衬底101；
采用MOCVD法，在所述锥形氮化镓层凸起102上形成氮化镓层103，所述锥形氮化镓层凸起102的掺杂浓度大于所述氮化镓层103，且所述锥形氮化镓层凸起102与所述氮化镓层103形成有缺陷合拢区A；
采用第一腐蚀液去除所述介质层凸起1012，以形成空洞105；
采用第二腐蚀液去除所述缓冲层1013，以剥离所述生长衬底1011，且通过所述第二腐蚀液在所述缺陷合拢区A形成凹槽106；
沉积绝缘层填充所述凹槽106，以形成缺陷隔离结构107，且所述缺陷合拢区A在垂向上的投影完全位于所述缺陷隔离结构107内；
进行平坦化，以显露所述氮化镓层凸起102及缺陷隔离结构107。
本实施例通过MOCVD法，在所述复合图形衬底101上形成所述锥形氮化镓层凸起102，以获得高掺杂、高载流子浓度、高晶体质量的所述锥形氮化镓层凸起102，而后再采用MOCVD法，在所述锥形氮化镓层凸起102上形成所述氮化镓层103，且由于所述锥形氮化镓层凸起102具有锥形形貌，可使得所述锥形氮化镓层凸起102与所述氮化镓层103形成所述缺陷合拢区A，使得如位错等缺陷进行集中，获得缺陷集中化；
在采用所述第二腐蚀液剥离所述生长衬底1011的过程中，所述第二腐蚀液可在所述缺陷合拢区A形成所述凹槽106，且通过所述绝缘层的填充，可形成所述缺陷隔离结构107，使得缺陷钝化，且所述缺陷合拢区A在垂向上的投影完全位于所述缺陷隔离结构107内，从而在垂向上可通过所述缺陷隔离结构107切断载流子的传输路径；
进一步的，由于所述锥形氮化镓层凸起102具有锥形的形貌，从而可以像漏斗一样将载流子聚集到所述锥形氮化镓层凸起102的锥顶进行传输，使得电流导流，且可避开载流子从边缘区缺陷较多的所述缺陷合拢区A通过；
本实施例的所述氮化镓肖特基二极管的制备方法，可获得具有高耐压特性以及具有良好的防漏电特性的所述氮化镓肖特基二极管，从而可提高器件性能。
具体制备步骤如下：
参阅图1，首先提供所述复合图形衬底101，所述复合图形衬底101包括生长衬底1011、介质层凸起1012及缓冲层1013。
具体的，本实施例中，所述介质层凸起1012位于所述生长衬底1011与所述缓冲层1013之间，但并非局限于此，在另一实施例中，所述缓冲层1013也可位于所述介质层凸起1012的下方，此处不作过分限制。其中，所述生长衬底1011可包括蓝宝石衬底、Si衬底、SiC衬底、ZnO衬底、GaN衬底中的一种或组合，具体可根据需要进行选择，此处不作过分限制。本实施例中，优选采用蓝宝石衬底，但并非局限于此。
作为示例，所述介质层凸起1012的材质可包括SiO2层、SiONx层或SiNx层中的一种或多种的组合。
作为示例，所述介质层凸起1012包括间隔排布或相互接触排布；当所述介质层凸起1012为间隔排布时，可包括方形、长方形、椭圆形、梯形中的一种或组合。
作为示例，所述缓冲层103包括AlN层、AlxGa1-xN层或ZnO层中的一种或多种的组合。
具体的，本实施例中，所述介质层凸起1012采用SiO2层；所述介质层凸起1012采用间隔排布，且所述介质层凸起1012的形貌采用长方形，宽度范围包括0.5μm～3μm，如1.0μm、1.5μm、2μm、2.5μm等。其中，相邻的所述介质层凸起1012之间具有间隙槽，且所述间隙槽的宽度包括0.5μm～2μm，如1.0μm、1.5μm等，且所述间隙槽的深度范围包括0.5μm～1μm，如0.6μm、0.8μm等。所述缓冲层103采用AlN层。但所述介质层凸起1012及缓冲层103的材质及形貌等的选择并非局限于此，此处不作过分限制。
接着，参阅图3，采用MOCVD法，在所述复合图形衬底101上形成所述锥形氮化镓层凸起102，且所述锥形氮化镓层凸起102的锥顶远离所述复合图形衬底101。
作为示例，所述锥形氮化镓层凸起102间隔排布或相互接触排布。
具体的，本实施例中，所述锥形氮化镓层凸起102采用相互接触排布的方式，但并非局限于此，在另一实施例中，通过控制MOCVD工艺参数，也可形成间隔排布的所述锥形氮化镓层凸起102，此处不作过分限制。
其中，由于所述锥形氮化镓层凸起102具有锥形的形貌，且相邻的所述锥形氮化镓层凸起102相互接触，从而相邻的所述锥形氮化镓层凸起102在生长过程中，会在相邻的所述锥形氮化镓层凸起102之间形成位错聚集区，即缺陷合拢区A，如图3及图16所示。当然，当所述锥形氮化镓层凸起102为间隔排布时，所述缺陷合拢区A也可形成于后续的所述氮化镓层103中，此处暂不作介绍。
接着，参阅图4，采用MOCVD法，在所述锥形氮化镓层凸起102上形成氮化镓层103，所述锥形氮化镓层凸起102的掺杂浓度大于所述氮化镓层103，且所述锥形氮化镓层凸起102与所述氮化镓层103形成有所述缺陷合拢区A。
具体的，所述氮化镓层103的生长同样采用MOCVD法，以自所述锥形氮化镓层凸起102的表面向外侧外延生长，形成具有锥形形貌的所述氮化镓层103，且通过控制MOCVD法的工艺参数，最终可获得如图5所示的表面平整的所述氮化镓层103，且在外延生长所述氮化镓层103时，所述氮化镓层103也同样会在相邻的所述氮化镓层103之间形成缺陷聚集区，即所述缺陷合拢区A延伸至所述氮化镓层103中，且随着所述缺陷合拢区A沿所述锥形氮化镓层凸起102向所述氮化镓层103的方向延伸，缺陷的密集程度会逐渐减弱直至消失，从而通过所述缺陷合拢区A可将所述锥形氮化镓层凸起102及氮化镓层103生长过程中的位错等缺陷进行集中化，从而可降低其他区域的缺陷概率。
参阅图6～图15，作为示例，本实施例中在形成空洞105前还包括在远离所述复合图形衬底101的所述氮化镓层103的表面形成临时支撑衬底104的步骤，以及在显露的所述锥形氮化镓层凸起102表面形成金属衬底109，而后去除所述临时支撑衬底104，并分别形成与所述氮化镓层103相接触的肖特基阳极金属层111及与所述金属衬底109相接触的阴极金属层110的步骤。
具体的，如图6，先在所述氮化镓层103的表面形成所述临时支撑衬底104，以提供支撑作用，便于后续的工艺操作，有关所述临时支撑衬底104的材质此处不作过分限制，可根据需要进行选择。
接着，参阅图7，采用第一腐蚀液去除所述介质层凸起1012，以形成所述空洞105，其中，所述第一腐蚀液包括与所述介质层凸起1012反应的HF溶液或BOE溶液，所述第一腐蚀液的种类、作用时间、温度等可根据需要进行选择，此处不作过分限制。
接着，参阅图8，基于所述空洞105，采用第二腐蚀液去除所述缓冲层1013，以剥离所述生长衬底1011，且通过所述第二腐蚀液在所述缺陷合拢区A形成凹槽106。
作为示例，所述第二腐蚀溶液为KOH溶液、NaOH溶液或H2SO4与H2PO4的混合溶液。
具体的，通过所述第二腐蚀溶液可将所述缓冲层1013去除，以剥离所述生长衬底1011，且由于所述第二腐蚀溶液可与氮化镓材料发生反应，因此所述第二腐蚀溶液可以去除部分所述氮化镓层103，尤其在所述缺陷合拢区A处，由于存在位错，所述第二腐蚀溶液易在此处形成所述凹槽106，以去除部分缺陷密集区，形成所述凹槽106。其中，由于缺陷的密集度为自下而上依次减弱，因此优选所述凹槽106的形貌包括锥形，以进一步的去除位于底部的较为密集的缺陷区。
接着，参阅图9，沉积绝缘层填充所述凹槽106，以形成缺陷隔离结构107，且所述缺陷合拢区A在垂向上的投影完全位于所述缺陷隔离结构107内。
作为示例，所述缺陷隔离结构107包括SiO2层、SiONx层或SiNx层中的一种或多种的组合。
具体的，由于所述缺陷合拢区A在垂向上的投影完全位于所述缺陷隔离结构107内，因此，通过所述缺陷隔离结构107，可在垂向上彻底切断载流子的传输路径，从而可有效的避免漏电流的产生，提高耐压特性。
接着，参阅图10，进行平坦化，以显露所述氮化镓层凸起102及缺陷隔离结构107。
接着，参阅图11，在显露的所述锥形氮化镓层凸起102表面可先形成键合金属层108，而后通过所述键合金属层108形成所述金属衬底109。
接着，参阅图12，以所述键合金属层108及金属衬底109作为支撑，去除所述临时支撑衬底104。
接着，参阅图13、图14及图15，分别形成与所述氮化镓层103相接触的肖特基阳极金属层111及与所述金属衬底109相接触的阴极金属层110，其中，还包括在所述肖特基阳极金属层111中形成隔离层112的步骤。
上述关于所述肖特基阳极金属层111及阴极金属层110的制备并非局限于此，可根据具体的制备需求，进行先后顺序的更换，此处不作过分限制。
本实施例还提供一种氮化镓肖特基二极管，参阅图15，所述氮化镓肖特基二极管包括锥形氮化镓层凸起102、氮化镓层103及缺陷隔离结构107。其中，所述氮化镓层103覆盖所述锥形氮化镓层凸起102，所述锥形氮化镓层凸起102的掺杂浓度大于所述氮化镓层，且所述锥形氮化镓层凸起102与所述氮化镓层103形成有缺陷合拢区A；所述氮化镓层103覆盖所述缺陷隔离结构107，所述缺陷合拢区A在垂向上的投影完全位于所述缺陷隔离结构107内，且所述缺陷隔离结构107与所述锥形氮化镓层凸起102交替排布。
具体的，本实施例中的所述氮化镓肖特基二极管可采用上述制备工艺进行制备，但并非局限于此。有关所述氮化镓肖特基二极管的形成方法、材质及结构等的选择，此处不作赘述。
作为示例，还包括与所述氮化镓层103相接触的肖特基阳极金属层111，与所述锥形氮化镓层凸起102相接触的金属衬底109及与所述金属衬底109相接触的阴极金属层110。
具体的，所述锥形氮化镓层凸起102与所述金属衬底109之间还包括键合金属层108，以及所述肖特基阳极金属层111中还包括隔离层112。
作为示例，所述锥形氮化镓层凸起112的锥底宽度D的范围包括1μm～5μm，所述锥形氮化镓层凸起112的高度H范围包括1μm～5μm。
具体的，所述锥形氮化镓层凸起102的锥底宽度D可包括2μm、3μm、4μm等，所述锥形氮化镓层凸起102的高度H可包括如2μm、3μm、4μm等。
作为示例，所述缺陷隔离结构107的宽度d的范围包括0.2μm～2μm，所述缺陷隔离结构107的高度h的范围包括0.1μm～1.5μm；所述缺陷隔离结构107包括锥形缺陷隔离结构。
具体的，所述缺陷隔离结构107的宽度d可包括0.2μm、0.4μm、0.5μm、0.6μm、0.8μm、1μm、1.5μm等，所述缺陷隔离结构107的高度h可包括如0.2μm、0.4μm、0.5μm、0.6μm、0.8μm、1μm、1.2μm等。
本实施例中的所述氮化镓肖特基二极管，经过XRD测试，氮化镓晶体的002RC FWHM＜80sec，102RC FWHM＜100sec；通过位错集中化技术和位错钝化技术，以及导流技术，制作出的垂直结构的所述氮化镓肖特基二极管能够承受大电流和大电压。
实施例二
参阅图17～图27，本实施例还提供另一种氮化镓肖特基二极管的制备方法，与实施例一的不同之处主要在于：本实施例中采用不同形貌的复合图形衬底201、形成间隔排布的锥形氮化镓层凸起202、无需提供临时支撑衬底以制备肖特基阳极金属层211及阴极金属层210，具体如下：
参阅图17，首先提供所述复合图形衬底201，所述复合图形衬底201包括生长衬底2011、介质层凸起2012及缓冲层2013。
本实施例中，所述介质层凸起2012位于所述缓冲层2013的表面，但并非局限于此，有关所述生长衬底2011、缓冲层2013及介质层凸起2012的材质、形貌等可参阅实施例一，此处不作赘述。
接着，参阅图18，采用MOCVD法，在所述复合图形衬底201上形成所述锥形氮化镓层凸起202，且所述锥形氮化镓层凸起202的锥顶远离所述复合图形衬底201。本实施例中，所述锥形氮化镓层凸起102间隔排布，但并非局限于此，可参阅实施例一，此处不作赘述。
接着，参阅图19及图20，采用MOCVD法，在所述锥形氮化镓层凸起202上形成氮化镓层203，所述锥形氮化镓层凸起202的掺杂浓度大于所述氮化镓层203，且所述锥形氮化镓层凸起202与所述氮化镓层203形成有所述缺陷合拢区A’，有关所述缺陷合拢区A’的作用可参阅实施例一，此处不作赘述。
参阅图21～图27，本实施例中在形成空洞205前在远离所述复合图形衬底201的所述氮化镓层203的表面依次分别形成与所述氮化镓层203相接触的肖特基阳极金属层211及与所述肖特基阳极金属层211相接触的金属衬底209的步骤，以及在显露的所述锥形氮化镓层凸起202表面形成阴极金属层210。
具体的，参阅图21，先于所述氮化镓层203的表面形成所述肖特基阳极金属层211以及隔离层212，之后参阅图22形成键合金属层208以及通过键合金属层208形成金属衬底209，以通过所述金属衬底209作为支撑，进行后续的工艺。
接着，参阅图23，采用第一腐蚀液去除所述介质层凸起2012，以形成所述空洞205，其中，所述第一腐蚀液包括与所述介质层凸起2012反应的HF溶液或BOE溶液，所述第一腐蚀液的种类、作用时间、温度等可根据需要进行设定，此处不作过分限制。
接着，参阅图24及图25，基于所述空洞205，采用第二腐蚀液去除所述缓冲层2013，以剥离所述生长衬底2011，且通过所述第二腐蚀液在所述缺陷合拢区A’形成凹槽206。其中，所述第二腐蚀溶液为KOH溶液、NaOH溶液或H2SO4与H2PO4的混合溶液。关于所述凹槽206的形成过程此处不作赘述，可参阅实施例一。
接着，参阅图26，沉积绝缘层填充所述凹槽206，以形成缺陷隔离结构207，且所述缺陷合拢区A’在垂向上的投影完全位于所述缺陷隔离结构207内。
具体的，所述缺陷隔离结构207包括SiO2层、SiONx层或SiNx层中的一种或多种的组合。由于所述缺陷合拢区A’在垂向上的投影完全位于所述缺陷隔离结构207内，因此，通过所述缺陷隔离结构207，可在垂向上彻底切断载流子的传输路径，从而可有效的避免漏电流现象，提高耐压特性。其中，所述缺陷隔离结构207包括锥形缺陷隔离结构。
接着，参阅图27，进行平坦化，以显露所述氮化镓层凸起202及缺陷隔离结构207，并在显露的所述锥形氮化镓层凸起202表面形成阴极金属层210。
上述关于所述氮化镓肖特基二极管的制备并非局限于此，可根据具体的制备需求，进行先后顺序的更换，且关于材质、结构等均可参阅实施例一，此处不作过分限制。
本实施例还提供一种氮化镓肖特基二极管，参阅图27，所述氮化镓肖特基二极管包括锥形氮化镓层凸起202、氮化镓层203及缺陷隔离结构207。其中，所述氮化镓层203覆盖所述锥形氮化镓层凸起202，所述锥形氮化镓层凸起202的掺杂浓度大于所述氮化镓层203，且所述锥形氮化镓层凸起202与所述氮化镓层203形成有缺陷合拢区A’；所述氮化镓层203覆盖所述缺陷隔离结构207，所述缺陷合拢区A’在垂向上的投影完全位于所述缺陷隔离结构207内，且所述缺陷隔离结构207与所述锥形氮化镓层凸起202交替排布。
具体的，本实施例中的所述氮化镓肖特基二极管可采用上述制备工艺进行制备，但并非局限于此。有关所述氮化镓肖特基二极管的形成方法、材质及结构此处不作赘述。
作为示例，还包括与所述氮化镓层203相接触的肖特基阳极金属层211及与所述肖特基阳极金属层211相接触的金属衬底209，以及与所述锥形氮化镓层凸起202相接触的阴极金属层210。
具体的，所述肖特基阳极金属层211与所述金属衬底209之间还包括键合金属层208，以及所述肖特基阳极金属层212中还包括隔离层212。
作为示例，所述锥形氮化镓层凸起202的锥底宽度D’的范围包括1μm～5μm，所述锥形氮化镓层凸起202的高度H’范围包括1μm～5μm；如所述锥形氮化镓层凸起202的锥底宽度D’可包括2μm、3μm、4μm等，所述锥形氮化镓层凸起202的高度H’可包括如2μm、3μm、4μm等。
作为示例，所述缺陷隔离结构207的宽度d’的范围包括0.2μm～2μm，所述缺陷隔离结构207的高度h’的范围包括0.1μm～1.5μm；所述缺陷隔离结构207包括锥形缺陷隔离结构。如所述缺陷隔离结构207的宽度d可包括0.2μm、0.4μm、0.5μm、0.6μm、0.8μm、1μm、1.5μm等，所述缺陷隔离结构207的高度h可包括如0.2μm、0.4μm、0.5μm、0.6μm、0.8μm、1μm、1.2μm等。
本实施例中的所述氮化镓肖特基二极管，经过XRD测试，氮化镓晶体的002RC FWHM＜80sec，102RC FWHM＜100sec；通过位错集中化技术和位错钝化技术，以及导流技术，制作出的垂直结构的所述氮化镓肖特基二极管能够承受大电流和大电压。
综上所述，本发明的氮化镓肖特基二极管及其制备方法，通过MOCVD法，在复合图形衬底上形成锥形氮化镓层凸起，以获得高掺杂、高载流子浓度、高晶体质量的锥形氮化镓层凸起，而后采用MOCVD法，在锥形氮化镓层凸起上形成氮化镓层，且由于锥形氮化镓层凸起具有锥形的形貌，可使得锥形氮化镓层凸起与氮化镓层形成有缺陷合拢区，使得缺陷集中化；在采用腐蚀液剥离所述生长衬底的过程中，腐蚀液可在缺陷合拢区形成凹槽，且通过绝缘层的填充，可形成缺陷隔离结构，使得缺陷钝化，且缺陷合拢区在垂向上的投影完全位于缺陷隔离结构内，从而在垂向上可通过缺陷隔离结构切断载流子的传输路径；进一步的，由于锥形氮化镓层凸起具有锥形的形貌，从而可以像漏斗一样将载流子聚集到锥形氮化镓层凸起的锥顶进行传输，使得电流导流，且可避开载流子从边缘区缺陷较多的缺陷合拢区通过；本发明的氮化镓肖特基二极管及其制备方法，可获得具有高耐压特性以及具有良好的防漏电特性的氮化镓肖特基二极管，从而可提高器件性能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种氮化镓肖特基二极管的制备方法，其特征在于，包括以下步骤：
提供复合图形衬底，所述复合图形衬底包括生长衬底、介质层凸起及缓冲层；
采用MOCVD法，在所述复合图形衬底上形成锥形氮化镓层凸起，且所述锥形氮化镓层凸起的锥顶远离所述复合图形衬底；
采用MOCVD法，在所述锥形氮化镓层凸起上形成氮化镓层，所述锥形氮化镓层凸起的掺杂浓度大于所述氮化镓层，且所述锥形氮化镓层凸起与所述氮化镓层形成有缺陷合拢区；
采用第一腐蚀液去除所述介质层凸起，以形成空洞；
采用第二腐蚀液去除所述缓冲层，以剥离所述生长衬底，且通过所述第二腐蚀液在所述缺陷合拢区形成凹槽；
沉积绝缘层填充所述凹槽，以形成缺陷隔离结构，且所述缺陷合拢区在垂向上的投影完全位于所述缺陷隔离结构内；
进行平坦化，以显露所述氮化镓层凸起及缺陷隔离结构。
2.根据权利要求1所述的氮化镓外延结构的制备方法，其特征在于：在形成所述空洞前还包括在远离所述复合图形衬底的所述氮化镓层的表面形成临时支撑衬底的步骤，以及在显露的所述锥形氮化镓层凸起表面形成金属衬底，而后去除所述临时支撑衬底，并分别形成与所述氮化镓层相接触的肖特基阳极金属层及与所述金属衬底相接触的阴极金属层的步骤。
3.根据权利要求1所述的氮化镓外延结构的制备方法，其特征在于：在形成所述空洞前还包括在远离所述复合图形衬底的所述氮化镓层的表面依次分别形成与所述氮化镓层相接触的肖特基阳极金属层及与所述肖特基阳极金属层相接触的金属衬底的步骤，以及在显露的所述锥形氮化镓层凸起表面形成阴极金属层的步骤。
4.根据权利要求1所述的氮化镓外延结构的制备方法，其特征在于：所述锥形氮化镓层凸起间隔排布或相互接触排布。
5.根据权利要求1所述的氮化镓外延结构的制备方法，其特征在于：所述介质层凸起包括SiO2层、SiONx层或SiNx层中的一种或多种的组合；所述缓冲层包括AlN层、AlxGa1-xN层或ZnO层中的一种或多种的组合；所述缺陷隔离结构包括SiO2层、SiONx层或SiNx层中的一种或多种的组合；所述第一腐蚀溶液为HF溶液或BOE溶液，所述第二腐蚀溶液为KOH溶液、NaOH溶液或H2SO4与H2PO4的混合溶液。
6.一种氮化镓肖特基二极管，其特征在于，所述氮化镓肖特基二极管包括：
锥形氮化镓层凸起；
氮化镓层，所述氮化镓层覆盖所述锥形氮化镓层凸起，所述锥形氮化镓层凸起的掺杂浓度大于所述氮化镓层，且所述锥形氮化镓层凸起与所述氮化镓层形成有缺陷合拢区；
缺陷隔离结构，所述氮化镓层覆盖所述缺陷隔离结构，所述缺陷合拢区在垂向上的投影完全位于所述缺陷隔离结构内，且所述缺陷隔离结构与所述锥形氮化镓层凸起交替排布。
7.根据权利要求6所述的氮化镓肖特基二极管，其特征在于：还包括与所述氮化镓层相接触的肖特基阳极金属层与所述锥形氮化镓层凸起相接触的金属衬底及与所述金属衬底相接触的阴极金属层。
8.根据权利要求6所述的氮化镓肖特基二极管，其特征在于：还包括与所述氮化镓层相接触的肖特基阳极金属层及与所述肖特基阳极金属层相接触的金属衬底，以及与所述锥形氮化镓层凸起相接触的阴极金属层。
9.根据权利要求6所述的氮化镓肖特基二极管，其特征在于：所述锥形氮化镓层凸起的锥底宽度范围包括1μm～5μm，所述锥形氮化镓层凸起的高度范围包括1μm～5μm。
10.根据权利要求6所述的氮化镓肖特基二极管，其特征在于：所述缺陷隔离结构的宽度范围包括0.2μm～2μm，所述缺陷隔离结构的高度范围包括0.1μm～1.5μm；所述缺陷隔离结构包括锥形缺陷隔离结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010960821.5A CN112038396A (zh) | 2020-09-14 | 2020-09-14 | 氮化镓肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010960821.5A CN112038396A (zh) | 2020-09-14 | 2020-09-14 | 氮化镓肖特基二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112038396A true CN112038396A (zh) | 2020-12-04 |
Family
ID=73589785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010960821.5A Pending CN112038396A (zh) | 2020-09-14 | 2020-09-14 | 氮化镓肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112038396A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113445131A (zh) * | 2021-06-28 | 2021-09-28 | 中国科学院上海光学精密机械研究所 | 抑制来自氮化镓籽晶缺陷的方法及氮化镓单晶和应用 |
| WO2022140906A1 (en) * | 2020-12-28 | 2022-07-07 | Innoscience (suzhou) Semiconductor Co., Ltd. | Semiconductor device structures and methods of manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090061636A1 (en) * | 2007-09-04 | 2009-03-05 | National Chiao Tung University | Etching method for nitride semiconductor |
| US20110309371A1 (en) * | 2010-06-16 | 2011-12-22 | Shuo-Hung Hsu | Schottky diode structure and method for fabricating the same |
| CN111430237A (zh) * | 2020-04-21 | 2020-07-17 | 上海芯元基半导体科技有限公司 | 半导体器件结构、肖特基二极管及其制备方法 |
| CN212542440U (zh) * | 2020-09-14 | 2021-02-12 | 上海芯元基半导体科技有限公司 | 氮化镓肖特基二极管 |
-
2020
- 2020-09-14 CN CN202010960821.5A patent/CN112038396A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090061636A1 (en) * | 2007-09-04 | 2009-03-05 | National Chiao Tung University | Etching method for nitride semiconductor |
| US20110309371A1 (en) * | 2010-06-16 | 2011-12-22 | Shuo-Hung Hsu | Schottky diode structure and method for fabricating the same |
| CN111430237A (zh) * | 2020-04-21 | 2020-07-17 | 上海芯元基半导体科技有限公司 | 半导体器件结构、肖特基二极管及其制备方法 |
| CN212542440U (zh) * | 2020-09-14 | 2021-02-12 | 上海芯元基半导体科技有限公司 | 氮化镓肖特基二极管 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022140906A1 (en) * | 2020-12-28 | 2022-07-07 | Innoscience (suzhou) Semiconductor Co., Ltd. | Semiconductor device structures and methods of manufacturing the same |
| CN113445131A (zh) * | 2021-06-28 | 2021-09-28 | 中国科学院上海光学精密机械研究所 | 抑制来自氮化镓籽晶缺陷的方法及氮化镓单晶和应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI473265B (zh) | 帶有改良型終止結構的氮化鎵半導體裝置 | |
| CN100511706C (zh) | 基于组份渐变GaN MISFET的GaN器件及制备方法 | |
| CN103904135B (zh) | 肖特基二极管及其制造方法 | |
| CN101878532A (zh) | 制造电子器件的工艺 | |
| CN112038396A (zh) | 氮化镓肖特基二极管及其制备方法 | |
| CN212542440U (zh) | 氮化镓肖特基二极管 | |
| JP2016023124A (ja) | 窒化ガリウム基板 | |
| CN113394281A (zh) | 基于衬底导电孔的GaN基HEMT器件及其制备方法 | |
| CN109300976A (zh) | 半导体器件及其制作方法 | |
| JP2008160024A (ja) | 半導体装置 | |
| CN115775730A (zh) | 一种准垂直结构GaN肖特基二极管及其制备方法 | |
| CN212084944U (zh) | 半导体器件结构、肖特基二极管 | |
| CN210378970U (zh) | 半导体结构及器件 | |
| CN112670342B (zh) | 一种高电子迁移率晶体管及其制备方法 | |
| CN111430237A (zh) | 半导体器件结构、肖特基二极管及其制备方法 | |
| CN215496727U (zh) | 氮化镓半导体结构 | |
| CN113130297A (zh) | 硅-氮化镓复合衬底、复合器件及制备方法 | |
| CN219393401U (zh) | 高集成度增强型GaN-HEMT | |
| CN113299736A (zh) | 氮化镓半导体结构及其制备方法 | |
| US20230420577A1 (en) | Semiconductor device with selectively grown field oxide layer in edge termination region | |
| CN112838006B (zh) | 一种氮化镓pin二极管及其制备方法 | |
| CN220873583U (zh) | 一种沟槽型sic芯片 | |
| CN112820644B (zh) | 一种高阻断电压的氮化镓pn二极管及制备方法 | |
| US20240313053A1 (en) | Method of manufacturing semiconductor structure and semiconductor structure | |
| CN213660419U (zh) | 氮化镓pin二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |