CN220873583U - 一种沟槽型sic芯片 - Google Patents

Abstract

本实用新型提供了一种沟槽型SIC芯片，属于SIC芯片技术领域，该沟槽型SIC芯片包括本体,所述本体的衬底采用4H‑SIC晶体材料制作；所述本体的上表面经过光刻与腐蚀工艺形成有多个相互间隔平行排布的线性的沟槽；每个沟槽的横截面形状为矩形，所述每个沟槽的底部设置有单晶管芯以及PN结。所述单晶管芯为p型掺杂的4H‑SIC单晶管芯，所述单晶管芯在所述每个沟槽的底部均匀镶嵌。所述单晶管芯两侧的衬底区域在与单晶管芯的交界处形成有n型掺杂的4H‑SIC材质的PN结。能够解决现有技术中由于SIC衬底表面缺陷密度大，会影响芯片的外延层的质量，导致芯片成品率不高的技术问题。

Description

一种沟槽型SIC芯片

技术领域

本实用新型属于SIC芯片技术领域，具体而言，涉及一种沟槽型SIC芯片。

背景技术

随着现代电子设备对功率元器件的需求不断提高,在高功率、高频率和高温应用场景下,常规的硅半导体器件难以满足需求。此时,宽禁带半导体材料硅碳化物(SIC)器件凭借其优异的物理和电学性质成为理想的替代方案。SIC拥有比硅宽3倍的带隙、高10倍的电击穿电场强度、高3倍的热导率等特性。这使其能够工作在更高的温度、电压和功率密度下,从而大大拓宽了器件的应用范围。当前,SIC器件主要用于高功率开关电源、新能源汽车、风力发电、高速铁路、智能电网等领域。然而,SIC材料的化学惰性给器件制造带来很大挑战。作为一种典型的宽禁带半导体,SIC的化学键比硅中的共价键更具离子键特性,因此SIC表面形成的自然氧化层很难被常规的湿法腐蚀所去除,这给光刻和微纳加工带来极大困难。同时,SIC的晶体缺陷密度也远高于硅。这些因素制约了SIC器件的制造工艺和集成度。

针对SIC器件制造中存在的问题,学术和工业界展开了广泛的研究与探索。目前SIC器件的制造主要采用气相外延生长的SIC外延薄膜,并在此基础上制作SIC肖特基二极管、金属-氧化物-半导体场效应管(MOSFET)等离散器件。但这种工艺难以实现与硅器件同等水平的大规模集成,制约了SIC器件的进一步推广应用。

为实现SIC的大规模集成,一种有效的思路是模仿硅工艺,在SIC衬底上外延生长SIC外延层,并在此基础上制造SIC集成电路。但是由于SIC衬底表面缺陷密度大，会影响芯片的外延层的质量，导致芯片成品率不高。

实用新型内容

有鉴于此，本实用新型提供一种沟槽型SIC芯片，能够解决现有技术中由于SIC衬底表面缺陷密度大，会影响芯片的外延层的质量，导致芯片成品率不高的技术问题。

本实用新型是这样实现的：

本实用新型提供一种沟槽型SIC芯片，其中,包括本体,所述本体的衬底采用4H-SIC晶体材料制作；所述本体的上表面经过光刻与腐蚀工艺形成有多个相互间隔平行排布的线性的沟槽；每个沟槽的横截面形状为矩形，所述每个沟槽的底部设置有单晶管芯以及PN结。

在上述技术方案的基础上，本实用新型的一种沟槽型SIC芯片还可以做如下改进:

其中，所述单晶管芯为p型掺杂的4H-SIC单晶管芯，所述单晶管芯在所述每个沟槽的底部均匀镶嵌。

进一步的，所述单晶管芯两侧的衬底区域在与单晶管芯的交界处形成有n型掺杂的4H-SIC材质的PN结。

进一步的，所述每个沟槽的两侧壁上方形成有栅极金属结构，所述栅极金属结构与所述PN结形成场效应管结构。

进一步的，所述多个沟槽之间的衬底区域上方形成金属互连结构，实现对单晶管芯的电连接。

进一步的，所述金属互连结构采用铝或钛金属材料制成。

其中，所述本体的底部覆盖有金属阻挡层。

进一步的，所述金属阻挡层采用钛、钼或钨金属材料制成。

进一步的，所述沟槽的宽度为1-100微米。

与现有技术相比较，本实用新型提供的一种沟槽型SIC芯片的有益效果是：由于采用了沟槽结构,本实用新型可以在衬底上制备出大量紧密排布的SIC管芯,管芯数量远高于传统的离散SIC器件。根据工艺条件的不同,每平方厘米芯片面积可以集成上千个乃至上万个SIC管芯。大幅提高了SIC管芯的集成密度，这极大地提升了芯片的功能与性能。沟槽结构将每个管芯的PN结面积缩小到很小的范围,大幅减小了寄生电容。解决了现有技术中由于SIC衬底表面缺陷密度大，会影响芯片的外延层的质量，导致芯片成品率不高的技术问题。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型提供的一种沟槽型SIC芯片的结构示意图；

附图中，各标号所代表的部件列表如下：

10、本体；11、沟槽；12、单晶管芯；13、PN结；14、金属互连结构；15、栅极金属结构；16、金属阻挡层。

具体实施方式

为使本实用新型实施方式的目的、技术方案和优点更加清楚，下面将结合本实用新型实施方式中的附图，对本实用新型实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本实用新型一部分实施方式，而不是全部的实施方式。基于本实用新型中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本实用新型保护的范围。

因此，以下对在附图中提供的本实用新型的实施方式的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施方式。基于本实用新型中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本实用新型保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

如图1所示，是本实用新型提供的一种沟槽型SIC芯片的基础实施例，在本实施例中,包括本体10,本体10的衬底采用4H-SIC晶体材料制作；本体10的上表面经过光刻与腐蚀工艺形成有多个相互间隔平行排布的线性的沟槽11；每个沟槽11的横截面形状为矩形，每个沟槽11的底部设置有单晶管芯12以及PN结13。单晶管芯12为p型掺杂的4H-SIC单晶管芯12，单晶管芯12在每个沟槽11的底部均匀镶嵌。单晶管芯12两侧的衬底区域在与单晶管芯12的交界处形成有n型掺杂的4H-SIC材质的PN结13。每个沟槽11的两侧壁上方形成有栅极金属结构15，栅极金属结构15与PN结13形成场效应管结构。多个沟槽11之间的衬底区域上方形成金属互连结构14，实现对单晶管芯12的电连接。金属互连结构14采用铝或钛金属材料制成。本体10的底部覆盖有金属阻挡层16。金属阻挡层16采用钛、钼或钨金属材料制成。沟槽11的宽度为1-100微米。

下面提供本实用新型的多个实施例：

实施例一

一种沟槽型SIC芯片,其特征为:

芯片衬底材料为4H-SIC,厚度300μm,表面由20条宽5μm、深100μm的沟槽组成,沟槽间距为10μm。沟槽内嵌入Mg掺杂的p型SIC管芯,管芯周边为N掺杂区形成PN结。沟槽侧壁上制备W栅极,覆盖PN结顶端0.3μm。衬底表面由Al金属互连连接各管芯。芯片底面覆盖Mo阻挡层。

实施例二

一种沟槽型SIC芯片,其特征为:

芯片衬底材料为4H-SIC,厚度500μm,表面由10条宽10μm、深300μm的沟槽组成,沟槽间距为20μm。沟槽内嵌入Al掺杂的p型SIC管芯,管芯周边为P掺杂区形成PN结。沟槽侧壁上制备Ti栅极,覆盖PN结顶端0.5μm。衬底表面由W金属互连连接各管芯。芯片底面覆盖Ta阻挡层。

实施例三

一种沟槽型SIC芯片,其特征为:

芯片衬底材料为4H-SIC,厚度400μm,表面由30条宽3μm、深200μm的沟槽组成,沟槽间距为5μm。沟槽内嵌入Mg掺杂的p型SIC管芯,管芯周边为N掺杂区形成PN结。沟槽侧壁上制备Mo栅极,覆盖PN结顶端0.2μm。衬底表面由Ti金属互连连接各管芯。芯片底面覆盖W阻挡层。

考虑当前的现有技术中SIC的制作工艺，下面是更加具体的实施例四:

采用4H-SIC晶体材料制备芯片衬底,该衬底尺寸约为10mm×10mm,厚度为500μm。利用光刻技术在衬底表面制备光阻图案,图案为多个相互间隔10μm的线性光阻条。然后利用响应4H-SIC的SF6/O2混合气体进行化学浸润刻蚀,在衬底表面刻蚀出多条宽度约为5μm、深度为100μm的线性沟槽。

在沟槽底部填充镁原子掺杂的p型4H-SIC管芯材料。利用离子注入的方法向管芯周边衬底区域注入氮原子,形成n型掺杂区域,与管芯形成PN结。栅极金属采用电镀的方法沉积在沟槽侧壁上,覆盖PN结顶部约0.5μm范围,形成场效应管结构。

利用溅射法在相邻沟槽之间的衬底区域形成铝金属互连,连接各个管芯。最后,在整个芯片底面沉积一层钨金属,作为阻挡层,与所有管芯电连接。

经过上述工艺,即可在4H-SIC衬底上集成制备沟槽型SIC芯片,实现SIC管芯的高度集成。该芯片具有工作温度高、功率密度大、工作频率高的优点,可广泛应用于新能源汽车、风力发电等领域。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种沟槽型SIC芯片，其特征在于,包括本体(10),所述本体(10)的衬底采用4H-SIC晶体材料制作；所述本体(10)的上表面经过光刻与腐蚀工艺形成有多个相互间隔平行排布的线性的沟槽(11)；每个沟槽(11)的横截面形状为矩形，所述每个沟槽(11)的底部设置有单晶管芯(12)以及PN结(13)。

2.根据权利要求1所述的一种沟槽型SIC芯片，其特征在于，所述单晶管芯(12)为p型掺杂的4H-SIC单晶管芯(12)，所述单晶管芯(12)在所述每个沟槽(11)的底部均匀镶嵌。

3.根据权利要求2所述的一种沟槽型SIC芯片，其特征在于，所述单晶管芯(12)两侧的衬底区域在与单晶管芯(12)的交界处形成有n型掺杂的4H-SIC材质的PN结(13)。

4.根据权利要求3所述的一种沟槽型SIC芯片，其特征在于，所述每个沟槽(11)的两侧壁上方形成有栅极金属结构(15)，所述栅极金属结构(15)与所述PN结(13)形成场效应管结构。

5.根据权利要求4所述的一种沟槽型SIC芯片，其特征在于，所述多个沟槽(11)之间的衬底区域上方形成金属互连结构(14)，实现对单晶管芯(12)的电连接。

6.根据权利要求5所述的一种沟槽型SIC芯片，其特征在于，所述金属互连结构(14)采用铝或钛金属材料制成。

7.根据权利要求1所述的一种沟槽型SIC芯片，其特征在于，所述本体(10)的底部覆盖有金属阻挡层(16)。

8.根据权利要求7所述的一种沟槽型SIC芯片，其特征在于，所述金属阻挡层(16)采用钛、钼或钨金属材料制成。

9.根据权利要求8所述的一种沟槽型SIC芯片，其特征在于，所述沟槽(11)的宽度为1-100微米。