CN217691183U - 一种新型碳化硅肖特基二极管 - Google Patents
一种新型碳化硅肖特基二极管 Download PDFInfo
- Publication number
- CN217691183U CN217691183U CN202221983879.2U CN202221983879U CN217691183U CN 217691183 U CN217691183 U CN 217691183U CN 202221983879 U CN202221983879 U CN 202221983879U CN 217691183 U CN217691183 U CN 217691183U
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- schottky diode
- silicon carbide
- slot
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型公开了一种新型碳化硅肖特基二极管，其特征在于，包括外延层，所述外延层设有若干相互间隔设置的沟槽，所述沟槽的侧壁外侧以及外延层的上表面设有N井区，且所述沟槽的底部设有P井区，所述沟槽内以及N井区表面均沉积有金属层。本实用新型在保证不改变逆向偏压及逆向漏电流前提下，同时可以降低导通电压，降低组件的功率损耗。
Description
技术领域
本实用新型属于电子元器件领域，特别涉及一种新型碳化硅肖特基二极管。
背景技术
在全球节能减碳浪潮下，功率组件也开始向高功率、高热传导系数及高崩溃电压发展。纯硅基板组件也渐渐无法满足未来的需求，第三代宽能隙材料逐渐开始广泛应用于功率组件中。相对于传统的纯硅组件，第三代宽能隙材料能够大幅降低组件的功率损耗，因此被认为是新世代的半导体主流。其中，开发最为广泛的就是氮化镓(GaN)及碳化硅(SiC)二种材质。
肖特基二极管是利用金属-半导体接面作为肖特基势垒，以产生整流的效果，肖特基势垒的特性使得肖特基二极管的导通电压降较低，而且可以提高切换的速度。但是，纯硅肖特基二极管存在的最大缺点是其逆向偏压较低及逆向漏电流偏大，导致高温使用时容易产生热失控的风险。最近虽然有技术表明，可利用碳化硅材质的特性将肖特基二极管的逆向漏电流降低，但这也导致导通电压伴随增高，进而影响其功耗。
实用新型内容
针对现有技术中存在的问题，本实用新型公开了一种新型碳化硅肖特基二极管，在保证不改变逆向偏压及逆向漏电流前提下，同时可以降低导通电压，降低组件的功率损耗。
本实用新型的上述技术目的是通过以下技术方案得以实现的：
一种新型碳化硅肖特基二极管，包括外延层，所述外延层设有相互间隔设置的沟槽，所述沟槽的侧壁外侧以及外延层的上表面设有N井区，且所述沟槽的底部设有P井区，所述沟槽内以及N井区表面均沉积有金属层。
优选地，所述P井区的布值材料为铝，且铝的整体浓度为1015 cm-2等级。
优选地，所述N井区的布值材料为磷，且磷的整体浓度为1015 cm-2等级。
优选地，所述外延层为N型外延层，且所述外延层为碳化硅材料。
优选地，所述金属层为铝金属层，且金属层厚度为3um-5um。
优选地，所述沟槽侧边的N井区底端到P井区顶端的距离为0.2-0.5um。
有益效果：本实用新型公开了一种新型碳化硅肖特基二极管，具有如下优点：
（1）采用碳化硅材质作为外延层，利用碳化硅材质的特性，改善纯硅肖特基二极管存在的逆向偏压较低及逆向漏电流偏大的问题；
（2）在原本N型外延层上采用沟槽结构增加金属层与N型外延层间的接触面积，如图1或7中的虚线处所示，同时在金属层与N型外延层的接触面处采用比N型外延层更高浓度的磷布值，从而降低组件导通电压；
（3）将原本的P井区设计在沟槽底部，在保证不改变逆向偏压及逆向漏电流的前提下，降低组件的功率损耗。
附图说明
图1为实施例1的器件结构示意图；
图2为实施例1的步骤S1的结构示意图；
图3为实施例1的步骤S2的结构示意图；
图4为实施例1的步骤S3的结构示意图；
图5为实施例1的步骤S4的结构示意图；
图6为实施例1的步骤S5的结构示意图；
图7为实施例2的器件的结构示意图；
图中：N型外延层1、沟槽2、N井区3、P井区4、铝金属层5、氮化硅层6。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
实施例1
如图1所示，为一种JBS二极管结构(Junction Barrier Schottky)，包括N型外延层1，N型外延层1上设有若干相互间隔设置的沟槽2，所述沟槽2的侧壁外侧以及N型外延层1的上表面设有N井区3，所述N井区3的布值材料为磷，且磷的整体浓度为1015 cm-2等级；所述沟槽2的底部设有P井区4，所述P井区4的布值材料为铝，且铝的整体浓度为1015 cm-2等级；沟槽2侧边的N井区3底端到P井区4的距离为0.2-0.5um。沟槽2内以及N井区3表面均沉积有铝金属层5，且铝金属层5厚度为3um-5um。
本实施例中，N型外延层1为碳化硅材料。
实施例1中碳化硅肖特基二极管的制备方法如下：
S1：在N型外延层1上直接利用了光刻板蚀刻出如图2所示的相互间隔设置的沟槽2；
S2：采用能量40-400 KeV的铝离子布值工艺在每个沟槽2下方形成P井区4，如图3所示，铝的整体浓度为1015 cm-2等级；
S3：在N型外延层1和沟槽2上表面沉积0.5um的氮化硅层6，再蚀刻至沟槽2下面，最后在沟槽2上表面留有0.2 -0.5um的氮化硅层6，作为阻挡层，如图4所示；
S4：以40-80KeV的能量，并以斜角7°的磷离子布值工艺在N型外延层1上表面以及沟槽2外侧壁形成N井区3，如图5所示。
S5：将沟槽2内的氮化硅层6蚀刻去除，如图6所示。
S6：最后沟槽2内以及N井区3表面沉积铝金属层5，得到成品JBS结构，如图1所示。
本实用新型中提及的沉积工艺、离子布值工艺、光刻板蚀刻工艺均为现有技术，可由本领域技术人员根据实际需求调整工艺参数。
实施例2
如图7所示为一种MPS二极管结构(Merged PIN Schottky，)，其中一个沟槽2的宽度大于其余沟槽2，其他结构与实施例1相同，制备方法也相同。
本实施例中，沟槽2宽度以及间隔距离可由本领域技术人员根据实际需求进行选择设计，故而未加详述。
本具体实施例仅仅是对本实用新型的解释，其并不是对本实用新型的限制，本领域技术人员在阅读完本说明书后可以根据需要对本实施例做出没有创造性贡献的修改，但只要在本实用新型的权利要求范围内都受到专利法的保护。
Claims (6)
1.一种新型碳化硅肖特基二极管，其特征在于，包括外延层，所述外延层设有若干相互间隔设置的沟槽，所述沟槽的侧壁外侧以及外延层的上表面设有N井区，且所述沟槽的底部设有P井区，所述沟槽内以及N井区表面均沉积有金属层。
2.根据权利要求1所述的新型碳化硅肖特基二极管，其特征在于，所述P井区的布值材料为铝，且铝的整体浓度为1015 cm-2等级。
3.根据权利要求1所述的新型碳化硅肖特基二极管，其特征在于，所述N井区的布值材料为磷，且磷的整体浓度为1015 cm-2等级。
4.根据权利要求1所述的新型碳化硅肖特基二极管，其特征在于，所述外延层为N型外延层，且所述外延层为碳化硅材料。
5.根据权利要求1所述的新型碳化硅肖特基二极管，其特征在于，所述金属层为铝金属层，且金属层厚度为3um-5um。
6.根据权利要求1所述的新型碳化硅肖特基二极管，其特征在于，所述沟槽侧边的N井区底端到P井区顶端的距离为0.2-0.5um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221983879.2U CN217691183U (zh) | 2022-07-29 | 2022-07-29 | 一种新型碳化硅肖特基二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221983879.2U CN217691183U (zh) | 2022-07-29 | 2022-07-29 | 一种新型碳化硅肖特基二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217691183U true CN217691183U (zh) | 2022-10-28 |
Family
ID=83720239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202221983879.2U Active CN217691183U (zh) | 2022-07-29 | 2022-07-29 | 一种新型碳化硅肖特基二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN217691183U (zh) |
-
2022
- 2022-07-29 CN CN202221983879.2U patent/CN217691183U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100884077B1 (ko) | 트렌치 쇼트키 정류기 | |
| US20020066926A1 (en) | Trench schottky rectifier | |
| JP2004529506A5 (zh) | ||
| CN109509795B (zh) | 一种具有复合沟槽结构的碳化硅肖特基器件及其制造方法 | |
| TWI470802B (zh) | 溝槽式金氧半導體電晶體元件及其製造方法 | |
| CN106611776A (zh) | 一种n型碳化硅肖特基二极管结构 | |
| US8183660B2 (en) | Semiconductor component having rectifying junctions of different magnitudes and method for producing the same | |
| CN113555447B (zh) | 一种基于金刚石终端结构的4H-SiC肖特基二极管及制作方法 | |
| US20240178280A1 (en) | Scalable mps device based on sic | |
| CN209981225U (zh) | 一种具有复合沟槽结构的碳化硅肖特基器件 | |
| CN217691183U (zh) | 一种新型碳化硅肖特基二极管 | |
| CN111081758A (zh) | 降低导通电阻的SiC MPS结构及制备方法 | |
| CN106611798A (zh) | 一种n型碳化硅半导体肖特基二极管结构 | |
| EP3682479A1 (en) | Feeder design with high current capability | |
| CN113555448B (zh) | 一种基于Ga2O3终端结构的4H-SiC肖特基二极管及制作方法 | |
| CN109065637A (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| CN220873583U (zh) | 一种沟槽型sic芯片 | |
| CN109713046A (zh) | 一种沟槽肖特基二极管及其制造方法 | |
| CN102769042A (zh) | 一种肖特基二极管及其制备方法 | |
| US20230420577A1 (en) | Semiconductor device with selectively grown field oxide layer in edge termination region | |
| US11869944B2 (en) | Scalable MPS device based on SiC | |
| CN220692031U (zh) | 一种碳化硅肖特基二极管 | |
| CN103426937B (zh) | 一种沟槽终端结构肖特基器件及其制备方法 | |
| CN102751314A (zh) | 一种沟槽mos结构半导体装置及其制备方法 | |
| US10615292B2 (en) | High voltage silicon carbide Schottky diode flip chip array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |