CN114420761A - 一种耐高压碳化硅器件及其制备方法 - Google Patents
一种耐高压碳化硅器件及其制备方法 Download PDFInfo
- Publication number
- CN114420761A CN114420761A CN202210323319.2A CN202210323319A CN114420761A CN 114420761 A CN114420761 A CN 114420761A CN 202210323319 A CN202210323319 A CN 202210323319A CN 114420761 A CN114420761 A CN 114420761A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- epitaxial layer
- region
- electrode
- injection region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 119
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 119
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 238000002347 injection Methods 0.000 claims abstract description 63
- 239000007924 injection Substances 0.000 claims abstract description 63
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 46
- 229920005591 polysilicon Polymers 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000000903 blocking effect Effects 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000000945 filler Substances 0.000 claims abstract description 7
- 238000002513 implantation Methods 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 238000011049 filling Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 abstract description 3
- -1 aluminum ion Chemical class 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000009740 moulding (composite fabrication) Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种耐高压碳化硅器件及其制备方法，所述耐高压碳化硅器件包括：碳化硅衬底、设置在碳化硅衬底上的碳化硅外延层和设置在碳化硅衬底背面的漏极金属电极，碳化硅外延层上依次设有阻断注入区和源极注入区；碳化硅外延层上刻蚀有多个第一沟槽和第二沟槽；第一沟槽底部设有栅极保护区，第一沟槽表面生长有氧化层，氧化层上设有栅极多晶硅电极，栅极多晶硅电极上方覆盖有绝缘层；第二沟槽底部设有耐压注入区，第二沟槽设有多晶硅填充物；源极注入区和绝缘层上覆盖有源极金属电极，解决了现有技术存在的反向电压低、工艺复杂的问题。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种耐高压碳化硅器件及其制备方法。
背景技术
碳化硅作为宽禁带材料，可以实现较低的导通损耗，同时具有优异的耐高温性和导热特性，可满足多种应用需求。碳化硅材料的高临界场特性，使碳化硅功率器件与相同电压下的常规硅器件相比，能有更高的掺杂浓度和更薄的漂移层厚度，从而实现更低的导通电阻。碳化硅MOSFET较低的开关损耗和较高的工作频率，非常贴合电力电子的应用需求。
然而，由于SiO2（栅氧化物）/ SiC（碳化硅）界面处的界面态密度高，碳化硅MOSFET器件存在沟道迁移率低的问题。同时，碳化硅器件由于其材料特性，较难实现深层离子注入，容易造成严重的晶格损伤。随着技术成熟，应用市场所需的电压平台越来越高，现有技术的碳化硅器件耐压结构设计不能满足未来更高电压条件下的功率器件应用。
发明内容
本发明提供了一种耐高压碳化硅器件及其制备方法，解决了现有技术存在的反向电压低、工艺复杂问题。
为了解决该技术问题，本发明提供了如下技术方案：
一种耐高压碳化硅器件，包括：碳化硅衬底、设置在碳化硅衬底上的碳化硅外延层和设置在碳化硅衬底背面的漏极金属电极，碳化硅外延层上依次设有阻断注入区和源极注入区；碳化硅外延层上刻蚀有多个第一沟槽和第二沟槽；
第一沟槽底部设有栅极保护区，第一沟槽表面生长有氧化层，氧化层上设有栅极多晶硅电极，栅极多晶硅电极上方覆盖有绝缘层；
第二沟槽底部设有耐压注入区，第二沟槽设有多晶硅填充物；
源极注入区和绝缘层上覆盖有源极金属电极。
优选的，碳化硅衬底、碳化硅外延层、源极注入区、栅极多晶硅电极的掺杂类型为第一导电类型，阻断注入区、耐压注入区、栅极保护区、多晶硅填充物的掺杂类型为第二导电类型；第一导电类型为N型，第二导电类型为P型。
在栅极多晶硅电极上施加正压即可实现器件的开启。电子从源极金属电极进入，从源极注入区开始进入器件，在阻断注入区和氧化层界面上形成电子沟道，经过碳化硅外延层、碳化硅衬底以及漏极金属电极形成导通。
优选的，碳化硅衬底、碳化硅外延层、源极注入区、栅极多晶硅电极的掺杂类型为第一导电类型，阻断注入区、耐压注入区、栅极保护区、多晶硅填充物的掺杂类型为第二导电类型；第一导电类型为P型，第二导电类型为N型。
在栅极多晶硅电极上施加负压即可实现器件的开启。空穴从源极金属电极进入，从源极注入区开始进入器件，在阻断注入区和氧化层界面上形成空穴沟道，经过碳化硅外延层、碳化硅衬底以及漏极金属电极形成导通。
本发明还提供一种耐高压碳化硅器件的制备方法，包括以下步骤：
S1，在碳化硅衬底上外延生长形成碳化硅外延层；
S2，在碳化硅外延层上通过离子注入形成阻断注入区；
S3，在碳化硅外延层上通过离子注入形成源极注入区；
S4，在碳化硅外延层上表面通过介质薄膜沉积、光刻和刻蚀，形成图形化掩膜氧化层，并通过刻蚀工艺分别形成第一沟槽和第二沟槽；
S5，基于S4的掩膜氧化层，通过离子注入工艺形成耐压注入区与栅极保护区；
S6，通过掩膜工艺，向第二沟槽中沉积多晶硅填充物；
S7，在第一沟槽热氧生长形成栅极氧化层，并沉积填充形成栅极多晶硅电极；之后在栅极多晶硅电极上表面进行绝缘介质薄膜沉积、光刻和刻蚀，形成栅源隔离绝缘层；
S8，在碳化硅外延层上表面通过欧姆接触方式形成源极金属电极，在碳化硅外延层背面通过欧姆接触方式形成漏极金属电极，并进行高温退火。
优选的，所述步骤S2为：在碳化硅外延层上通过铝离子或硼离子注入形成P型阻断注入区；阻断注入区的掺杂浓度为5×1015 cm-3～5×1017 cm-3；所述步骤S3为：在碳化硅外延层上通过氮或磷离子注入形成N型源极注入区；源极注入区的掺杂浓度为5×1016 cm-3～1×1018 cm-3；所述步骤S5为：耐压注入区与栅极保护区的掺杂浓度为5×1017 cm-3～5×1019 cm-3；所述多晶硅填充物的掺杂浓度为5×1017～5×1019 cm-3。
另一种优选的方式为，所述步骤S2为：在碳化硅外延层上通过氮或磷离子注入形成N型阻断注入区；阻断注入区的掺杂浓度为5×1015 cm-3～5×1017 cm-3；所述步骤S3为：在碳化硅外延层上通过铝离子或硼离子注入形成P型源极注入区；源极注入区的掺杂浓度为5×1016 cm-3～1×1018 cm-3；所述步骤S5为：耐压注入区与栅极保护区的掺杂浓度为5×1017 cm-3～5×1019 cm-3；所述多晶硅填充物的掺杂浓度为5×1017～5×1019 cm-3。
本发明和现有技术相比，具有以下优点：
本发明的耐高压碳化硅器件，基于栅极沟槽和多个耐压结构的设计，可以让器件在保持较高反向耐压的特性下，降低导通电阻。同时，在一层光刻板下实现了多个结构，节省了制作成本。
本发明为沟槽栅结构，沟槽栅的栅极氧化物表面沟道迁移率通常比平面栅结构中的沟道迁移率大2-3倍。另外，与目前在商业生产市场上占主导地位的平面栅MOSFET结构相比，本发明的沟槽栅结构设计可实现更小的单元间距。结合减小间距和增加沟道迁移率的优势，沟槽栅MOSFET设计与传统的平面栅MOSFET设计相比，导通电阻显著降低。
本发明的制备过程中使用一层光刻板形成了多个结构，使用一层光刻板完成了栅极沟槽结构、栅极保护区、耐压注入区以及间接形成后续的多晶硅填充物,节省了制造成本。
由于碳化硅的材料特性，碳化硅器件较难实现深层注入。本发明通过先刻蚀沟槽，后注入和填充配合的方式，形成了耐压结构，可为器件提供优异的耐压特性。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：
图1为本发明步骤S1-S3完成后的耐高压碳化硅器件结构示意图;
图2为本发明步骤S4完成后的耐高压碳化硅器件结构示意图;
图3为本发明步骤S5完成后的耐高压碳化硅器件结构示意图;
图4为本发明步骤S6-S7完成后的耐高压碳化硅器件结构示意图;
图5为本发明步骤S8完成后的耐高压碳化硅器件结构示意图;
附图中标记及对应的结构名称：
101、碳化硅衬底；102、碳化硅外延层；103、源极注入区；104、阻断注入区；105、耐压注入区；106、栅极保护区；107、多晶硅填充物；108、氧化层；109、栅极多晶硅电极；110、绝缘层；111、源极金属电极；112、漏极金属电极；113、掩膜氧化层；114、第一沟槽；115、第二沟槽。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
实施例1
如图1-5所示，以第一导电类型为N，第二导电类型为P为例，本发明的一种耐高压碳化硅器件的制备方法如下：
S1,在碳化硅衬底101上外延生长形成碳化硅外延层102，具体如图1所示；
S2，在碳化硅外延层102上通过铝（Al）或硼（B）离子注入形成P型阻断注入区104，掺杂浓度为5×1015 cm-3～5×1017 cm-3，具体如图1所示；
S3，在碳化硅外延层102上通过氮（N）或磷（P）离子注入形成N型源极注入区103，掺杂浓度为5×1016 cm-3～1×1018 cm-3，具体如图1所示；
S4，在碳化硅外延层102上表面通过介质薄膜沉积、光刻和刻蚀，形成图形化掩膜氧化层113，并通过刻蚀工艺形成2种沟槽，分别为第一沟槽114和第二沟槽115，具体如图2所示；
S5，基于S4的掩膜层，通过离子注入工艺注入铝（Al）或硼（B）离子形成同样掺杂浓度的耐压注入区105与栅极保护区106，掺杂浓度为5×1017 cm-3～5×1019 cm-3，具体如图3所示；
S6，通过掩膜工艺，向第二沟槽115中淀积掺杂浓度为5×1017～5×1019 cm-3的P型多晶硅填充物107，具体如图4所示；
S7，在第一沟槽114热氧生长形成栅极氧化层108，并沉积填充形成栅极多晶硅电极109。之后在栅极多晶硅电极109上表面进行绝缘介质薄膜沉积、光刻和刻蚀，形成栅源隔离绝缘层110，具体如图4所示；
S8，在碳化硅外延层102上表面通过欧姆接触方式形成源极金属电极111，在碳化硅外延层102背面通过欧姆接触方式形成漏极金属电极112，并进行高温退火，具体如图5所示。
本发明的制备过程中使用一层光刻板形成了多个结构，使用一层光刻板完成了栅极沟槽结构、栅极保护区106、耐压注入区105以及间接形成后续的多晶硅填充物107，节省了制造成本。
通过上述方法制备得到的耐高压碳化硅器件如图5所示，包括碳化硅衬底101，其掺杂类型与浓度为N+。在碳化硅衬底101上生长有碳化硅外延层102，其掺杂类型与浓度为N-。碳化硅外延层102上设有阻断注入区104和源极注入区103，阻断注入区104的掺杂类型和浓度为P，源极注入区103的掺杂类型和浓度为N+。在碳化硅外延层102上刻蚀有多个第一沟槽114和第二沟槽115，第一沟槽114沟槽表面生长有氧化层108，氧化层108上设有栅极多晶硅电极109，其掺杂类型和浓度为N+。第二沟槽115设有多晶硅填充物107，其掺杂类型和浓度为P+。第一沟槽114底部设置栅极保护区106，第二沟槽115底部设有耐压注入区105，耐压注入区105与栅极保护区106的掺杂类型和浓度都为P+。在碳化硅衬底101背面覆盖有漏极金属电极112，源极注入区103上方覆盖有源极金属电极111。栅极多晶硅电极109和源极金属电极111间设有绝缘层110，以实现电学隔离。
本实施例为常闭型MOSFET，具体实施时，在栅极多晶硅电极109上施加正压即可实现器件的开启。电子从源极金属电极111进入，从源极注入区103开始进入器件，在阻断注入区104和氧化层108界面上形成电子沟道，经过碳化硅外延层102、碳化硅衬底101以及漏极金属电极112形成导通。
实施例2
本实施例和实施例1的区别在于，第一导电类型为P，第二导电类型为N，具体的，耐高压碳化硅器件的制备方法如下：
S1,在碳化硅衬底101上外延生长形成碳化硅外延层102，具体如图1所示；
S2，在碳化硅外延层102上通过氮（N）或磷（P）离子注入形成N型阻断注入区104，掺杂浓度为5×1015 cm-3～5×1017 cm-3，具体如图1所示；
S3，在碳化硅外延层102上通过铝（Al）或硼（B）离子注入形成P型源极注入区103，掺杂浓度为5×1016 cm-3～1×1018 cm-3，具体如图1所示；
S4，在碳化硅外延层102上表面通过介质薄膜沉积、光刻和刻蚀，形成图形化掩膜氧化层113，并通过刻蚀工艺形成2种沟槽，分别为第一沟槽114和第二沟槽115，具体如图2所示；
S5，基于S4的掩膜层，通过离子注入工艺注入氮（N）或磷（P）离子形成同样掺杂浓度的耐压注入区105与栅极保护区106，掺杂浓度为5×1017 cm-3～5×1019 cm-3，具体如图3所示；
S6，通过掩膜工艺，向第二沟槽115中淀积掺杂浓度为5×1017～5×1019 cm-3的N型多晶硅填充物107，具体如图4所示；
S7，在第一沟槽114热氧生长形成栅极氧化层108，并沉积填充形成栅极多晶硅电极109。之后在栅极多晶硅电极109上表面进行绝缘介质薄膜沉积、光刻和刻蚀，形成栅源隔离绝缘层110，具体如图4所示；
S8，在碳化硅外延层102上表面通过欧姆接触方式形成源极金属电极111，在碳化硅外延层102背面通过欧姆接触方式形成漏极金属电极112，并进行高温退火，具体如图5所示。
通过上述方法制备得到的耐高压碳化硅器件如图5所示，包括碳化硅衬底101，其掺杂类型与浓度为P+。在碳化硅衬底101上生长有碳化硅外延层102，其掺杂类型与浓度为P-。碳化硅外延层102上依次设有阻断注入区104和源极注入区103，阻断注入区104的掺杂类型和浓度为N，源极注入区103的掺杂类型和浓度为P+。在碳化硅外延层102上刻蚀有多个第一沟槽114和第二沟槽115，第一沟槽114沟槽表面生长有氧化层108，氧化层108上设有栅极多晶硅电极109，其掺杂类型和浓度为P+。第二沟槽115设有多晶硅填充物107，其掺杂类型和浓度为N+。第一沟槽114底部设置栅极保护区106，第二沟槽115底部设有耐压注入区105，耐压注入区105与栅极保护区106的掺杂类型和浓度都为N+。在碳化硅衬底101背面覆盖有漏极金属电极112，源极注入区103上方覆盖有源极金属电极111。栅极多晶硅电极109和源极金属电极111间设有绝缘层110，以实现电学隔离。
本实施例为常闭型MOSFET，具体实施时，在栅极多晶硅电极109上施加负压即可实现器件的开启。空穴从源极金属电极111进入，从源极注入区103开始进入器件，在阻断注入区104和氧化层108界面上形成空穴沟道，经过碳化硅外延层102、碳化硅衬底101以及漏极金属电极112形成导通。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种耐高压碳化硅器件，包括：碳化硅衬底（101）、设置在碳化硅衬底（101）上的碳化硅外延层（102）和设置在碳化硅衬底（101）背面的漏极金属电极（112），其特征在于，碳化硅外延层（102）上依次设有阻断注入区（104）和源极注入区（103）；碳化硅外延层（102）上刻蚀有多个第一沟槽（114）和第二沟槽（115）；
第一沟槽（114）底部设有栅极保护区（106），第一沟槽（114）表面生长有氧化层（108），氧化层（108）上设有栅极多晶硅电极（109），栅极多晶硅电极（109）上方覆盖有绝缘层（110）；
第二沟槽（115）底部设有耐压注入区（105），第二沟槽（115）设有多晶硅填充物（107）；
源极注入区（103）和绝缘层（110）上覆盖有源极金属电极（111）。
2.根据权利要求1所述的一种耐高压碳化硅器件，其特征在于，碳化硅衬底（101）、碳化硅外延层（102）、源极注入区（103）、栅极多晶硅电极（109）的掺杂类型为第一导电类型，阻断注入区（104）、耐压注入区（105）、栅极保护区（106）、多晶硅填充物（107）的掺杂类型为第二导电类型；第一导电类型为N型，第二导电类型为P型。
3.根据权利要求1所述的一种耐高压碳化硅器件，其特征在于，碳化硅衬底（101）、碳化硅外延层（102）、源极注入区（103）、栅极多晶硅电极（109）的掺杂类型为第一导电类型，阻断注入区（104）、耐压注入区（105）、栅极保护区（106）、多晶硅填充物（107）的掺杂类型为第二导电类型；第一导电类型为P型，第二导电类型为N型。
4.一种如权利要求1所述的耐高压碳化硅器件的制备方法，其特征在于，包括以下步骤：
S1，在碳化硅衬底（101）上外延生长形成碳化硅外延层（102）；
S2，在碳化硅外延层（102）上通过离子注入形成阻断注入区（104）；
S3，在碳化硅外延层（102）上通过离子注入形成源极注入区（103）；
S4，在碳化硅外延层（102）上表面通过介质薄膜沉积、光刻和刻蚀，形成图形化掩膜氧化层（113），并通过刻蚀工艺分别形成第一沟槽（114）和第二沟槽（115）；
S5，基于S4的掩膜氧化层（113），通过离子注入工艺形成耐压注入区（105）与栅极保护区（106）；
S6，通过掩膜工艺，向第二沟槽（115）中沉积多晶硅填充物（107）；
S7，在第一沟槽（114）热氧生长形成栅极氧化层（108），并沉积填充形成栅极多晶硅电极（109）；之后在栅极多晶硅电极（109）上表面进行绝缘介质薄膜沉积、光刻和刻蚀，形成栅源隔离绝缘层（110）；
S8，在碳化硅外延层（102）上表面通过欧姆接触方式形成源极金属电极（111），在碳化硅外延层（102）背面通过欧姆接触方式形成漏极金属电极（112），并进行高温退火。
5.根据权利要求4所述的耐高压碳化硅器件的制备方法，其特征在于，所述步骤S2为：在碳化硅外延层（102）上通过铝离子或硼离子注入形成P型阻断注入区（104）。
6.根据权利要求5所述的耐高压碳化硅器件的制备方法，其特征在于，阻断注入区（104）的掺杂浓度为5×1015 cm-3～5×1017 cm-3。
7.根据权利要求4所述的耐高压碳化硅器件的制备方法，其特征在于，所述步骤S3为：在碳化硅外延层（102）上通过氮或磷离子注入形成N型源极注入区（103）。
8.根据权利要求7所述的耐高压碳化硅器件的制备方法，其特征在于，源极注入区（103）的掺杂浓度为5×1016 cm-3～1×1018 cm-3。
9.根据权利要求4所述的耐高压碳化硅器件的制备方法，其特征在于，所述步骤S5为：耐压注入区（105）与栅极保护区（106）的掺杂浓度为5×1017 cm-3～5×1019 cm-3。
10.根据权利要求4所述的耐高压碳化硅器件的制备方法，其特征在于，所述多晶硅填充物（107）的掺杂浓度为5×1017～5×1019 cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210323319.2A CN114420761B (zh) | 2022-03-30 | 2022-03-30 | 一种耐高压碳化硅器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210323319.2A CN114420761B (zh) | 2022-03-30 | 2022-03-30 | 一种耐高压碳化硅器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114420761A true CN114420761A (zh) | 2022-04-29 |
| CN114420761B CN114420761B (zh) | 2022-06-07 |
Family
ID=81264042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210323319.2A Active CN114420761B (zh) | 2022-03-30 | 2022-03-30 | 一种耐高压碳化硅器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114420761B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114628248A (zh) * | 2022-05-16 | 2022-06-14 | 绍兴中芯集成电路制造股份有限公司 | 碳化硅器件及其制备方法 |
| CN114744027A (zh) * | 2022-06-10 | 2022-07-12 | 北京芯可鉴科技有限公司 | 碳化硅ldmosfet器件制造方法及碳化硅ldmosfet器件 |
| CN115274840A (zh) * | 2022-09-29 | 2022-11-01 | 深圳芯能半导体技术有限公司 | 一种rc-igbt器件结构及其制备方法 |
| CN115295614A (zh) * | 2022-10-08 | 2022-11-04 | 成都功成半导体有限公司 | 一种碳化硅jfet结构及其制备方法 |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040145011A1 (en) * | 2003-01-24 | 2004-07-29 | Industrial Technology Research Institute | Trench power MOSFET in silicon carbide and method of making the same |
| JP2007207935A (ja) * | 2006-01-31 | 2007-08-16 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体素子の製造方法 |
| US20080146004A1 (en) * | 2006-12-13 | 2008-06-19 | General Electric Company | Silicon carbide devices and method of making |
| US20100072543A1 (en) * | 2008-09-25 | 2010-03-25 | Force Mos Technology Co., Ltd. | Trench mosfet with etching buffer layer in trench gate |
| JP2010147228A (ja) * | 2008-12-18 | 2010-07-01 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| CN101916728A (zh) * | 2010-07-20 | 2010-12-15 | 中国科学院上海微系统与信息技术研究所 | 可完全消除衬底辅助耗尽效应的soi超结ldmos结构的制作工艺 |
| US20130193509A1 (en) * | 2010-05-17 | 2013-08-01 | University Of Electronic Science And Technology Of China | Soi lateral mosfet devices |
| US20140370700A1 (en) * | 2013-06-14 | 2014-12-18 | Silergy Semiconductor Technology (Hangzhou) Ltd. | Method of forming polysilicon in a trench |
| CN104241386A (zh) * | 2014-09-25 | 2014-12-24 | 无锡新洁能股份有限公司 | 具有低特征导通电阻的功率mosfet器件及其制造方法 |
| WO2016124086A1 (zh) * | 2015-02-02 | 2016-08-11 | 无锡华润上华半导体有限公司 | 横向双扩散场效应管 |
| JP2016213374A (ja) * | 2015-05-12 | 2016-12-15 | 株式会社豊田中央研究所 | 半導体装置 |
| US20170221714A1 (en) * | 2016-02-01 | 2017-08-03 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
| WO2018160785A1 (en) * | 2017-03-02 | 2018-09-07 | University Of South Carolina | PINNING THE CONVERSION POINT BELOW THE EPILAYER INTERFACE FOR SiC POWER DEVICE |
| US20190237577A1 (en) * | 2018-01-29 | 2019-08-01 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| CN111697060A (zh) * | 2020-05-07 | 2020-09-22 | 派恩杰半导体（杭州）有限公司 | 一种带有沟槽的多沟道碳化硅jfet结构及其制备工艺 |
| CN213366599U (zh) * | 2020-08-28 | 2021-06-04 | 派恩杰半导体（杭州）有限公司 | 带有栅极沟槽结构的碳化硅mosfet |
| CN113690321A (zh) * | 2021-10-25 | 2021-11-23 | 浙江大学杭州国际科创中心 | 一种碳化硅沟槽栅mosfet及其制造方法 |
-
2022
- 2022-03-30 CN CN202210323319.2A patent/CN114420761B/zh active Active
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040145011A1 (en) * | 2003-01-24 | 2004-07-29 | Industrial Technology Research Institute | Trench power MOSFET in silicon carbide and method of making the same |
| JP2007207935A (ja) * | 2006-01-31 | 2007-08-16 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体素子の製造方法 |
| US20080146004A1 (en) * | 2006-12-13 | 2008-06-19 | General Electric Company | Silicon carbide devices and method of making |
| US20100072543A1 (en) * | 2008-09-25 | 2010-03-25 | Force Mos Technology Co., Ltd. | Trench mosfet with etching buffer layer in trench gate |
| JP2010147228A (ja) * | 2008-12-18 | 2010-07-01 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| US20130193509A1 (en) * | 2010-05-17 | 2013-08-01 | University Of Electronic Science And Technology Of China | Soi lateral mosfet devices |
| CN101916728A (zh) * | 2010-07-20 | 2010-12-15 | 中国科学院上海微系统与信息技术研究所 | 可完全消除衬底辅助耗尽效应的soi超结ldmos结构的制作工艺 |
| US20140370700A1 (en) * | 2013-06-14 | 2014-12-18 | Silergy Semiconductor Technology (Hangzhou) Ltd. | Method of forming polysilicon in a trench |
| CN104241386A (zh) * | 2014-09-25 | 2014-12-24 | 无锡新洁能股份有限公司 | 具有低特征导通电阻的功率mosfet器件及其制造方法 |
| WO2016124086A1 (zh) * | 2015-02-02 | 2016-08-11 | 无锡华润上华半导体有限公司 | 横向双扩散场效应管 |
| JP2016213374A (ja) * | 2015-05-12 | 2016-12-15 | 株式会社豊田中央研究所 | 半導体装置 |
| US20170221714A1 (en) * | 2016-02-01 | 2017-08-03 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
| WO2018160785A1 (en) * | 2017-03-02 | 2018-09-07 | University Of South Carolina | PINNING THE CONVERSION POINT BELOW THE EPILAYER INTERFACE FOR SiC POWER DEVICE |
| US20190237577A1 (en) * | 2018-01-29 | 2019-08-01 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| CN111697060A (zh) * | 2020-05-07 | 2020-09-22 | 派恩杰半导体（杭州）有限公司 | 一种带有沟槽的多沟道碳化硅jfet结构及其制备工艺 |
| CN213366599U (zh) * | 2020-08-28 | 2021-06-04 | 派恩杰半导体（杭州）有限公司 | 带有栅极沟槽结构的碳化硅mosfet |
| CN113690321A (zh) * | 2021-10-25 | 2021-11-23 | 浙江大学杭州国际科创中心 | 一种碳化硅沟槽栅mosfet及其制造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114628248A (zh) * | 2022-05-16 | 2022-06-14 | 绍兴中芯集成电路制造股份有限公司 | 碳化硅器件及其制备方法 |
| CN114628248B (zh) * | 2022-05-16 | 2023-06-09 | 中芯越州集成电路制造(绍兴)有限公司 | 碳化硅器件及其制备方法 |
| CN114744027A (zh) * | 2022-06-10 | 2022-07-12 | 北京芯可鉴科技有限公司 | 碳化硅ldmosfet器件制造方法及碳化硅ldmosfet器件 |
| CN114744027B (zh) * | 2022-06-10 | 2022-08-30 | 北京芯可鉴科技有限公司 | 碳化硅ldmosfet器件制造方法及碳化硅ldmosfet器件 |
| CN115274840A (zh) * | 2022-09-29 | 2022-11-01 | 深圳芯能半导体技术有限公司 | 一种rc-igbt器件结构及其制备方法 |
| CN115295614A (zh) * | 2022-10-08 | 2022-11-04 | 成都功成半导体有限公司 | 一种碳化硅jfet结构及其制备方法 |
| CN115295614B (zh) * | 2022-10-08 | 2023-02-03 | 成都功成半导体有限公司 | 一种碳化硅jfet结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114420761B (zh) | 2022-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN114420761B (zh) | 一种耐高压碳化硅器件及其制备方法 | |
| CN108807548B (zh) | 带有改良fom的可扩展的sgt结构 | |
| CN111668312B (zh) | 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺 | |
| JP4990458B2 (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| CN108336152A (zh) | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 | |
| CN115148820A (zh) | 一种SiC沟槽MOSFET器件及其制造方法 | |
| CN114496784B (zh) | 一种底部保护接地沟槽型碳化硅mosfet及其制备方法 | |
| CN111933714A (zh) | 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法 | |
| CN111755521A (zh) | 一种集成tjbs的碳化硅umosfet器件 | |
| CN115377200A (zh) | 一种半导体器件及其制备方法 | |
| CN116454137A (zh) | 一种集成SBD的槽型裂源SiC VDMOS结构及制造方法 | |
| CN114792734A (zh) | 一种双沟槽碳化硅mosfet及其制备方法 | |
| CN114628499A (zh) | 一种带有沟槽的碳化硅二极管及其制备方法 | |
| CN114597130B (zh) | 一种基于分裂栅的碳化硅mosfet器件及其制造方法 | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
| CN102214561A (zh) | 超级结半导体器件及其制造方法 | |
| CN114899239A (zh) | 一种碳化硅mosfet及其制备方法 | |
| CN113972261A (zh) | 碳化硅半导体器件及制备方法 | |
| CN113345954A (zh) | 一种全超结mosfet器件结构及其制造方法 | |
| CN216871981U (zh) | 一种耐高压碳化硅器件 | |
| CN115799311B (zh) | 高压碳化硅功率器件终端及其制造方法 | |
| CN115172466B (zh) | 一种超结vdmos新结构及其制备方法 | |
| CN115295614B (zh) | 一种碳化硅jfet结构及其制备方法 | |
| CN213212168U (zh) | 一种沟槽型mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |