CN111697060A - 一种带有沟槽的多沟道碳化硅jfet结构及其制备工艺 - Google Patents
一种带有沟槽的多沟道碳化硅jfet结构及其制备工艺 Download PDFInfo
- Publication number
- CN111697060A CN111697060A CN202010378839.4A CN202010378839A CN111697060A CN 111697060 A CN111697060 A CN 111697060A CN 202010378839 A CN202010378839 A CN 202010378839A CN 111697060 A CN111697060 A CN 111697060A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- type
- epitaxial layer
- conductivity type
- jfet structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 97
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 96
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- 238000002347 injection Methods 0.000 claims abstract description 28
- 239000007924 injection Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 238000002513 implantation Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 4
- 238000001459 lithography Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 7
- 239000007943 implant Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种带有沟槽的多沟道碳化硅JFET结构及其制备工艺，其中一种带有沟槽的多沟道碳化硅JFET结构，包括：碳化硅衬底，其中所述碳化硅衬底掺杂类型为第一导电类型；碳化硅外延层，设置在碳化硅衬底正面，碳化硅外延层掺杂类型为第一导电类型；漏金属电极，设置在碳化硅衬底背面；在碳化硅外延层上刻蚀有沟槽，在沟槽内设有第一栅极注入区，在碳化硅外延层上另外设有多个第二栅极注入区以及多个源极注入区，其中第一栅极注入区和第二栅极注入区的掺杂类型为第二导电类型，源极注入区的掺杂类型为第一导电类型，在每个第一栅极注入区和第二栅极注入区上覆盖有栅金属电极，在每个源极注入区上覆盖有源金属电极。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种带有沟槽的多沟道碳化硅JFET结构及其制备工艺。
背景技术
MOSFET器件在高温工作条件下，栅极的SiC/SiO2界面存在稳定性问题。而JFET器件的开通和关断依靠pn结的耗尽区控制，同时开启电压受温度影响较小，具有高温可靠性。硅基JFET器件的耐压能力不好，就普通的SiC JFET来说，其导通电阻大，造成较大的导通损耗。且只能实现简单的电路开断，电流控制不灵活。
碳化硅(SiC)半导体的优异性能使得基于碳化硅的电力电子器件与硅基器件相比具有突出的优点。碳化硅器件具有更低的导通电阻，更高的击穿电压，更低的结－壳热阻，并且工作温度最高可达到600℃。同时，碳化硅制成的电力电子器件正向和反向特性随温度的变化很小，具有更高的稳定性。由于开关损耗小，开关频率高，碳化硅有望替代硅成为功率器件的主流材料。其中，SiC JFET是碳化硅结型场效应晶体管(Junction Field-EffectTransistor)，具有导通电阻低、开关速度快、耐高温及热稳定性高等优点。
发明内容
鉴于以上存在的技术问题，本发明用于提供一种带有沟槽的多沟道碳化硅JFET结构及其制备工艺，用于提供一种具有优良耐压性能的JFET结构。
为解决上述技术问题，本发明采用如下的技术方案：
本发明实施例的第一方面提供了一种带有沟槽的多沟道碳化硅JFET结构，包括：
碳化硅衬底，其中所述碳化硅衬底掺杂类型为第一导电类型；
碳化硅外延层，设置在碳化硅衬底正面，碳化硅外延层掺杂类型为第一导电类型；
漏金属电极，设置在碳化硅衬底背面；
在碳化硅外延层上刻蚀有沟槽，在沟槽内设有第一栅极注入区，在碳化硅外延层上另外设有多个第二栅极注入区以及多个源极注入区，其中第一栅极注入区和第二栅极注入区的掺杂类型为第二导电类型，源极注入区的掺杂类型为第一导电类型，在每个第一栅极注入区和第二栅极注入区上覆盖有栅金属电极，在每个源极注入区上覆盖有源金属电极。
优选地，第一导电类型为N型，第二导电类型为P型。
优选地，第一导电类型为P型，第二导电类型为N型。
本发明实施例的另一方面提供了一种带有沟槽的多沟道碳化硅JFET结构的制备工艺，包括以下步骤：
S1，在碳化硅衬底上生长碳化硅外延层，其中碳化硅衬底和碳化硅外延层的掺杂类型为第一导电类型；
S2，在碳化硅外延层上刻蚀沟槽；
S3，对沟槽的位置进行离子注入，形成具有第二导电类型的重掺杂的第一注入区；
S4，通过光刻形成离子注入窗口，在碳化硅外延层上形成多个第二导电类型的重掺杂的注入区，作为栅极注入区；
S5，通过光刻形成离子注入窗口，在碳化硅外延层上形成多个第一导电类型重掺杂注入区，作为源极注入区；
S6，分别在栅极和源极沉积Ni作为欧姆接触金属，并分别在氮气氛围中退火形成欧姆接触，最后在背面沉积Ti/Ni/Ag形成背面漏极。
优选地，步骤S2中，通过沉积掩膜层或光刻确定光刻窗口，通过干法刻蚀得到沟槽形貌。
优选地，步骤S5中，注入后进行1500℃-1600℃的高温退火。
优选地，第一导电类型为N型，第二导电类型为P型。
优选地，第一导电类型为P型，第二导电类型为N型。
采用本发明具有如下的有益效果，提供了一种具有优良耐压性能的JFET结构，同时在较小的元胞上设有多个导电沟道，提升导电效率。并且可通过多个栅极来精确器件的控制导通电流。
附图说明
图1为本发明实施例的带有沟槽的双沟道碳化硅JFET结构的制备工艺步骤流程图；
图2为本发明实施例的带有沟槽的双沟道碳化硅JFET结构的制备工艺步骤S1的结构示意图；
图3为本发明实施例的带有沟槽的双沟道碳化硅JFET结构的制备工艺步骤S2～S3的结构示意图；
图4为本发明实施例的带有沟槽的双沟道碳化硅JFET结构的制备工艺步骤S4的结构示意图；
图5为本发明实施例的带有沟槽的双沟道碳化硅JFET结构的制备工艺步骤S5的结构示意图；
图6为本发明实施例的带有沟槽的双沟道碳化硅JFET结构的制备工艺步骤S6的结构示意图；
图7为本发明实施例的带有沟槽的双沟道碳化硅JFET结构的结构示意图；
图8为本发明实施例的带有沟槽的双沟道碳化硅JFET结构的工作过程结构示意图；
图9为本发明又一实施例的带有沟槽的双沟道碳化硅JFET结构的工作过程结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参照图1，所示为本发明实施例的一种带有沟槽的双沟道碳化硅JFET结构的制备工艺步骤流程图，包括以下步骤：
S1，在碳化硅衬底上生长碳化硅外延层，其中碳化硅衬底和碳化硅外延层的掺杂类型为第一导电类型；
S2，在碳化硅外延层上刻蚀沟槽；
S3，对沟槽的位置进行离子注入，形成具有第二导电类型的重掺杂的第一注入区；
S4，通过光刻形成离子注入窗口，在碳化硅外延层上形成多个第二导电类型的重掺杂的注入区，作为栅极注入区；
S5，通过光刻形成离子注入窗口，在碳化硅外延层上形成多个第一导电类型重掺杂注入区，作为源极注入区；
S6，分别在栅极和源极沉积Ni作为欧姆接触金属，并分别在氮气氛围中退火形成欧姆接触，最后在背面沉积Ti/Ni/Ag形成背面漏极。
在具体应用实例中，第一导电类型为N型时，第二导电类型为P型。第一导电类型为P型时，第二导电类型为N型。
为了使本领域技术人员更好的理解本发明实施例的带有沟槽的双沟道碳化硅JFET结构的制备工艺的实施过程，接下来以第一导电类型为N，第二导电类型为P型进行详细描述。
如图2所示，在碳化硅衬底101上生长碳化硅外延层102。其中，碳化硅衬底101的掺杂类型为N+，碳化硅外延层102的掺杂类型为N-。
如图3所示，在碳化硅外延层102上刻蚀沟槽103。可通过沉积掩膜层、光刻来确定光刻窗口，通过干法刻蚀得到沟槽形貌。之后再对沟槽的位置进行离子注入，形成掺杂浓度为P+的栅极注入区104a。
如图4所示，通过光刻形成离子注入窗口，在碳化硅外延层102上形成多个P+注入区104b，作为栅极注入区。
如图5所示，通过光刻形成离子注入窗口，在碳化硅外延层102上形成多个N+注入区105，作为源极注入区。注入后需要进行1500℃-1600℃的高温退火，以修复晶格损伤并达到高的电激活率。
如图6所示，分别在栅极和源极沉积Ni作为欧姆接触金属，并分别在氮气氛围中退火形成欧姆接触，最后在背面沉积Ti/Ni/Ag形成背面漏极金属。还需采用化学气相沉积SiN并旋涂聚酰亚胺作为钝化层对源极和栅极金属进行绝缘。
通过以上工艺制备的结构如图7所示，即为本发明又一实施例提供的带有带有沟槽的多沟道碳化硅JFET结构，包括：
碳化硅衬底101，其中所述碳化硅衬底101掺杂类型为第一导电类型；
碳化硅外延层102，设置在碳化硅衬底101正面，碳化硅外延层102掺杂类型为第一导电类型；
漏金属电极106，设置在碳化硅衬底101背面；
在碳化硅外延层102上刻蚀有沟槽103，在沟槽103内设有第一栅极注入区104a，在碳化硅外延层102上另外设有多个第二栅极注入区104b以及多个源极注入区105，其中第一栅极注入区104a和第二栅极注入区104b的掺杂类型为第二导电类型，源极注入区105的掺杂类型为第一导电类型，在每个第一栅极注入区104a和第二栅极注入区104b上覆盖有栅金属电极108，在每个源极注入区105上覆盖有源金属电极107。
如图8所示，本发明为第一导电类型的载流子提供多导电沟道，其中虚线标注的面积为栅极的耗尽区面积。实施例中设有四个导电沟道109、110、111、112。具体实施时，可以通过控制3个栅极(即108a，108b和108c)的关断，从而实现对四个导电沟道的关断控制。本发明实施例提供的为常开型器件。源极金属107a接入电压可开启沟道109。同样地，源极金属107b、107c、107d可分别开启沟道110、111、112。当在栅极金属和108c上加正压时，栅极注入区和碳化硅外延层之间形成的耗尽区将会夹断沟道109，从而实现对沟道109的控制。通过加压，栅极金属108c和108a可实现对沟道110的控制。同样地，栅极金属108a和108b也可实现对沟道111和112的控制。
图9为本发明又一实施例，本实施例设有两个导电沟道113、114。其中，虚线标注的面积为栅极注入区的耗尽区面积。本发明实施例为常开型器件，具体实施时，可以向源极107加压来开启通道。同样地，可以通过控制栅极注入区104a，104b的开启来实现耗尽区对两个导电沟道113、114的夹断，从而实现对两个导电沟道的控制。
应当理解，本文所述的示例性实施例是说明性的而非限制性的。尽管结合附图描述了本发明的一个或多个实施例，本领域普通技术人员应当理解，在不脱离通过所附权利要求所限定的本发明的精神和范围的情况下，可以做出各种形式和细节的改变。
Claims (8)
1.一种带有沟槽的多沟道碳化硅JFET结构，其特征在于，包括：
碳化硅衬底(101)，其中所述碳化硅衬底(101)掺杂类型为第一导电类型；
碳化硅外延层(102)，设置在碳化硅衬底(101)正面，碳化硅外延层(102)掺杂类型为第一导电类型；
漏金属电极(106)，设置在碳化硅衬底(101)背面；
在碳化硅外延层(102)上刻蚀有沟槽(103)，在沟槽(103)内设有第一栅极注入区(104a)，在碳化硅外延层(102)上另外设有多个第二栅极注入区(104b)以及多个源极注入区(105)，其中第一栅极注入区(104a)和第二栅极注入区(104b)的掺杂类型为第二导电类型，源极注入区(105)的掺杂类型为第一导电类型，在每个第一栅极注入区(104a)和第二栅极注入区(104b)上覆盖有栅金属电极(108)，在每个源极注入区(105)上覆盖有源金属电极(107)。
2.如权利要求1所述的带有沟槽的多沟道碳化硅JFET结构，其特征在于，第一导电类型为N型，第二导电类型为P型。
3.如权利要求1所述的带有沟槽的多沟道碳化硅JFET结构，其特征在于，第一导电类型为P型，第二导电类型为N型。
4.一种带有沟槽的多沟道碳化硅JFET结构的制备工艺，其特征在于，包括以下步骤：
S1，在碳化硅衬底(101)上生长碳化硅外延层(102)，其中碳化硅衬底(101)和碳化硅外延层(102)的掺杂类型为第一导电类型；
S2，在碳化硅外延层(102)上刻蚀沟槽(103)；
S3，对沟槽(103)的位置进行离子注入，形成具有第二导电类型的重掺杂的第一注入区(104a)；
S4，通过光刻形成离子注入窗口，在碳化硅外延层(102)上形成多个第二导电类型的重掺杂的注入区(104b)，作为栅极注入区；
S5，通过光刻形成离子注入窗口，在碳化硅外延层(102)上形成多个第一导电类型重掺杂注入区，作为源极注入区(105)；
S6，分别在栅极(108)和源极(107)沉积Ni作为欧姆接触金属，并分别在氮气氛围中退火形成欧姆接触，最后在背面沉积Ti/Ni/Ag形成背面漏极(106)。
5.如权利要求4所述的带有沟槽的多沟道碳化硅JFET结构的制备工艺，其特征在于，步骤S2中，通过沉积掩膜层或光刻确定光刻窗口，通过刻蚀得到沟槽形貌。
6.如权利要求4所述的带有沟槽的多沟道碳化硅JFET结构的制备工艺，其特征在于，步骤S5中，注入后进行1500℃-1600℃的高温退火。
7.如权利要求4至6任一所述的带有沟槽的多沟道碳化硅JFET结构的制备工艺，其特征在于，第一导电类型为N型，第二导电类型为P型。
8.如权利要求4至6任一所述的带有沟槽的多沟道碳化硅JFET结构的制备工艺，其特征在于，第一导电类型为P型，第二导电类型为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010378839.4A CN111697060A (zh) | 2020-05-07 | 2020-05-07 | 一种带有沟槽的多沟道碳化硅jfet结构及其制备工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010378839.4A CN111697060A (zh) | 2020-05-07 | 2020-05-07 | 一种带有沟槽的多沟道碳化硅jfet结构及其制备工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111697060A true CN111697060A (zh) | 2020-09-22 |
Family
ID=72476622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010378839.4A Pending CN111697060A (zh) | 2020-05-07 | 2020-05-07 | 一种带有沟槽的多沟道碳化硅jfet结构及其制备工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111697060A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114420761A (zh) * | 2022-03-30 | 2022-04-29 | 成都功成半导体有限公司 | 一种耐高压碳化硅器件及其制备方法 |
| CN115295614A (zh) * | 2022-10-08 | 2022-11-04 | 成都功成半导体有限公司 | 一种碳化硅jfet结构及其制备方法 |
-
2020
- 2020-05-07 CN CN202010378839.4A patent/CN111697060A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114420761A (zh) * | 2022-03-30 | 2022-04-29 | 成都功成半导体有限公司 | 一种耐高压碳化硅器件及其制备方法 |
| CN114420761B (zh) * | 2022-03-30 | 2022-06-07 | 成都功成半导体有限公司 | 一种耐高压碳化硅器件及其制备方法 |
| CN115295614A (zh) * | 2022-10-08 | 2022-11-04 | 成都功成半导体有限公司 | 一种碳化硅jfet结构及其制备方法 |
| CN115295614B (zh) * | 2022-10-08 | 2023-02-03 | 成都功成半导体有限公司 | 一种碳化硅jfet结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111312802B (zh) | 低开启电压和低导通电阻的碳化硅二极管及制备方法 | |
| KR100271106B1 (ko) | 실리콘 카바이드로 형성된 파워 mosfet(power mosfet in silicon carbide) | |
| US9136371B2 (en) | Monolithic bidirectional silicon carbide switching devices | |
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| US11973114B2 (en) | MOS-based power semiconductor device having increased current carrying area and method of fabricating same | |
| CN106783851B (zh) | 集成肖特基二极管的SiCJFET器件及其制作方法 | |
| CN114122139B (zh) | 具有集成二极管的碳化硅mosfet器件及制造方法 | |
| JP2012178602A (ja) | チャネル領域の平滑な表面を有するシリコンカーバイドデバイスを作製する方法 | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN103975438A (zh) | 在再生长栅极上具有栅电极和源电极的垂直GaN JFET | |
| CN110473911B (zh) | 一种SiC MOSFET器件及其制作方法 | |
| JP2018022852A (ja) | 半導体装置およびその製造方法 | |
| CN114927562B (zh) | 碳化硅jfet器件结构及其制备方法 | |
| CN111697060A (zh) | 一种带有沟槽的多沟道碳化硅jfet结构及其制备工艺 | |
| CN115799344A (zh) | 一种碳化硅jfet元胞结构及其制作方法 | |
| CN115377200A (zh) | 一种半导体器件及其制备方法 | |
| JP6946824B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2015056644A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| CN108258040B (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 | |
| CN108598159B (zh) | 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法 | |
| CN210575962U (zh) | 一种SiC MOSFET器件 | |
| CN114743881A (zh) | 氧化镓垂直场效应晶体管制备方法及场效应晶体管 | |
| RU2740124C1 (ru) | Карбидокремниевое переключающее устройство и способ его производства | |
| US11508809B2 (en) | Semiconductor device and preparation method thereof | |
| CN109216436B (zh) | 半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |