CN109300976A - 半导体器件及其制作方法 - Google Patents
半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN109300976A CN109300976A CN201811152403.2A CN201811152403A CN109300976A CN 109300976 A CN109300976 A CN 109300976A CN 201811152403 A CN201811152403 A CN 201811152403A CN 109300976 A CN109300976 A CN 109300976A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- insulating layer
- semiconductor devices
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 239
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 236
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 132
- 239000010703 silicon Substances 0.000 claims abstract description 132
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 131
- 150000004767 nitrides Chemical class 0.000 claims abstract description 128
- 238000004519 manufacturing process Methods 0.000 claims abstract description 68
- 239000000463 material Substances 0.000 claims description 80
- 230000006911 nucleation Effects 0.000 claims description 30
- 238000010899 nucleation Methods 0.000 claims description 30
- 230000004888 barrier function Effects 0.000 claims description 28
- 238000000407 epitaxy Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 13
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 10
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 23
- 230000012010 growth Effects 0.000 abstract description 18
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 230000004044 response Effects 0.000 abstract description 6
- 230000001629 suppression Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 34
- 238000009413 insulation Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- -1 AlGaN Chemical class 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000026267 regulation of growth Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Abstract
本发明提供了一种半导体器件及其制作方法，涉及半导体技术领域。通过本申请实施例中的制作方法制造得到的半导体器件，基底与后续制作的外延结构之间具有绝缘层，绝缘层可以有效的抑制在氮化物外延生长过程中对硅衬底的掺杂，从而减少引入硅衬底内的自由载流子，大幅降低硅衬底对外延结构上的电信号响应，大幅减少器件的寄生电容。同时，绝缘层可以有效的抑制器件中通过硅衬底的泄露电流。此外，本申请中的氮化物半导体层是以绝缘层上开口内的基底为成核中心生长得到，使得氮化物半导体层具有更好的晶体质量。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种半导体器件及其制作方法。
背景技术
III族氮化物半导体是一种重要的半导体材料，主要包括AlN、GaN、InN及这些材料的化合物如AlGaN、InGaN、AlInGaN等。III/V族化合物半导体在发光器件、电力电子、射频器件等领域具有广阔的应用。
III族氮化物半导体的一个重要器件类型是III族氮化物高电子迁移率晶体管(HEMT)和肖特基二极管，在功率半导体领域有巨大前景。由于氮化镓体材料极为昂贵，所以一种经济的做法是在异质衬底上外延生长氮化物半导体材料并制作电极等器件结构。常见的衬底材料有氧化铝、碳化硅、硅等。其中硅衬底具有导热能力较好、价格便宜、工艺简单等优点，是非常重要的衬底选择。
硅衬底虽然具有很多优点，但也面临不少挑战。硅衬底通常含有一定的掺杂，即使使用非故意掺杂的硅衬底，也会在氮化物外延生长的过程中产生表面的掺杂。这些掺杂使得硅衬底存在一定的自由载流子并且对外加于氮化物外延层上的电场产生响应，增加了器件的寄生电容。并且，硅衬底具有一定的导电能力，并且击穿电场强度较低，这导致了容易在硅衬底和HEMT的漏极或肖特基二极管的阳极之间产生较大的漏电流。
发明内容
有鉴于此，本发明提供了一种半导体器件及其制作方法。
本发明提供的技术方案如下：
一种半导体器件的制作方法，包括：
提供一基底，其中，所述基底为硅衬底或者包括硅衬底以及制作于所述硅衬底上的第一半导体层；
在所述基底一侧沉积绝缘材料，形成绝缘层；
去除所述绝缘层的至少一部分，在所述绝缘层上形成开口，使所述开口内的基底暴露；
在所述绝缘层远离所述基底一侧以所述开口内的基底为成核中心生长氮化物半导体材料，形成氮化物半导体层，所述氮化物半导体层中形成二维电子气沟道。
进一步地，若所述基底包括硅衬底以及制作于所述硅衬底上的第一半导体层，所述第一半导体层为高电阻硅外延层或者成核材料层。
进一步地，若所述基底为硅衬底时，在所述绝缘层远离所述基底一侧以所述开口内的基底为成核中心生长氮化物半导体材料，形成氮化物半导体层的步骤包括：
在所述绝缘层远离所述基底一侧制作第一成核层；
去除所述第一成核层的至少一部分，至少保留第一成核层位于所述开口内的部分；
在所述绝缘层远离所述基底的一侧沉积所述氮化物半导体材料，形成所述氮化物半导体层。
进一步地，当所述第一半导体层为高电阻硅外延层时，在所述绝缘层远离所述基底一侧以所述开口内的基底为成核中心生长氮化物半导体材料，形成氮化物半导体层的步骤包括：
在所述绝缘层远离所述基底一侧制作第二成核层；
去除所述第二成核层的至少一部分，至少保留所述第二成核层位于所述开口内的部分；
在所述绝缘层远离所述基底的一侧沉积所述氮化物半导体材料，形成所述氮化物半导体层。
进一步地，当所述基底包括硅衬底以及制作于所述硅衬底与所述绝缘层之间的第一半导体层，且所述第一半导体层为成核材料层时，在所述绝缘层远离所述基底一侧以所述开口内的基底为成核中心生长氮化物半导体材料，形成氮化物半导体层的步骤包括：
在所述绝缘层的表面和所述开口内沉积所述氮化物半导体材料，形成所述氮化物半导体层。
进一步地，在所述绝缘层远离所述基底一侧以所述开口内的基底为成核中心生长氮化物半导体材料，形成氮化物半导体层的步骤包括：
在所述绝缘层远离所述基底一侧制作形成沟道层；
在所述沟道层远离所述绝缘层一侧制作形成势垒层，所述沟道层和所述势垒层形成所述氮化物半导体层，所述沟道层和势垒层形成异质结结构，在所述沟道层与所述势垒层的界面处形成所述二维电子气沟道。
进一步地，该方法还包括：
在所述氮化物半导体层远离所述绝缘层的一侧制作源极、漏极和栅极，形成HEMT器件，所述栅极位于所述源极和漏极之间。
进一步地，所述源极的位置与所述开口的位置相对应。
进一步地，该方法还包括：
在所述氮化物半导体层远离所述绝缘层一侧制作阳极和阴极，形成肖特基二极管。
进一步地，所述阴极的位置与所述开口的位置相对应。
进一步地，所述硅衬底内掺杂有硼和/或锗。
进一步地，所述成核材料层为AlN。
本发明还提供了一种半导体器件，包括：
基底；
制作于所述基底一侧的绝缘层，所述绝缘层上开设有至少一个开口，以使所述开口内的基底暴露，所述基底包括硅衬底或者包括硅衬底以及制作于所述硅衬底与所述绝缘层之间的第一半导体层；以及
以所述开口内的基底作为成核中心生长于所述绝缘层远离所述基底一侧的氮化物半导体层，所述氮化物半导体层内形成二维电子气沟道。
进一步地，所述第一半导体层为成核材料层或者为高电阻硅外延层。
进一步地，所述氮化物半导体层包括沟道层和势垒层，其中，所述沟道层基于所述绝缘层远离所述基底一侧制作形成；所述势垒层在所述沟道层远离所述绝缘层一侧制作形成，所述沟道层和所述势垒层形成所述氮化物半导体层，所述沟道层和势垒层形成异质结结构，在所述沟道层与所述势垒层的界面处形成所述二维电子气沟道。
进一步地，该半导体器件还包括源极、漏极和栅极，其中：
所述源极、漏极和栅极制作在所述氮化物半导体层远离所述绝缘层的一侧，所述半导体器件形成HEMT器件所述栅极位于所述源极和漏极之间。
进一步地，所述源极的位置与所述开口的位置相对应。
进一步地，该半导体器件还包括阳极和阴极，其中：
所述阳极和阴极制作在所述氮化物半导体层远离所述绝缘层一侧，所述半导体器件形成肖特基二极管。
进一步地，所述阴极的位置与所述开口的位置相对应。
进一步地，所述成核材料层为AlN。
进一步地，所述硅衬底内掺杂有硼和/或锗。
通过本申请实施例中的制作方法制造得到的半导体器件中，基底与后续制作的外延结构之间具有绝缘层，绝缘层可以有效的抑制在氮化物外延生长过程中对基体的掺杂，从而减少引入基体内的自由载流子，大幅降低硅衬底对外延结构上的电信号响应，大幅减少器件的寄生电容。同时，绝缘层可以有效的抑制器件中通过硅衬底的泄露电流。此外，本申请中的氮化物半导体层是以绝缘层上开口内的基底为成核中心生长得到，使得氮化物半导体层具有更好的晶体质量。通过在硅衬底内掺杂硼和/或锗，可以有效地提升衬底的机械强度。与此同时，在硅衬底上形成的高阻硅外延层可增加二维电子气与硅衬底的距离并降低寄生电容。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的一种半导体器件的制作方法的流程示意图。
图2为本发明实施例提供的一种半导体器件的制作方法中基底的示意图。
图3为本发明实施例提供的一种半导体器件的制作方法中基底的另一示意图。
图4为本发明实施例提供的一种半导体器件的制作方法中基底的另一示意图。
图5为本发明实施例提供的一种半导体器件的制作方法中在图2所示基底上制作绝缘层的示意图。
图6为本发明实施例提供的一种半导体器件的制作方法中在图2所示基底上制作绝缘层后开口的示意图。
图7为本发明实施例提供的一种半导体器件的制作方法中在图3所示基底上制作绝缘层的示意图。
图8为本发明实施例提供的一种半导体器件的制作方法中在图4所示基底上制作绝缘层的示意图。
图9为本发明实施例提供的一种半导体器件的制作方法中在图3所示基底上制作绝缘层后开口的示意图。
图10为本发明实施例提供的一种半导体器件的制作方法中在图4所示基底上制作绝缘层后开口的示意图。
图11为本发明实施例提供的一种半导体器件的制作方法中子步骤S141至子步骤S143的流程示意图。
图12为本发明实施例提供的一种半导体器件的制作方法中子步骤S141对应的结构示意图。
图13为本发明实施例提供的一种半导体器件的制作方法中子步骤S142对应的结构示意图。
图14为本发明实施例提供的一种半导体器件的制作方法中子步骤S142对应的去除部分第一成核层后的结构示意图。
图15为本发明实施例提供的一种半导体器件的制作方法中子步骤S143对应的结构示意图。
图16为本发明实施例提供的一种半导体器件的制作方法中子步骤S144至子步骤S146的流程示意图。
图17为本发明实施例提供的一种半导体器件的制作方法中子步骤S144对应的结构示意图。
图18为本发明实施例提供的一种半导体器件的制作方法中子步骤S145对应的结构示意图。
图19为本发明实施例提供的一种半导体器件的制作方法中子步骤S145对应的去除部分第二成核层后的结构示意图。
图20为本发明实施例提供的一种半导体器件的制作方法中子步骤S146对应的结构示意图。
图21为本发明实施例提供的一种半导体器件的制作方法中子步骤S147对应的结构示意图。
图22为本发明实施例提供的一种半导体器件的制作方法中氮化物半导体层形成沟道层和势垒层的示意图。
图23为本发明实施例提供的一种半导体器件的制作方法中氮化物半导体层形成沟道层和势垒层的另一示意图。
图24为本发明实施例提供的一种半导体器件的制作方法中氮化物半导体层形成沟道层和势垒层的另一示意图。
图25为本发明实施例提供的另一种半导体器件的制作方法的流程示意图。
图26为本发明实施例提供的一种半导体器件的制作方法中形成HEMT器件的示意图。
图27为本发明实施例提供的一种半导体器件的制作方法中形成HEMT器件的另一示意图。
图28为本发明实施例提供的一种半导体器件的制作方法中形成HEMT器件的另一示意图。
图29为本发明实施例提供的另一种半导体器件的制作方法的流程示意图。
图30为本发明实施例提供的一种半导体器件的制作方法中形成肖特基二极管器件的示意图。
图31为本发明实施例提供的一种半导体器件的制作方法中形成肖特基二极管器件的示意图。
图32为本发明实施例提供的一种半导体器件的制作方法中形成肖特基二极管器件的示意图。
图33为本发明实施例提供的一种半导体器件的结构示意图。
图34为本发明实施例提供的一种半导体器件的另一结构示意图。
图35为本发明实施例提供的一种半导体器件的另一结构示意图。
图标：100-半导体器件；10-基底；101-硅衬底；102-高电阻硅外延层；103-成核材料层；20-绝缘层；30-第一成核层；40-第二成核层；50-氮化物半导体层；501-沟道层；502-势垒层；601-源极；602-漏极；603-栅极；701-阳极；702-阴极。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
本申请实施例提供了一种半导体器件100的制作方法，如图1所示，包括以下步骤S101至步骤S104。
S101，提供一基底10，其中，所述基底10为硅衬底101或者包括硅衬底101以及制作于所述硅衬底101上的第一半导体层。
在本申请实施例中，如图2所示，基底10可以为硅衬底101，该硅衬底101可以进行掺杂，例如，可以掺杂硼，并且可以进行重掺杂，形成高掺杂的衬底。如此，可以使硅衬底101具有更高的力学强度，大幅度的降低制作过程中裂片的可能。但同时由于硼原子是高效的P型杂质，掺杂了硼的硅衬底101中载流子的浓度会大幅提升，从而会增加器件的寄生电容。此外，为了增加硅衬底101的强度，还可以进行硼和锗的共掺杂，但这样的掺杂形式成本较高，且仍然会导致器件存在较大的载流子浓度，仍然会增加使器件的寄生电容。
此外，如图3和图4所示，本申请实施例中的基底10还可以包括硅衬底101以及第一半导体层，该第一半导体层制作于硅衬底101表面。在基底10包括硅衬底101以及制作于所述硅衬底101上的第一半导体层时，所述第一半导体层可以为高电阻外延层或者成核材料层103。该高电阻外延层可以是一层非掺杂的硅外延层，后续制作的氮化物半导体层50是基于该高电阻外延层制作的，使得氮化物半导体层50与硅衬底101之间被该非掺杂的硅外延层隔离，高掺杂的硅衬底101对氮化物半导体层50上的电信号的响应就会大幅降低，从而大幅降低器件的寄生电容。
所述第一半导体层还可以是成核材料层103，该成核材料层103可以是AlN等材料，该成核材料层103作为后续生长氮化物半导体层50的成核中心，由于在硅衬底101上生长的成核材料层103通常可以获得较好的晶体质量，使得以成核材料层103为成核中心生长的氮化物半导体层50也可以具有更好的晶体质量。
S102，在所述基底10一侧沉积绝缘材料，形成绝缘层20。
S103，去除所述绝缘层20的至少一部分，在所述绝缘层20上形成开口，使所述开口内的基底10暴露。
在基底10采用单纯的硅衬底101时，如图5所示，可以在硅衬底101的表面沉积绝缘材料，形成绝缘层20。绝缘层20的材料可以根据实际需要选择，本申请实施例并不限制绝缘层20的具体材料。如图6所示，再在绝缘层20上形成开口，使得开口内的硅衬底101暴露出来，开口的位置和数量可以根据器件的制作需求确定，本申请实施例并不限制开口的位置和数量。开口内暴露出来的硅衬底101可以作为后续生长氮化物半导体层50的成核中心，同时，该绝缘层20将后续生长的电极与硅衬底101相互隔离，可以有效的抑制通过该硅衬底101的泄露电流。
在基底10包括硅衬底101以及第一半导体层时，如图7和图8所示，绝缘层20是制作于第一半导体层远离硅衬底101一侧的。如图9和图10所示，对制作于第一半导体层表面的绝缘层20也进行开口，使得开口内的基底10暴露，也就是将开口内的第一半导体层暴露。如上所述，后续生长的氮化物半导体层50是以开口内的第一半导体层为成核中心生长的。如此，绝缘层20将后续生长的电极与硅衬底101相互隔离，可以有效的抑制通过该硅衬底101的泄露电流。
S104，在所述绝缘层20远离所述基底10一侧以所述开口内的基底10为成核中心生长氮化物半导体材料，形成氮化物半导体层50，所述氮化物半导体层50中形成二维电子气沟道。
如前所述，在本申请实施例中，基底10包括三种情况，一是基底10为单纯的硅衬底101；另一种基底10包括硅衬底101以及硅衬底101表面的第一半导体层，且该第一半导体层为高电阻硅外延层102；再一种基底10包括硅衬底101以及硅衬底101表面的第一半导体层，且该第一半导体层为成核材料层103。
若所述基底10为硅衬底101时，如图11所示，在所述绝缘层20远离所述基底10一侧以所述开口内的基底10为成核中心生长氮化物半导体材料，形成氮化物半导体层50的步骤包括以下子步骤S141至子步骤S143。
子步骤S141，如图12所示，在所述绝缘层20远离所述基底10一侧制作第一成核层30。
在基底10仅为硅衬底101，在制作氮化物半导体层50时，本申请实施例中为了保证氮化物半导体层50具有良好的晶体质量，先在绝缘层20的表面形成成核层，该第一成核层30的材料可以为AlN或其他材料，本申请实施例并不限制第一成核层30的具体材料。
子步骤S142，如图13所示，去除所述第一成核层30的至少一部分，至少保留第一成核层30位于所述开口内的部分。
由于制作完成绝缘层20后，绝缘层20上进行了开口，使得开口内的硅衬底101暴露，制作第一成核层30时，该第一成核层30就既可以将开口填充，同时将绝缘层20的表面覆盖。该第一成核层30此时也就包括两部分，一部分位于开口内，另一部分位于绝缘层20的表面。位于绝缘层20表面的部分第一成核层30生长在绝缘层20表面，位于开口内的部分第一成核层30生长在暴露出的硅衬底101的表面，两部分第一成核层30的晶体质量是有所区别，生长在开口内的第一成核层30可以获得更好的晶体质量，而生长在绝缘层20表面的第一成核层30的晶体质量就相对较差。因此，本申请实施例中为了获得晶体质量更好的氮化物半导体层50，可以将第一成核层30位于绝缘层20表面的部分去除，至少保留开口内的第一成核层30，得到如图14所示的结构。
可以理解的是，还可以在一定的气氛和工艺条件下，直接在开口内生长第一成核层30，通过控制气氛和工艺条件，使成核材料不在绝缘层20的表面生长，而仅在开口内生长。
子步骤S143，如图15所示，在所述绝缘层20远离所述基底10的一侧沉积所述氮化物半导体材料，形成所述氮化物半导体层50。
在保留了开口内的第一成核层30后，通过沉积氮化物半导体材料，形成氮化物半导体层50。可以理解的是，保留的第一成核层30的厚度可以高于绝缘层20的高度，氮化物半导体层50就是以开口内的第一成核层30为成核中心生长得到，由于开口内的第一成核层30是生长在开口内暴露出的硅衬底101表面上，开口内的第一成核层30具有更好的晶体质量，以这样的第一成核层30为成核中心生长得到的氮化物半导体层50也具有更好的晶体质量。可以理解的是，氮化物半导体层50是以开口内暴露出的硅衬底101选区生长形成的。后续在氮化物半导体层50上制作的电极与硅衬底101之间通过绝缘层20隔离，从而降低通过硅衬底101的泄露电流。同时通过设置绝缘层20可以有效的抑制外延生长过程中对硅衬底101的掺杂，从而降低器件的寄生电容。
另外一种情况，当基底10包括硅衬底101以及制作于所述硅衬底101与所述绝缘层20之间的第一半导体层，且所述第一半导体层为高电阻硅外延层102时，如图16所示，在所述绝缘层20远离所述基底10一侧以所述开口内的基底10为成核中心生长氮化物半导体材料，形成氮化物半导体层50的步骤包括以下子步骤S144至子步骤S146。
子步骤S144，如图17所示，在所述绝缘层20远离所述基底10一侧制作第二成核层40。
与基底10仅包括硅衬底101的情况相似，在基底10包括硅衬底101以及硅衬底101表面的第一半导体层，且该第一半导体层为高电阻硅外延层102时。在制作氮化物半导体层50时，仍先基于绝缘层20制作第二成核层40，该第二成核层40可以为AlN或其他材料，本申请实施例并不限制第二成核层40的材料。
子步骤S145，如图18所示，去除所述第二成核层40的至少一部分，至少保留所述第二成核层40位于所述开口内的部分。
由于制作完成绝缘层20后，绝缘层20上进行了开口，使得开口内的高电阻硅硅外延层暴露，制作第二成核层40时，该第二成核层40就既可以将开口填充，同时将绝缘层20的表面覆盖。该第二成核层40此时也就包括两部分，一部分位于开口内，另一部分位于绝缘层20的表面。位于绝缘层20表面的部分第二成核层40生长在绝缘层20表面，位于开口内的部分第二成核层40生长在暴露出的高电阻硅外延层102的表面，两部分第二成核层40的晶体质量是有所区别的，生长在开口内的第二成核层40可以获得更好的晶体质量，而生长在绝缘层20表面的第二成核层40的晶体质量就相对较差。因此，本申请实施例中为了获得晶体质量更好的氮化物半导体层50，可以将第二成核层40位于绝缘层20表面的部分去除，至少保留开口内的第二成核层40，得到如图19所示的结构。
子步骤S146，如图20所示，在所述绝缘层20远离所述基底10的一侧沉积所述氮化物半导体材料，形成所述氮化物半导体层50。
在保留了开口内的第二成核层40后，通过沉积氮化物半导体材料，形成氮化物半导体层50。可以理解的是，保留的第二成核层40的厚度可以高于绝缘层20的高度，氮化物半导体层50就是以开口内的第二成核层40为成核中心生长得到，由于开口内的第二成核层40是生长在开口内暴露出的高电阻硅外延层102表面上，开口内的第二成核层40具有更好的晶体质量，以这样的第二成核层40为成核中心生长得到的氮化物半导体层50也具有更好的晶体质量。可以理解的是，氮化物半导体层50是以开口内暴露出的高电阻硅外延层102选区生长形成的。后续在氮化物半导体成制作的电极与硅衬底101之间通过绝缘层20隔离，从而降低通过硅衬底101的泄露电流。
再一种情况，当所述基底10包括硅衬底101以及制作于所述硅衬底101与所述绝缘层20之间的第一半导体层，且所述第一半导体层为成核材料层103时，在所述绝缘层20远离所述基底10一侧以所述开口内的基底10为成核中心生长氮化物半导体材料，形成氮化物半导体层50的步骤包括以下子步骤S147。
子步骤S147，如图21所示，在所述绝缘层20的表面和所述开口内沉积所述氮化物半导体材料，形成所述氮化物半导体层50。
在基底10包括硅衬底101以及硅衬底101表面的成核材料层103时，该成核材料层103可以作为生长氮化物半导体层50的成核中心。在对绝缘层20进行开口后，开口内的基底10暴露，即硅衬底101上的成核材料层103暴露出，在沉积氮化物半导体材料时，氮化物半导体材料就是以开口内的成核材料层103为成核中心生长的。成核材料层103是外延生长氮化物半导体层50的核心，硅衬底101上生长的成核材料层103具有较好的晶体质量，使得氮化物半导体层50具有良好的晶体质量。
在本申请实施例中，如图22、图23和图24所示，氮化物半导体层50可以通过沉积不同材料可以形成沟道层501和势垒层502，使得沟道层501和势垒层502形成异质结结构，在沟道层501与势垒层502的界面处形成二维电子气。
通过上述制作方法，使得基底10与后续制作的外延结构之间具有绝缘层20，绝缘层20可以有效的抑制在氮化物外延生长过程中对硅衬底101的掺杂，从而减少硅衬底101内的自由载流子，大幅降低硅衬底101对外延结构上的电信号响应，大幅减少器件的寄生电容。同时，绝缘层20可以有效的抑制器件中通过硅衬底101的泄露电流。此外，本申请中的氮化物半导体层50是以绝缘层20上开口内的基底10为成核中心生长得到，使得氮化物半导体层50具有更好的晶体质量。
在另一种实施方式中，在上述制作方法基础上，如图25所示，该方法还包括以下步骤。
步骤S105，如图26、图27和图28所示，在所述氮化物半导体层50远离所述绝缘层20的一侧制作源极601、漏极602和栅极603，形成HEMT器件，所述栅极603位于所述源极601和漏极602之间。
在完成氮化物半导体层50的制作后，可以基于氮化物半导体层50制作其他结构形成完整的器件。通过在氮化物半导体层50的表面制作形成源极601、漏极602和栅极603，形成HEMT((High Electron Mobility Transistor，高电子迁移率晶体管)。源极601、漏极602和栅极603的制作位置可以根据实际需要确定，本申请实施例并不限制各个电极的具体位置。可选的，再如图26、图27和图28所示，在制作源极601、漏极602和栅极603时，由于源极601在器件中通常维持在0伏，可以将源极601制作于绝缘层20上形成的开口对应的位置，漏极602会存在较大的电压变化，将漏极602制作于远离绝缘层20上的开口位置处，从而可以降低器件的寄生电容和漏电流。栅极603制作于源极601和漏极602之间，从而形成完整的HEMT器件结构。
可以理解的是，还可以在栅极603和氮化物沟道层501之间制作栅绝缘层20，或者形成其他结构。
在另一种实施方式中，在前述制作方法基础上，如图29所示，该方法还包括以下步骤S106。
步骤S106，如图30、图31和图32所示，在所述氮化物半导体层50远离所述绝缘层20一侧制作阳极701和阴极702，形成肖特基二极管。
除了可以基于氮化物半导体层50制作源极601、栅极603和漏极602，形成HEMT器件，还可以制作形成肖特基二极管。通过在氮化物半导体层50远离绝缘层20一侧制作阳极701和阴极702，形成肖特基二极管。本申请实施例并不限制阳极701和阴极702的具体位置，可以根据实际需要确定阳极701和阴极702的制作位置。可选的，如图所示，所述阴极702的位置与所述开口的位置相对应，阳极701的位置相对远离绝缘层20上的开口位置。
本申请实施例还提供了一种半导体器件100，如图33、图34和图35所示，包括基底10、绝缘层20和氮化物半导体层50。
详细的，基底10可以为硅衬底101或者包括硅衬底101以及基于硅衬底101制作的第一半导体层。所述第一半导体层可以为成核材料层103或者为高电阻硅外延层102。硅衬底101内可以进行硼或锗其中至少一种杂质的掺杂。
绝缘层20制作于所述基底10一侧，所述绝缘层20上开设有至少一个开口，以使所述开口内的基底10暴露。
氮化物半导体层50是以所述开口内的基底10作为成核中心生长于所述绝缘层20远离所述基底10一侧。
详细的，在基底10为硅衬底101时，氮化物半导体层50是以开口内暴露出的硅衬底101为成核中心生长得到。可以通过前述方法实施例中的方法先形成第一成核层30，再去除第一成核层30除开口内的其他部分，以开口内的第一成核层30为成核中心生长得到氮化物半导体层50。
在基底10包括硅衬底101以及第一半导体层，且第一半导体层为高电阻硅外延层102时，氮化物半导体层50可以通过先在绝缘层20的表面以及开口内形成成核材料，即形成前述的第二成核层40，再去除第二成核层40除开口内部分的其他部分，以开口内的第二成核层40为成核中心生长得到氮化物半导体层50。
在基底10包括硅衬底101以及第一半导体层，且第一半导体层为成核材料层103时，氮化物半导体层50可以直接以开口内暴露出的基底10为成核中心生长，即以成核材料层103生长。
在本申请实施中，成核材料层103、第一成核层30或第二成核层40都是基于硅衬底101生长的，都具有良好的晶体质量。如此，以成核材料层103或者以制作于开口内的第一成核层30或第二成核层40为成核中心生长得到的氮化物半导体层50，就同样可以具有良好的晶体质量。同时，在基底10与其他外延层之间制作了绝缘层20，不仅可以使得制作过程中外延生长对硅衬底101的掺杂，同时绝缘层20可以有效抑制通过硅衬底101的泄露电流。
再如图22、图23和图24所示，本申请实施例中的氮化物半导体层50可以至少包括沟道层501和势垒层502，沟道层501制作于绝缘层20远离基底10的表面，势垒层502制作于沟道层501远离绝缘层20的一侧。沟道层501和势垒层502形成异质结结构，在沟道层501和势垒层502的界面处形成二维电子气。
在另一种实施方式中，再如图26、图27和图28所示，该半导体器件100还包括源极601、漏极602和栅极603。所述源极601、漏极602和栅极603制作在所述氮化物半导体层50远离所述绝缘层20的一侧，所述半导体器件100形成HEMT器件，所述栅极603位于所述源极601和漏极602之间。可选的，所述源极601的位置与所述开口的位置相对应。
在另一种实施方式中，再如图30、图31和图32所示，该半导体器件100还包括阳极701和阴极702，所述阳极701和阴极702制作在所述氮化物半导体层50远离所述绝缘层20一侧，所述半导体器件100形成肖特基二极管。可选的，所述阴极702的位置与所述开口的位置相对应。
本申请实施例提供的半导体器件100，基底10与后续制作的外延结构之间具有绝缘层20，绝缘层20可以有效的抑制在氮化物外延生长过程中对硅衬底101的掺杂，从而减少引入硅衬底101内的自由载流子，大幅降低硅衬底101对外延结构上的电信号响应，大幅减少器件的寄生电容。同时，绝缘层20可以有效的抑制器件中通过硅衬底101的泄露电流。此外，本申请中的氮化物半导体层50是以绝缘层20上开口内的基底10为成核中心生长得到，使得氮化物半导体层50具有更好的晶体质量。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (21)
1.一种半导体器件的制作方法，其特征在于，包括：
提供一基底，其中，所述基底为硅衬底或者包括硅衬底以及制作于所述硅衬底上的第一半导体层；
在所述基底一侧沉积绝缘材料，形成绝缘层；
去除所述绝缘层的至少一部分，在所述绝缘层上形成开口，使所述开口内的基底暴露；
在所述绝缘层远离所述基底一侧以所述开口内的基底为成核中心生长氮化物半导体材料，形成氮化物半导体层，所述氮化物半导体层中形成二维电子气沟道。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，若所述基底包括硅衬底以及制作于所述硅衬底上的第一半导体层，所述第一半导体层为高电阻硅外延层或者成核材料层。
3.根据权利要求1所述的半导体器件的制作方法，其特征在于，若所述基底为硅衬底时，在所述绝缘层远离所述基底一侧以所述开口内的基底为成核中心生长氮化物半导体材料，形成氮化物半导体层的步骤包括：
在所述绝缘层远离所述基底一侧制作第一成核层；
去除所述第一成核层的至少一部分，至少保留第一成核层位于所述开口内的部分；
在所述绝缘层远离所述基底的一侧沉积所述氮化物半导体材料，形成所述氮化物半导体层。
4.根据权利要求2所述的半导体器件的制作方法，其特征在于，当所述第一半导体层为高电阻硅外延层时，在所述绝缘层远离所述基底一侧以所述开口内的基底为成核中心生长氮化物半导体材料，形成氮化物半导体层的步骤包括：
在所述绝缘层远离所述基底一侧制作第二成核层；
去除所述第二成核层的至少一部分，至少保留所述第二成核层位于所述开口内的部分；
在所述绝缘层远离所述基底的一侧沉积所述氮化物半导体材料，形成所述氮化物半导体层。
5.根据权利要求2所述的半导体器件的制作方法，其特征在于，当所述基底包括硅衬底以及制作于所述硅衬底与所述绝缘层之间的第一半导体层，且所述第一半导体层为成核材料层时，在所述绝缘层远离所述基底一侧以所述开口内的基底为成核中心生长氮化物半导体材料，形成氮化物半导体层的步骤包括：
在所述绝缘层的表面和所述开口内沉积所述氮化物半导体材料，形成所述氮化物半导体层。
6.根据权利要求1至5任意一项所述的半导体器件的制作方法，其特征在于，在所述绝缘层远离所述基底一侧以所述开口内的基底为成核中心生长氮化物半导体材料，形成氮化物半导体层的步骤包括：
在所述绝缘层远离所述基底一侧制作形成沟道层；
在所述沟道层远离所述绝缘层一侧制作形成势垒层，所述沟道层和所述势垒层形成所述氮化物半导体层，所述沟道层和势垒层形成异质结结构，在所述沟道层与所述势垒层的界面处形成所述二维电子气沟道。
7.根据权利要求1至5任意一项所述的半导体器件的制作方法，其特征在于，该方法还包括：
在所述氮化物半导体层远离所述绝缘层的一侧制作源极、漏极和栅极，形成HEMT器件，所述栅极位于所述源极和漏极之间。
8.根据权利要求7所述的半导体器件的制作方法，其特征在于，所述源极的位置与所述开口的位置相对应。
9.根据权利要求1至5任意一项所述的半导体器件的制作方法，其特征在于，该方法还包括：
在所述氮化物半导体层远离所述绝缘层一侧制作阳极和阴极，形成肖特基二极管。
10.根据权利要求9所述的半导体器件的制作方法，其特征在于，所述阴极的位置与所述开口的位置相对应。
11.根据权利要求1至5任意一项所述的半导体器件的制作方法，其特征在于，所述硅衬底内掺杂有硼和/或锗。
12.根据权利要求2所述的半导体器件的制作方法，其特征在于，所述成核材料层为AlN。
13.一种半导体器件，其特征在于，包括：
基底；
制作于所述基底一侧的绝缘层，所述绝缘层上开设有至少一个开口，以使所述开口内的基底暴露，所述基底包括硅衬底或者包括硅衬底以及制作于所述硅衬底与所述绝缘层之间的第一半导体层；以及
以所述开口内的基底作为成核中心生长于所述绝缘层远离所述基底一侧的氮化物半导体层，所述氮化物半导体层内形成二维电子气沟道。
14.根据权利要求13所述的半导体器件，其特征在于，所述第一半导体层为成核材料层或者为高电阻硅外延层。
15.根据权利要求13或14所述的半导体器件，其特征在于，所述氮化物半导体层包括沟道层和势垒层，其中，所述沟道层基于所述绝缘层远离所述基底一侧制作形成；所述势垒层在所述沟道层远离所述绝缘层一侧制作形成，所述沟道层和所述势垒层形成所述氮化物半导体层，所述沟道层和势垒层形成异质结结构，在所述沟道层与所述势垒层的界面处形成所述二维电子气沟道。
16.根据权利要求13或14所述的半导体器件，其特征在于，该半导体器件还包括源极、漏极和栅极，其中：
所述源极、漏极和栅极制作在所述氮化物半导体层远离所述绝缘层的一侧，所述半导体器件形成HEMT器件所述栅极位于所述源极和漏极之间。
17.根据权利要求16所述的半导体器件，其特征在于，所述源极的位置与所述开口的位置相对应。
18.根据权利要求13或14所述的半导体器件，其特征在于，该半导体器件还包括阳极和阴极，其中：
所述阳极和阴极制作在所述氮化物半导体层远离所述绝缘层一侧，所述半导体器件形成肖特基二极管。
19.根据权利要求18所述的半导体器件，其特征在于，所述阴极的位置与所述开口的位置相对应。
20.根据权利要求14所述的半导体器件，其特征在于，所述成核材料层为AlN。
21.根据权利要求13或14所述的半导体器件，其特征在于，所述硅衬底内掺杂有硼和/或锗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811152403.2A CN109300976B (zh) | 2018-09-29 | 2018-09-29 | 半导体器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811152403.2A CN109300976B (zh) | 2018-09-29 | 2018-09-29 | 半导体器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109300976A true CN109300976A (zh) | 2019-02-01 |
| CN109300976B CN109300976B (zh) | 2021-11-23 |
Family
ID=65161299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811152403.2A Active CN109300976B (zh) | 2018-09-29 | 2018-09-29 | 半导体器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109300976B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110676318A (zh) * | 2019-11-14 | 2020-01-10 | 广东致能科技有限公司 | 一种半导体器件及其制造方法 |
| CN111081771A (zh) * | 2019-12-24 | 2020-04-28 | 成都挚信电子技术有限责任公司 | 一种绝缘层掩埋型晶体管结构及器件 |
| CN112201693A (zh) * | 2020-09-30 | 2021-01-08 | 锐石创芯（深圳）科技有限公司 | 一种氮化镓半导体器件和制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050054180A1 (en) * | 2003-09-09 | 2005-03-10 | Sang Han | Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer |
| US20070184637A1 (en) * | 2004-06-03 | 2007-08-09 | The Regents Of The University Of California | Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy |
| CN103094314A (zh) * | 2011-11-07 | 2013-05-08 | 台湾积体电路制造股份有限公司 | 在硅衬底上生长iii-氮化物的新方法 |
| CN106981415A (zh) * | 2017-04-19 | 2017-07-25 | 华南理工大学 | GaN高电子迁移率晶体管的氮化镓薄膜及其纳米外延过生长方法 |
-
2018
- 2018-09-29 CN CN201811152403.2A patent/CN109300976B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050054180A1 (en) * | 2003-09-09 | 2005-03-10 | Sang Han | Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer |
| US20070184637A1 (en) * | 2004-06-03 | 2007-08-09 | The Regents Of The University Of California | Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy |
| CN103094314A (zh) * | 2011-11-07 | 2013-05-08 | 台湾积体电路制造股份有限公司 | 在硅衬底上生长iii-氮化物的新方法 |
| CN106981415A (zh) * | 2017-04-19 | 2017-07-25 | 华南理工大学 | GaN高电子迁移率晶体管的氮化镓薄膜及其纳米外延过生长方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110676318A (zh) * | 2019-11-14 | 2020-01-10 | 广东致能科技有限公司 | 一种半导体器件及其制造方法 |
| CN111081771A (zh) * | 2019-12-24 | 2020-04-28 | 成都挚信电子技术有限责任公司 | 一种绝缘层掩埋型晶体管结构及器件 |
| CN111081771B (zh) * | 2019-12-24 | 2023-04-18 | 成都挚信电子技术有限责任公司 | 一种绝缘层掩埋型晶体管结构及器件 |
| CN112201693A (zh) * | 2020-09-30 | 2021-01-08 | 锐石创芯（深圳）科技有限公司 | 一种氮化镓半导体器件和制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109300976B (zh) | 2021-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8890239B2 (en) | Semiconductor device and method for producing the same | |
| US8896022B2 (en) | Method of manufacturing compound semiconductor device | |
| US8981428B2 (en) | Semiconductor device including GaN-based compound semiconductor stacked layer and method for producing the same | |
| US8816398B2 (en) | Semiconductor device and method for producing the same | |
| JP2016139781A (ja) | エンハンスメント型高電子移動度トランジスタおよびその製作方法 | |
| CN101878532A (zh) | 制造电子器件的工艺 | |
| JP2008091595A (ja) | 半導体装置およびその製造方法 | |
| JP2014527302A (ja) | 酸化物半導体基板上の縦型電界効果トランジスタおよびその製造方法 | |
| JP2009049121A (ja) | ヘテロ接合型電界効果トランジスタ及びその製造方法 | |
| JP5343910B2 (ja) | 化合物半導体装置の製造方法 | |
| CN109300976A (zh) | 半导体器件及其制作方法 | |
| US20130240900A1 (en) | Semiconductor device and method for producing the same | |
| KR20150091705A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| KR20150091706A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| CN109950324A (zh) | p型阳极的Ⅲ族氮化物二极管器件及其制作方法 | |
| CN113555431B (zh) | 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法 | |
| JP2008117979A (ja) | ショットキバリアダイオード | |
| TWI786422B (zh) | 一種高電子遷移率電晶體(hemt)及其製造方法 | |
| KR20140112272A (ko) | 고전자 이동도 트랜지스터 및 그 제조방법 | |
| KR20150000753A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| US20210193820A1 (en) | Semiconductor structure and forming method thereof | |
| CN212542443U (zh) | 一种氮化镓晶体管结构及氮化镓基外延结构 | |
| KR20100043889A (ko) | 질화계 이종접합 전계효과 트랜지스터 제조방법 | |
| CN114496788A (zh) | 一种p型沟道氮化镓晶体管及其制备方法 | |
| CN109004026A (zh) | Iii族/氮化物磊晶结构及其主动元件与其积体化的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 510651 No. 363, Changxin Road, Guangzhou, Guangdong, Tianhe District Patentee after: Institute of semiconductors, Guangdong Academy of Sciences Address before: 510000 363 Changxin Road, Tianhe District, Guangzhou, Guangdong. Patentee before: GUANGDONG INSTITUTE OF SEMICONDUCTOR INDUSTRIAL TECHNOLOGY |