KR100865600B1 - 갈륨 나이트라이드 반도체 구조물 및 그 제조 방법, 및 반도체 구조물 및 그 제조 방법 - Google Patents

갈륨 나이트라이드 반도체 구조물 및 그 제조 방법, 및 반도체 구조물 및 그 제조 방법 Download PDF

Info

Publication number
KR100865600B1
KR100865600B1 KR1020027010250A KR20027010250A KR100865600B1 KR 100865600 B1 KR100865600 B1 KR 100865600B1 KR 1020027010250 A KR1020027010250 A KR 1020027010250A KR 20027010250 A KR20027010250 A KR 20027010250A KR 100865600 B1 KR100865600 B1 KR 100865600B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
nitride
substrate
layer
growing
Prior art date
Application number
KR1020027010250A
Other languages
English (en)
Other versions
KR20020086511A (ko
Inventor
로버트 에프. 데이비즈
케빈 제이. 린시컴
토마스 게르케
Original Assignee
노쓰 캐롤라이나 스테이트 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노쓰 캐롤라이나 스테이트 유니버시티 filed Critical 노쓰 캐롤라이나 스테이트 유니버시티
Publication of KR20020086511A publication Critical patent/KR20020086511A/ko
Application granted granted Critical
Publication of KR100865600B1 publication Critical patent/KR100865600B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy

Abstract

본 발명에 따르면, 기판은 트렌치를 형성하는 비갈륨 나이트라이드 포스트를 포함하는데, 여기에서 비갈륨 나이트라이드 포스트는 비갈륨 나이트라이드 측벽 및 비갈륨 나이트라이드 상부를 포함하고, 트렌치는 비갈륨 저부를 포함한다. 갈륨 나이트라이드가 비갈륨 나이트라이드 상부를 포함하여 비갈륨 나이트라이드 포스트 상에 성장된다. 바람직하게는, 갈륨 나이트라이드 피라미드가 비갈륨 나이트라이드 상부 상에 성장된 다음에 갈륨 나이트라이드가 갈륨 나이트라이드 피라미드 상에 성장된다. 갈륨 나이트라이드 피라미드는 바람직하게는 제1 온도에서 성장되고, 갈륨 나이트라이드는 바람직하게는 제1 온도보다 높은 제2 온도에서 피라미드 상에 성장된다. 제1 온도는 바람직하게는 약 1000℃ 이하이고, 제2 온도는 바람직하게는 약 1100℃ 이상이다. 그러나, 온도를 제외하면, 동일한 처리 조건이 바람직하게는 2개의 성장 단계 모두에 사용된다. 피라미드 상의 성장된 갈륨 나이트라이드는 바람직하게는 연속 갈륨 나이트라이드층을 형성하도록 합체된다. 따라서, 갈륨 나이트라이드가 갈륨 나이트라이드 성장 공정 중에 마스크를 형성할 필요 없이 성장될 수 있다. 더욱이, 갈륨 나이트라이드 성장은 온도 변화를 제외하면 동일한 처리 조건을 사용하여 수행될 수 있다. 따라서, 중단되지 않는 갈륨 나이트라이드 성장이 수행될 수 있다.
갈륨 나이트라이드 반도체 구조, 트렌치, 측벽, 상부, 포스트, 기판 제공 단계,갈륨 나이트라이드 성장 단계

Description

갈륨 나이트라이드 반도체 구조물 및 그 제조 방법, 및 반도체 구조물 및 그 제조 방법{METHODS OF FABRICATING GALLIUM NITRIDE SEMICONDUCTOR LAYERS ON SUBSTRATES INCLUDING NON-GALLIUM NITRIDE POSTS, AND GALLIUM NITRIDE SEMICONDUCTOR STRUCTURES FABRICATED THEREBY}
본 발명은 해군 연구소 계약 번호 제N00014-96-1-0765호, 제N00014-98-1-0384호, 제N00014-98-1-0654호 하에서 정부 지원으로 이루어진 것이다. 정부는 본 발명에 대해 일정 권리를 가질 수 있다.
본 발명은 마이크로 전자 소자(microelectronic device) 및 제조 방법에 관한 것이며, 보다 구체적으로는 갈륨 나이트라이드 반도체 소자 및 그 제조 방법에 관한 것이다.
갈륨 나이트라이드는 트랜지스터, 전계 방출 소자 및 광전자 소자를 포함하지만 이에 제한되는 것은 아닌 마이크로 전자 소자를 위해 폭넓게 연구되고 있다. 여기에 사용된 바와 같이, 갈륨 나이트라이드는 알루미늄 갈륨 나이트라이드, 인듐 갈륨 나이트라이드 및 알루미늄 인듐 갈륨 나이트라이드 등의 갈륨 나이트라이드의 합금도 포함한다.
갈륨 나이트라이드계 마이크로 전자 소자를 제조하는 데 있어서 주요 과제는 낮은 결함 밀도를 갖는 갈륨 나이트라이드 반도체층의 제조이다. 결함 밀도에 기여하는 하나의 인자는 갈륨 나이트라이드층이 성장되는 기판인 것으로 알려져 있다. 따라서, 갈륨 나이트라이드층이 사파이어 기판 상에 성장되었다고 하더라도, 탄화 실리콘 기판 상에 형성되는 알루미늄 나이트라이드 버퍼층 상에 갈륨 나이트라이드층을 성장시킴으로써 결함 밀도를 감소시키는 것으로 알려져 있다. 이들 진보에도 불구하고, 결함 밀도의 계속적인 감소가 소망되고 있다.
또한, 갈륨 나이트라이드의 하부층을 노출시키는 적어도 하나의 개구를 포함하는 마스크를 갈륨 나이트라이드의 층 상에 형성하여, 상기 적어도 하나의 개구를 통해 그리고 상기 마스크 상으로 갈륨 나이트라이드의 하부층을 측방향으로 성장시킴으로써 낮은 결함 밀도의 갈륨 나이트라이드층을 제조하는 것도 알려져 있다. 이러한 기술은 종종 "에피택셜 측방향 과도 성장법(ELO)"으로 불린다. 갈륨 나이트라이드의 층은 갈륨 나이트라이드가 마스크 상에 단일층을 형성하도록 마스크 상에 합체될 때까지 측방향으로 성장될 수 있다. 비교적 낮은 결함 밀도로 갈륨 나이트라이드의 연속층을 형성하기 위해, 하부 마스크 내의 개구로부터 오프셋되는 적어도 하나의 개구를 포함하는 제2 마스크가 측방향으로 과도 성장된 갈륨 나이트라이드층 상에 형성될 수도 있다. 이어서, ELO가 제2 마스크 내의 개구를 통해 다시 수행되어 제2의 낮은 결함 밀도의 연속 갈륨 나이트라이드층을 과도 성장시킨다. 이어서, 마이크로 전자 소자가 이러한 제2의 과도 성장된 층 내에 형성될 수 있다. 갈륨 나이트라이드의 ELO가 예컨대 1997년 11월 3일에 발행된 응용 물리 논문집(Appl. Phys. Lett.) 제71권 제18호 제2638 ~ 2640면에 남(Nam) 등에 의해 "유기 금속 증기상 에피택시를 통한 낮은 결함 밀도의 GaN층의 측방향 에피택시(Lateral Epitaxy of Low Defect Density GaN Layers Via Organometallic Vapor Phase Epitaxy)"라는 제목으로, 그리고 1997년 10월 27일에 발행된 응용 물리 논문집 제71권 제17호 제2472 ~ 2474면에 젤레바(Zheleva) 등에 의해 "선택적으로 성장된 GaN 구조 내에서의 측방향 에피택시를 통한 전위 밀도 감소(Dislocation Density Reduction Via Lateral Epitaxy in Selectively Grown GaN Structures)"라는 제목으로 게재된 간행물에 기재되어 있으며, 그 개시 내용은 본 명세서에 참조로 포함되어 있다.
또한, 적어도 하나의 측벽을 형성하도록 갈륨 나이트라이드의 하부층 내에 적어도 하나의 트렌치 또는 포스트를 형성함으로써 낮은 결함 밀도로 갈륨 나이트라이드의 층을 제조하는 것이 알려져 있다. 이어서, 갈륨 나이트라이드의 층이 적어도 하나의 측벽으로부터 측방향으로 성장된다. 측방향 성장은 바람직하게는 측방향으로 성장된 층이 트렌치 내에서 합체될 때까지 일어난다. 또한, 측방향 성장은 바람직하게는 측벽으로부터 성장되는 갈륨 나이트라이드층이 포스트의 상부 상으로 측방향으로 과도 성장될 때까지 계속된다. 측방향 성장을 용이하게 하고 갈륨 나이트라이드의 핵생성(nucleation)과 수직 방향으로의 성장을 일으키기 위해, 포스트의 상부 및/또는 트렌치 저부는 마스킹될 수도 있다. 트렌치의 측벽 및/또는 포스트로부터의 측방향 성장이 "펜데오에피택시(pendeoepitaxy)"로 불리고, 예컨대 1999년 2월에 발행된 전자 재료 학회지(Journal of Electronic Materials) 제28권 제4호 제L5 ~ L8면에 젤레바 등에 의해 "갈륨 나이트라이드막의 측방향 성장을 위한 새로운 접근(A New Approach for Lateral Growth of Gallium Nitride Films)"이라는 제목으로, 그리고 1999년 7월에 발행된 응용 물리학 논문집 제75권 제2호 제196 ~ 198면에 린시컴(Linthicum) 등에 의해 "갈륨 나이트라이드 박막의 펜데오에피택시(Pendeoepitaxy of Gallium Nitride Thin Films)"라는 제목으로 게재된 간행물에 기재되어 있으며, 그 개시 내용은 본 명세서에 참조로 포함되어 있다.
불행하게도, ELO 및 펜데오에피택시 둘 모두는 ELO 및/또는 펜데오에피택시 중에 하부 갈륨 나이트라이드층의 마스크부에 하나 이상의 마스크를 사용할 수도 있다. 이들 마스크는 제조 공정을 복잡하게 할 수도 있다. 더욱이, 갈륨 나이트라이드의 다중 성장 단계는 이들 사이에 마스크 형성이 필요로 될 수도 있다. 또한, 이들 다중 성장 단계는 제조 공정을 복잡하게 할 수도 있는데, 이 구조가 마스크(들)를 형성하기 위해 갈륨 나이트라이드 성장 챔버로부터 제거될 필요가 있을 수도 있기 때문이다. 따라서, ELO 및 펜데오에피택시의 최근의 진보에도 불구하고, 마스킹층이 필요없고 및/또는 갈륨 나이트라이드 성장 공정을 중단할 필요가 없는 갈륨 나이트라이드 반도체층을 제조하는 방법이 계속적으로 요구된다.
<발명의 요약>
본 발명은 트렌치가 사이에 형성되는 비갈륨 나이트라이드 포스트를 포함하는 기판을 제공하는데, 여기에서 비갈륨 나이트라이드 포스트는 비갈륨 나이트라이드 측벽 및 비갈륨 나이트라이드 상부를 포함하고, 트렌치는 비갈륨 저부를 포함한다. 이들 기판은 또한 본 명세서에서 "직물 조직형(textured)" 기판으로 불리기도 한다. 이어서, 갈륨 나이트라이드가 비갈륨 나이트라이드 상부를 포함하여 비갈륨 나이트라이드 포스트 상에 성장된다. 바람직하게는, 갈륨 나이트라이드 피라미드가 비갈륨 나이트라이드 상부 상에 성장되고, 이어서 갈륨 나이트라이드가 갈륨 나이트라이드 피라미드 상에 성장된다. 갈륨 나이트라이드 피라미드는 바람직하게는 제1 온도에서 성장되고, 갈륨 나이트라이드는 바람직하게 제1 온도보다 높은 제2 온도에서 피라미드 상에 성장된다. 제1 온도는 바람직하게 약 1000℃ 이하이고, 제2 온도는 바람직하게 약 1100℃ 이상이다. 그러나, 온도를 제외하면, 바람직하게는 두 성장 단계 모두에 동일한 처리 조건이 사용된다. 피라미드 상의 성장된 갈륨 나이트라이드는 바람직하게는 연속 갈륨 나이트라이드층을 형성하도록 합체된다.
따라서, 갈륨 나이트라이드는 갈륨 나이트라이드 성장 공정 중에 마스크를 제공할 필요없이 직물 조직형 기판 상에 성장될 수 있다. 더욱이, 갈륨 나이트라이드 성장은 온도 변화를 제외하면 동일한 처리 조건을 사용하여 수행될 수 있다. 따라서, 중단되지 않는 갈륨 나이트라이드 성장이 수행될 수 있다. 그러므로, 단순화된 처리 조건이 낮은 결함 밀도 예컨대 약 105 ㎝-2 미만의 결함 밀도를 갖는 갈륨 나이트라이드층을 성장시키는 데 사용될 수 있다.
비갈륨 나이트라이드 상부 상으로의 갈륨 나이트라이드 피라미드의 성장 중에, 갈륨 나이트라이드 피라미드는 또한 비갈륨 나이트라이드 저부 상에 동시에 성장될 수도 있다. 더욱이, 컨포멀(conformal) 갈륨 나이트라이드층이 비갈륨 나이트라이드 상부 상의 그리고 비갈륨 나이트라이드 저부 상의 갈륨 나이트라이드 피라미드들 사이에서 측벽 상에 동시에 형성될 수도 있다. 피라미드 상에 갈륨 나이트라이드를 성장시킬 때, 트렌치는 또한 갈륨 나이트라이드로 동시에 채워질 수도 있다. 컨포멀 버퍼층이 갈륨 나이트라이드 피라미드를 성장시키기 전에 비갈륨 나이트라이드 측벽, 비갈륨 나이트라이드 상부 및 비갈륨 나이트라이드 저부를 포함하여 기판 상에 형성될 수도 있다. 예컨대, 알루미늄 나이트라이드의 컨포멀층이 사용될 수도 있다.
따라서, 갈륨 나이트라이드 반도체 구조물은 트렌치가 사이에 형성되는 복수의 비갈륨 나이트라이드 포스트를 포함하는 직물 조직형 기판을 제공함으로써 본 발명에 따라 제조될 수도 있으며, 비갈륨 나이트라이드 포스트는 비갈륨 나이트라이드 측벽 및 비갈륨 나이트라이드 상부를 포함하고, 트렌치는 비갈륨 저부를 포함한다. 바람직하게는 기판의 비갈륨 나이트라이드 저부 상에 그리고 비갈륨 나이트라이드 상부 상에는 마스킹 재료가 없다. 이어서, 갈륨 나이트라이드가 제1 온도에서 성장되고, 갈륨 나이트라이드의 성장은 제1 온도보다 높은 제2 온도에서 계속된다. 제2 온도에서의 성장은 바람직하게는 갈륨 나이트라이드가 기판 상에 연속 갈륨 나이트라이드층을 형성할 때까지 계속된다.
본 발명에 따른 갈륨 나이트라이드 반도체 구조물은 바람직하게는 트렌치가 사이에 형성되는 복수의 비갈륨 나이트라이드 포스트를 구비하는 직물 조직형 기판을 포함하고, 상기 비갈륨 나이트라이드 포스트는 비갈륨 나이트라이드 측벽 및 비갈륨 나이트라이드 상부를 포함하며, 상기 트렌치는 비갈륨 나이트라이드 저부를 포함한다. 갈륨 나이트라이드층이 비갈륨 나이트라이드 상부를 포함하여 비갈륨 나이트라이드 포스트 상에 제공된다. 바람직하게는 갈륨 나이트라이드 반도체 구조물의 비갈륨 나이트라이드 상부 상에 그리고 비갈륨 나이트라이드 저부 상에는 마스킹층이 없다. 갈륨 나이트라이드층은 바람직하게는 비갈륨 나이트라이드 상부 상에 갈륨 나이트라이드 피라미드를 포함한다. 갈륨 나이트라이드층은 바람직하게는 갈륨 나이트라이드 피라미드 상에 갈륨 나이트라이드 영역을 포함할 수도 있다. 또한, 비갈륨 나이트라이드 저부 상의 제2 갈륨 나이트라이드 피라미드가 제공될 수도 있다. 또한, 갈륨 나이트라이드 피라미드와 제2 갈륨 나이트라이드 피라미드 사이에서 측벽 상의 컨포멀 갈륨 나이트라이드층이 제공될 수도 있다. 갈륨 나이트라이드 영역은 바람직하게는 연속 갈륨 나이트라이드층을 형성하고, 또한 갈륨 나이트라이드층은 바람직하게는 트렌치를 채운다. 컨포멀 버퍼층이 기판 상에 제공될 수도 있는데, 여기에서 갈륨 나이트라이드층은 기판에 대향하여 컨포멀 버퍼층 상에 있다.
본 발명은 가장 바람직하게는 갈륨 나이트라이드 에피택셜 성장 중에 마스킹 또는 중단을 포함할 필요가 없는 갈륨 나이트라이드 반도체 구조물을 제조하는 방법을 제공하는데 사용될 수 있다. 따라서, 갈륨 나이트라이드 반도체 구조물을 제조하는 단순화된 공정이 제공되어 미숙한 갈륨 나이트라이드 반도체 산업에 필요한 것을 충족시킬 수 있다. 그러나, 본 발명은 비갈륨 나이트라이드 반도체 구조물을 제조하는 데 사용될 수도 있으며, 제1 재료의 직물 조직형 기판이 제공되고 제2 반도체 재료가 제1 재료를 포함하는 상부를 포함하여 포스트 상에 성장되는 것으로 이해될 것이다. 또한, 제1 재료를 포함하는 직물 조직형 기판과 제1 재료를 포함하는 포스트 상의 제2 반도체 재료의 층을 포함하는 반도체 구조물이 제공될 수도 있다.
도 1 내지 도 6은 본 발명에 따른 중간 제조 단계 중의 갈륨 나이트라이드 반도체 구조물의 단면도.
이하에서는 본 발명의 바람직한 실시예가 도시되어 있는 첨부 도면을 참조하여 본 발명을 보다 상세히 설명할 것이다. 그러나, 본 발명은 많은 다른 형태로 구현될 수도 있으며, 본 명세서에 설명된 실시예에 제한되는 것으로 해석되어서는 안되며, 오히려 이 실시예들은 이러한 개시 내용을 철저하고 완전하게 하도록 제공되고, 본 기술분야의 숙련자에게 본 발명의 범주를 완전히 시사할 것이다. 도면에서, 층 및 영역의 두께는 명료성을 위해 과장되어 있다. 동일한 도면 부호는 도면 전체에 걸쳐 동일한 요소를 나타낸다. 층, 영역 또는 기판 등의 요소가 또 다른 요소 "상에(on)" 있는 것으로 불릴 때, 이는 다른 요소 상에 직접 있을 수 있거나 개재 요소가 존재할 수도 있음으로 이해될 것이다. 더욱이, 본 명세서에 기술되고 도시된 각각의 실시예는 또한 그 상보적 도전형(complementary conductivity type)의 실시예도 포함한다.
이제, 도 1 내지 도 6을 참조하여, 본 발명의 실시예에 따른 갈륨 나이트라이드 반도체 구조물을 제조하는 방법을 설명할 것이다. 도 1에 도시된 바와 같이, 트렌치(100b)가 사이에 형성되는 복수의 비갈륨 나이트라이드 포스트(100a)를 포함하는 기판(100)("직물 조직형" 기판으로도 언급됨)이 제공된다. 비갈륨 나이트라이드 포스트(100a)는 비갈륨 나이트라이드 측벽(100c) 및 비갈륨 나이트라이드 상부(100d)를 포함한다. 또한, 트렌치(100b)는 비갈륨 나이트라이드 저부(100e)를 포함한다.
본 기술분야의 숙련자라면, 기판(100)은 단결정질 기판 또는 하나 이상의 단결정질 층을 포함하는 기판일 수도 있고 이로부터 포스트(100a) 및 트렌치(100b)가 형성된다. 단결정질 기판 또는 단결정질 층의 예는 단결정질 실리콘, 탄화 실리콘 및/또는 사파이어를 포함하지만 이에 제한되지 않는다. 또한, 포스트(100a) 및 트렌치(100b)는 선택 에칭 및/또는 선택 에피택셜 성장을 사용하여 형성될 수도 있다. 에칭은 표준 건식 에칭 또는 습식 에칭을 사용하여 바람직하게는 마스크를 사용하여 수행된 다음에 바람직하게는 제거될 수도 있다. 트렌치 및 포스트를 포함하는 기판의 제조는 본 기술분야의 숙련자에게 주지되어 있어서 여기에서는 상세하게 설명할 필요가 없다.
이하에 도시된 바와 같이, 기판(100)을 직물 조직화함으로써, 후속 갈륨 나이트라이드 시드 증착 중의 결함 형성에 기여하는 데 이용될 수 있는 기판 표면은 감소되고 바람직하게는 최소화될 수도 있다. 직물 조직화는 냉각 중에 응력 완화를 제공함으로써 최종 갈륨 나이트라이드 반도체층 내에서의 크랙 형성을 감소시킬 수도 있다. 기판 재료와 후속으로 형성되는 갈륨 나이트라이드 사이의 열팽창 계수의 부정합(mismatch)으로 인해 응력이 발생될 수도 있다.
또한, 트렌치(100b)는 바람직하게는 트렌치 저부(100e)로부터의 불량 품질의 갈륨 나이트라이드의 원하지 않는 성장이 후술된 바와 같이 높은 품질의 갈륨 나이트라이드의 성장을 방해하지 않을 정도로 충분히 깊은 것으로 이해될 것이다. 더욱이, 포스트(100a)는 바람직하게는 작은 갈륨 나이트라이드 시드 피라미드가 비갈륨 나이트라이드 상부(100d) 상에 형성될 수 있도록 예컨대 폭이 1마이크로미터 이하로 충분히 좁은 것이 바람직한 스트라이프 형태로 성장된다. 후술되는 바와 같이, 비갈륨 나이트라이드 상부(100d) 상에 형성될 수 있는 초기 갈륨 나이트라이드 시드 피라미드는 결함들을 가질 수도 있어서, 갈륨 나이트라이드 시드 피라미드의 크기를 감소시키면 초기 결함있는 갈륨 나이트라이드 시드 재료의 전체량을 감소시킬 수 있게 된다. 또한, 기판, 임의의 컨포멀 버퍼층 및 성장된 갈륨 나이트라이드 사이의 열팽창 계수의 차로 인한 피라미드 상에서의 전체 기계적 응력뿐 아니라 후술된 바와 같이 피라미드형 성장 및 초기 펜데오에피택셜 성장을 완료시키는 시간도 감소될 수 있다.
포스트(100a)가 스트라이프 형태로 되어 있을 때, 스트라이프는 바람직하게는 사파이어 또는 탄화 실리콘 기판(100)의
Figure 112007056029957-pct00001
방향을 따라 그리고 실리콘 기판(100)의 110 방향을 따라 연장되어 다음에 성장된 갈륨 나이트라이드층의
Figure 112007056029957-pct00002
면을 노출시킨다. 일반적으로, 스트라이프는 사파이어 및 탄화 실리콘 기판의
Figure 112007056029957-pct00003
면을 노출시켜야 한다. 예컨대, 흔히 사용되는 C-면 사파이어와 반대로, A-면 사파이어가 사용되면, 웨이퍼 플랫은 0001 방향이다.
Figure 112007056029957-pct00004
면을 노출시키기 위해, 에칭이 플랫 또는 0001 방향에 평행하게 수행된다. 그러나, 측벽(100c)은 기판(100)에 대해 직각이 아니라 그에 대해 경사질 수도 있음으로 또한 이해될 것이다. 결국, 측벽(100c)이 도 1에 단면도로 도시되어 있지만, 포스트(100a) 및 트렌치(100b)는 직선형 또는 V자형이거나 다른 형상을 갖는 긴 영역을 형성할 수도 있음을 또한 이해해야 한다. 이격된 포스트(100a)는 "메사(mesa)", "받침대(pedestal)" 또는 "컬럼(column)"으로 언급되기도 한다. 트렌치(100b)는 또한 "웰(well)"로 언급될 수 있다.
이제, 도 2를 참조하면, 선택 사양인 컨포멀 버퍼층(102)이 비갈륨 나이트라이드 측벽(100c), 비갈륨 나이트라이트 상부(100d) 및 비갈륨 나이트라이드 저부(100e)를 포함하여 기판(100) 상에 형성될 수도 있다. 비갈륨 나이트라이드 포스트(100a)가 실리콘을 포함할 때, 버퍼층은 탄화 실리콘 및/또는 알루미늄 나이트라이드를 포함할 수도 있다. 비갈륨 나이트라이드 포스트(100a)가 탄화 실리콘을 포함할 때, 버퍼층(102)은 고온 알루미늄 나이트라이드를 포함할 수도 있다. 마지막으로, 비갈륨 나이트라이드 포스트(100a)가 사파이어를 포함할 때, 컨포멀 버퍼층(102)은 저온 갈륨 나이트라이드 및/또는 알루미늄 나이트라이드를 포함할 수도 있다. 다른 버퍼층에 이들 및 다른 비갈륨 나이트라이드 포스트(100a)를 사용할 수도 있다. 기판 상으로의 버퍼층의 제조는 본 기술분야의 숙련자에게 주지되어 있어서 본 명세서에 상세하게 설명될 필요가 없다.
이제, 도 3을 참조하면, 갈륨 나이트라이드가 비갈륨 나이트라이드 상부(100d)를 포함하여 비갈륨 나이트라이드 포스트(100a) 상에 성장된다. 보다 구체적으로, 갈륨 나이트라이드층(110)이 형성되는데, 여기에서 갈륨 나이트라이드층은 비갈륨 나이트라이드 상부(100d) 상의 갈륨 나이트라이드 피라미드(110a)를 포함한다. 이들 피라미드(110a)는 "시드 폼(seed form)"으로 불리기도 한다. 시드 폼은 그 형상이 피라미드형일 필요가 없고 오히려 플래시 상부(flash top)를 가질 수도 있음으로 이해될 것이다. 도 3에 도시된 바와 같이, 제2 갈륨 나이트라이드 피라미드(110b)가 비갈륨 나이트라이드 저부(100e) 상에 동시에 형성될 수도 있다. 마지막으로, 갈륨 나이트라이드(110c)의 컨포멀 영역이 비갈륨 나이트라이드 포스트(100a)의 측벽(100c) 상에 동시에 형성될 수도 있다. 갈륨 나이트라이드층(110)의 성장은 바람직하게는 저온, 바람직하게는 약 1000℃ 이하에서 3000 sccm H2 희석제(diluent)와 조합하여 예컨대 13 내지 39 μ㏖/분 및 1500 sccm의 NH3의 트리에틸갈륨(TEG: triethylgallium) 유기 금속 증기상 에피택시(MOVPE: metalorganic vapor phase epitaxy)를 사용하여 수행된다. 갈륨 나이트라이드의 MOCVD 성장에 대한 추가 상세 사항은 남 등, 젤레바 등, 젤레바 등 및 린시컴 등의 상기 인용된 간행물에서 찾아볼 수 있다. 다른 성장 기술이 사용될 수도 있다.
이제는 갈륨 나이트라이드층(110)의 성장의 세부 사항을 설명할 것이다. 특히, 도 3에 도시된 바와 같이, 본 발명은 바람직하게는 갈륨 나이트라이드 포스트(110a)의 상부(110d) 상에 피라미드형 갈륨 나이트라이드 시드 폼(110a)을 제조한다. 갈륨 나이트라이드의 선택 영역 성장에 대해 수행된 초기 연구는 갈륨 나이트라이드 피라미드가 마스크 창을 통해 성장될 때 갈륨 나이트라이드 재료의 2개 영역이 나타난다는 것을 보여준다. 하나의 영역은 피라미드의 정점에 수렴되는 비교적 높은 결함 밀도의 갈륨 나이트라이드 영역이다. 다른 하나의 영역은 거의 결함이 없고 피라미드를 캡슐 형태로 둘러싼다. 예컨대, 1998년에 발행된 전자 재료 학회지 제27권 제4호 제233면 내지 제237면에 남 등에 의해 "유기 금속 증기상 에피택시를 통한 SiO2 영역 상으로의 GaN막의 측방향 과도 성장(Lateral Epitaxial Overgrowth of GaN Films on SiO2 Areas via Metalorganic Vapor Phase Epitaxy)"이라는 제목으로 게재된 간행물을 참조하기 바란다.
본 발명에 따르면, 비갈륨 나이트라이드 포스트(100a)의 상부(100d) 상의 피라미드(110a)는 이들 동일한 2개의 영역을 형성할 수 있다. 거의 결함이 없는 영역이 형성되기만 하면, 성장 파라미터는 피라미드의 비교적 결함이 없는 영역으로부터 갈륨 나이트라이드의 측방향 성장을 향상시키도록 변화되어 후술된 바와 같이 거의 결함이 없는 갈륨 나이트라이드 에피층(epilayer)을 나타낼 수 있다.
특히, 피라미드는 바람직하게는 전술된 바와 같이 유기 금속 증기상 에피택시를 사용하여 바람직하게는 약 1000℃ 이하인 비교적 낮은 온도에서 형성된다. 피라미드는 약 1 ㎛의 폭을 갖는 포스트 상에서 약 2 ㎛의 폭과 약 2 ㎛의 높이를 갖도록 성장될 수도 있다. 이러한 경우에, 약 1 ㎛의 폭과 약 1 ㎛의 높이를 갖는 피라미드(110a)의 내부 부분(110a')은 약 108 ㎝-2의 높은 결함 밀도를 가질 수도 있고, 반면에 피라미드(110a)의 외부 부분(110a")은 비교적 낮은 결함 밀도 예컨대 약 105 ㎝-2의 결함 밀도를 가질 수도 있다. 포스트(100a)의 측벽(100c) 상의 컨포멀층(110c)은 높은 결함 밀도를 가질 수도 있고, 저부(100e) 상의 제2 피라미드(110b)는 예컨대 약 108 ㎝-2을 초과하는 높은 결함 밀도를 가질 수도 있다. 또한, 도 3에서 마스크가 갈륨 나이트라이드층(110)의 성장 전에 또는 중에 사용될 필요가 없다.
이제, 도 4를 참조하면, 갈륨 나이트라이드(120)가 우선 갈륨 나이트라이드 피라미드(110a) 상에 측방향으로 성장된다. 더욱이, 도 4에 도시된 바와 같이, 수직 성장이 일어날 수도 있다. 여기에서 사용된 바와 같이, 용어 "측방향"은 측벽(100c)에 직각인 방향을 의미하는 것으로 이해되어야 한다. 여기에서 사용된 바와 같이, 용어 "수직"은 측벽(100c)에 평행한 방향을 나타낸다.
Figure 112007056029957-pct00005
방향을 따라 배향된 스트라이프에 대해, 결정 형태는 온도가 증가됨에 따라 변화될 수도 있다. 이와 같이, 예컨대 약 1000℃ 이하의 저온에서, 피라미드형 단면이 도 3에 도시된 바와 같이 나타날 수도 있다. 예컨대, 약 1100℃ 이상의 고온에서, 직사각형 단면이 나타날 수도 있다. 이와 같이, 예컨대 약 1100℃ 이상까지 온도를 증가시킴으로써, 그리고 바람직하게는 임의의 다른 성장 파라미터를 변화시키지 않고, 갈륨 나이트라이드(120)가 피라미드(110a)의 외부 부분(110a")으로부터 우선 측방향으로 성장된다. 갈륨 나이트라이드의 ELO 또는 펜데오에피택시와 마찬가지로, 피라미드(110a)의 낮은 결함의 외부 부분(110a")으로부터의 성장이 낮은 밀도의 선 및 면 결함을 가질 수도 있다. 도 5 및 도 6에 도시된 바와 같이, 성장이 바람직하게는 갈륨 나이트라이드층(120)이 연속 갈륨 나이트라이드 반도체층(130)을 형성하도록 포스트(100a)의 상부(100d) 상에 합체될 때까지 계속되게 한다. 트렌치(100b)도 바람직하게는 이러한 성장 중에 갈륨 나이트라이드로 충전된다.
Ⅲ 내지 Ⅴ 프리커서(precursor) 비율이 수직 성장에 대한 측방향 성장을 증가시키도록 유기 금속 증기상 에피택시 중에 변화될 수도 있다. Ⅲ 내지 Ⅴ 프리커서 비율이 예리하거나 평탄한 상부 시드 폼을 제조하도록 시드 폼 성장 중에 변화될 수도 있음으로 이해될 것이다. 특히, 측방향 성장이 암모니아(Ⅴ족) 유량을 증가시킴으로써 및/또는 갈륨(Ⅲ족) 유량을 감소시킴으로써 전체 Ⅴ/Ⅲ 비율이 증가되도록 향상될 수도 있다. 갈륨 나이트라이드층(120)이 합체되면, 연속 갈륨 나이트라이드층(130)의 수직 성장이 암모니아 유량을 감소시킴으로써 및/또는 갈륨 유량을 증가시킴으로써 전체 Ⅴ/Ⅲ 비율이 감소되도록 향상될 수도 있다.
도 3 내지 도 6에 도시된 갈륨 나이트라이드의 성장은 마스크를 사용할 필요가 없다. 따라서, 낮은 결함의 연속 갈륨 나이트라이드층(130)이 갈륨 나이트라이드층 상에 마스크를 형성할 필요가 없이 제조될 수 있다. 따라서, 공정 단순화가 일어날 수 있다. 더욱이, 피라미드(110a)의 형성과 갈륨 나이트라이드층(120)의 후속 형성은 단일 성장 챔버에서 바람직하게는 온도를 상승시킴으로써 그리고 다른 공정 파라미터를 변하지 않게 남겨 둠으로써 수행될 수 있다. 따라서, 단순화된 처리가 제공될 수 있다.
따라서, 약 105 ㎝-2 이하의 결함 밀도를 갖는 낮은 결함 밀도의 갈륨 나이트라이드 반도체층이 실리콘, 탄화 실리콘 및/또는 다른 재료를 포함하는 기판 상에 성장될 수 있다. 성장 마스크가 제거될 수 있고, 높은 품질의 갈륨 나이트라이드가 1회의 성장 작업으로 형성될 수 있다. 갈륨 나이트라이드 시드 피라미드(110a)는 헤테로에피택셜 성장(heteroepitaxial growth)으로 인한 스레딩 전위(threading dislocation)를 제한할 수 있다. 약 105 ㎝-2 미만의 결함 밀도가 측방향으로 성장된 갈륨 나이트라이드 재료의 체적으로부터 얻어질 수 있다. 낮은 결함 밀도의 갈륨 나이트라이드층(130)의 최대 체적은 단지 기판의 크기만큼으로 제한될 필요가 있다. 기판과 에피층 사이의 격자 결함(lattice misfit)으로 인한 선결함(line defect)이 바람직하게는 피라미드(110a')의 정점에서 수렴되어 내부 부분(110a')으로 대부분의 결함을 제한한다.
다시 도 6을 참조하면, 본 발명에 따른 갈륨 나이트라이드 구조물은 트렌치(110b)가 사이에 형성되는 복수의 비갈륨 나이트라이드 포스트(100a)를 구비하는 기판(100)을 포함한다. 비갈륨 나이트라이드 포스트(100a)는 비갈륨 나이트라이드 측벽(100c) 및 비갈륨 나이트라이드 상부(100d)를 포함한다. 트렌치(100b)는 비갈륨 나이트라이드 저부(100e)를 포함한다. 갈륨 나이트라이드층(110)이 비갈륨 나이트라이드 상부(100d)를 포함하여 비갈륨 나이트라이드 포스트(100a) 상에 포함된다. 갈륨 나이트라이드층(110)은 바람직하게는 비갈륨 나이트라이드 상부(100d) 상에 갈륨 나이트라이드 피라미드(110a)를 포함한다. 갈륨 나이트라이드 영역(120)이 갈륨 나이트라이드 피라미드(110a) 상에 제공될 수도 있다. 제2 갈륨 나이트라이드 피라미드(110b)가 또한 비갈륨 나이트라이드 저부(100e) 상에 제공될 수도 있다. 또한, 컨포멀 갈륨 나이트라이드층(110c)이 갈륨 나이트라이드 피라미드(110a)와 제2 갈륨 나이트라이드 피라미드(110b) 사이에서 측벽(100c) 상에 제공될 수도 있다. 갈륨 나이트라이드 영역(120)은 바람직하게는 연속 갈륨 나이트라이드층(130)을 형성한다. 또한, 갈륨 나이트라이드층(110)은 바람직하게는 트렌치를 채운다. 또한, 컨포멀 버퍼층(102)이 기판 상에 제공될 수도 있는데, 여기에서 갈륨 나이트라이드층(110)은 기판(100)에 대향하여 컨포멀 버퍼층(102) 상에 있다.
도면 및 명세서에는 본 발명의 전형적인 바람직한 실시예가 개시되어 있고, 특정 용어들이 사용되었지만, 이들은 제한을 위한 것이 아니라 일반적이고 설명적인 의미로만 사용된 것이며, 본 발명의 범주는 다음의 청구 범위에 기재되어 있다.

Claims (75)

  1. 갈륨 나이트라이드 반도체 구조물(gallium nitride semiconductor structure)을 제조하는 방법이며,
    트렌치가 사이에 형성되는 복수의 비갈륨 나이트라이드 포스트(post)를 포함하는 기판을 제공하는 단계 - 상기 비갈륨 나이트라이드 포스트는 비갈륨 나이트라이드 측벽(sidewall) 및 비갈륨 나이트라이드 상부(top)를 포함하고, 상기 트렌치는 비갈륨 나이트라이드 저부(floor)를 포함함 -;
    상기 비갈륨 나이트라이드 포스트의 상기 비갈륨 나이트라이드 상부 상에 갈륨 나이트라이드 시드 폼(seed forms)을 성장시키는 단계; 및
    상기 갈륨 나이트라이드 시드 폼으로부터 갈륨 나이트라이드를 측방으로 성장시키는 단계
    를 포함하는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  2. 제1항에 있어서,
    상기 갈륨 나이트라이드 시드 폼은 갈륨 나이트라이드 피라미드를 포함하는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  3. 제2항에 있어서, 상기 갈륨 나이트라이드 피라미드를 성장시키는 단계는
    상기 비갈륨 나이트라이드 상부와 상기 비갈륨 나이트라이드 저부 상에 갈륨 나이트라이드 피라미드를 동시에 성장시키는 단계를 포함하는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  4. 제3항에 있어서, 상기 갈륨 나이트라이드 피라미드를 성장시키는 단계는
    상기 비갈륨 나이트라이드 상부와 상기 비갈륨 나이트라이드 저부 상의 상기 갈륨 나이트라이드 피라미드들 사이에서, 상기 측벽 상에 컨포멀(conformal) 갈륨 나이트라이드층을 동시에 성장시키는 단계를 더 포함하는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  5. 제2항에 있어서,
    상기 갈륨 나이트라이드 피라미드 상에 상기 갈륨 나이트라이드를 성장시키는 단계는 성장된 갈륨 나이트라이드가 연속 갈륨 나이트라이드층을 형성하도록 합체될 때까지 상기 갈륨 나이트라이드 피라미드 상에 갈륨 나이트라이드를 성장시키는 단계를 포함하는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  6. 제5항에 있어서,
    상기 갈륨 나이트라이드 피라미드 상에 상기 갈륨 나이트라이드를 성장시키는 단계는 트렌치를 갈륨 나이트라이드로 동시에 채우는 단계를 더 포함하는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  7. 제2항에 있어서,
    상기 갈륨 나이트라이드 피라미드를 성장시키는 단계는 제1 온도에서 수행되고, 상기 갈륨 나이트라이드 피라미드 상에 상기 갈륨 나이트라이드를 성장시키는 단계는 상기 제1 온도보다 높은 제2 온도에서 수행되는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  8. 제7항에 있어서,
    상기 갈륨 나이트라이드 피라미드를 성장시키는 단계와 상기 갈륨 나이트라이드 피라미드 상에 갈륨 나이트라이드를 성장시키는 단계는 온도 외에는 동일한 처리 조건에서 수행되는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  9. 제1항에 있어서, 상기 갈륨 나이트라이드를 측방으로 성장시키는 단계는
    우선 제1 온도에서 갈륨 나이트라이드를 성장시키는 단계; 및
    다음에 상기 제1 온도보다 높은 제2 온도에서 상기 갈륨 나이트라이드를 성장시키는 단계를 포함하는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  10. 제1항에 있어서,
    상기 비갈륨 나이트라이드 측벽, 상기 비갈륨 나이트라이드 상부 및 상기 비갈륨 나이트라이드 저부를 포함하여 상기 기판 상에 컨포멀 버퍼층을 형성하는 단계가 상기 제공 단계와 상기 갈륨 나이트라이드 시드 폼을 성장시키는 단계 사이에서 수행되는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  11. 제1항에 있어서, 상기 제공 단계는
    비갈륨 나이트라이드 기판을 제공하는 단계; 및
    상기 복수의 비갈륨 나이트라이드 포스트와 이들 사이에 상기 트렌치를 형성하도록 상기 비갈륨 나이트라이드 기판을 에칭하는 단계를 포함하는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  12. 제9항에 있어서,
    상기 제1 온도는 1000℃이고, 상기 제2 온도는 1100℃인 갈륨 나이트라이드 반도체 구조물 제조 방법.
  13. 제1항에 있어서, 상기 갈륨 나이트라이드를 측방으로 성장시키는 단계는
    상기 비갈륨 나이트라이드 상부를 포함하여 상기 비갈륨 나이트라이드 포스트 상에 상기 갈륨 나이트라이드를 마스크 없이 성장시키는 단계를 포함하는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  14. 제1항에 있어서,
    상기 비갈륨 나이트라이드 측벽은 상기 비갈륨 나이트라이드 포스트의
    Figure 112005046107850-pct00006
    면을 노출시키는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  15. 갈륨 나이트라이드 반도체 구조물을 제조하는 방법으로서,
    트렌치가 사이에 형성되는 복수의 비갈륨 나이트라이드 포스트를 갖는 기판을 제공하는 단계 - 상기 비갈륨 나이트라이드 포스트는 비갈륨 나이트라이드 측벽 및 비갈륨 나이트라이드 상부를 포함하고, 상기 트렌치는 비갈륨 나이트라이드 저부를 포함함 -;
    제1 온도에서 상기 기판 상에 갈륨 나이트라이드를 성장시키는 단계; 및
    상기 제1 온도보다 높은 제2 온도에서 상기 기판 상에 갈륨 나이트라이드를 계속 성장시키는 단계
    를 포함하는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  16. 제15항에 있어서,
    상기 제1 온도는 1000℃이고, 상기 제2 온도는 1100℃인 갈륨 나이트라이드 반도체 구조물 제조 방법.
  17. 제15항에 있어서, 상기 계속 성장 단계는
    상기 갈륨 나이트라이드가 상기 기판 상에 연속 갈륨 나이트라이드층을 형성할 때까지 상기 제2 온도에서 상기 기판 상에 상기 갈륨 나이트라이드를 계속 성장시키는 단계를 포함하는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  18. 제15항에 있어서,
    상기 갈륨 나이트라이드를 성장시키는 단계와 상기 갈륨 나이트라이드를 계속 성장시키는 단계는 온도외에는 동일한 처리 조건에서 수행되는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  19. 제15항에 있어서,
    상기 비갈륨 나이트라이드 측벽, 상기 비갈륨 나이트라이드 상부 및 상기 비갈륨 나이트라이드 저부를 포함하여 상기 기판 상에 컨포멀 버퍼층을 형성하는 단계가 상기 제공 단계와 상기 성장 단계 사이에서 수행되는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  20. 제15항에 있어서, 상기 제공 단계는
    비갈륨 나이트라이드 기판을 제공하는 단계; 및
    상기 복수의 비갈륨 나이트라이드 포스트와 이들 사이에 트렌치를 형성하도록 상기 비갈륨 나이트라이드 기판을 에칭하는 단계를 포함하는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  21. 제15항에 있어서, 상기 성장 단계 및 상기 계속 성장 단계는
    상기 갈륨 나이트라이드를 마스크 없이 성장시키는 단계 및 상기 갈륨 나이트라이드를 마스크 없이 계속 성장시키는 단계를 포함하는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  22. 제15항에 있어서,
    상기 비갈륨 나이트라이드 측벽은 상기 비갈륨 나이트라이드 포스트의
    Figure 112005046107850-pct00007
    면을 노출시키는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  23. 반도체 구조물을 제조하는 방법으로서,
    제1 재료를 포함하는 기판을 제공하는 단계- 상기 기판은 상기 제1 재료를 포함하고 트렌치가 사이에 형성되는 복수의 포스트를 포함하며, 상기 포스트는 상기 제1 재료를 포함하는 측벽 및 상부를 포함하고, 상기 트렌치는 상기 제1 재료를 포함하는 저부를 포함함 -; 및
    상기 제1 재료를 포함하는 상기 상부를 포함하여 상기 포스트 상에 제2 반도체 재료를 성장시키는 단계
    를 포함하는 반도체 구조물 제조 방법.
  24. 제23항에 있어서, 상기 성장 단계는
    상기 상부 상에 상기 제2 반도체 재료의 피라미드를 성장시키는 단계; 및
    상기 피라미드 상에 상기 제2 반도체 재료를 성장시키는 단계를 포함하는 반도체 구조물 제조 방법.
  25. 제24항에 있어서, 상기 피라미드 상에 상기 제2 반도체 재료를 성장시키는 단계는
    상기 성장된 제2 반도체 재료가 상기 제2 반도체 재료의 연속층을 형성하도록 합체될 때까지 상기 피라미드 상에 상기 제2 반도체 재료를 성장시키는 단계를 포함하는 반도체 구조물 제조 방법.
  26. 제23항에 있어서,
    상기 측벽, 상기 상부 및 상기 저부를 포함하여 상기 기판 상에 컨포멀 버퍼층을 형성하는 단계가 상기 제공 단계와 상기 성장 단계 사이에서 수행되는 반도체 구조물 제조 방법.
  27. 제23항에 있어서, 상기 성장 단계는
    상기 제1 재료를 포함하는 상부를 포함하여 상기 포스트 상에 상기 제2 반도체 재료를 마스크 없이 성장시키는 단계를 포함하는 반도체 구조물 제조 방법.
  28. 제23항에 있어서,
    상기 측벽은 상기 제1 재료의
    Figure 112005046107850-pct00008
    면을 노출시키는 반도체 구조물 제조 방법.
  29. 갈륨 나이트라이드 반도체 구조물로서,
    트렌치가 사이에 형성되는 복수의 비갈륨 나이트라이드 포스트를 포함하는 기판 - 상기 비갈륨 나이트라이드 포스트는 비갈륨 나이트라이드 측벽 및 비갈륨 나이트라이드 상부를 포함하고, 상기 트렌치는 비갈륨 나이트라이드 저부를 포함함 -; 및
    상기 비갈륨 나이트라이드 상부를 포함하여 상기 비갈륨 나이트라이드 포스트 상의 갈륨 나이트라이드층 -상기 갈륨 나이트라이드층은 측방 성장 영역을 포함함-
    을 포함하는 갈륨 나이트라이드 반도체 구조물.
  30. 제29항에 있어서,
    상기 갈륨 나이트라이드층은 상기 비갈륨 나이트라이드 상부 상에 갈륨 나이트라이드 피라미드를 포함하는 갈륨 나이트라이드 반도체 구조물.
  31. 제30항에 있어서,
    상기 갈륨 나이트라이드층은 상기 갈륨 나이트라이드 피라미드 상에 갈륨 나이트라이드 영역을 더 포함하는 갈륨 나이트라이드 반도체 구조물.
  32. 제30항에 있어서,
    상기 갈륨 나이트라이드층은 상기 비갈륨 나이트라이드 저부 상에 제2 갈륨 나이트라이드 피라미드를 더 포함하는 갈륨 나이트라이드 반도체 구조물.
  33. 제32항에 있어서,
    상기 갈륨 나이트라이드층은 상기 갈륨 나이트라이드 피라미드와 상기 제2 갈륨 나이트라이드 피라미드 사이에서, 상기 측벽 상에 컨포멀 갈륨 나이트라이드층을 더 포함하는 갈륨 나이트라이드 반도체 구조물.
  34. 제31항에 있어서,
    상기 갈륨 나이트라이드 영역은 연속 갈륨 나이트라이드층을 형성하는 갈륨 나이트라이드 반도체 구조물.
  35. 제30항에 있어서,
    상기 갈륨 나이트라이드층은 상기 트렌치를 채우는 갈륨 나이트라이드 반도체 구조물.
  36. 제29항에 있어서,
    상기 비갈륨 나이트라이드 측벽, 상기 비갈륨 나이트라이드 상부 및 상기 비갈륨 나이트라이드 저부를 포함하여 상기 기판 상에 컨포멀 버퍼층을 더 포함하고, 상기 갈륨 나이트라이드층은 상기 기판에 대향하여 상기 컨포멀 버퍼층 상에 있는 갈륨 나이트라이드 반도체 구조물.
  37. 제29항에 있어서,
    상기 구조물은 그 내부에 마스크층이 없는 갈륨 나이트라이드 반도체 구조물.
  38. 제29항에 있어서,
    상기 비갈륨 나이트라이드 측벽은 상기 비갈륨 나이트라이드 포스트의
    Figure 112005046107850-pct00009
    면을 노출시키는 갈륨 나이트라이드 반도체 구조물.
  39. 반도체 구조물로서,
    제1 재료를 포함하는 기판- 상기 기판은 상기 제1 재료를 포함하고 트렌치가 사이에 형성되는 복수의 포스트를 포함하며, 상기 포스트는 상기 제1 재료를 포함하는 측벽 및 상부를 포함하고, 상기 트렌치는 상기 제1 재료를 포함하는 저부를 포함함 -; 및
    상기 제1 재료를 포함하는 상부를 포함하여 상기 포스트 상에 제2 반도체 재료의 층
    을 포함하는 반도체 구조물.
  40. 제39항에 있어서,
    상기 제2 반도체 재료의 층은 상기 상부 상에 상기 제2 반도체 재료의 피라미드를 포함하는 반도체 구조물.
  41. 제40항에 있어서,
    상기 제2 반도체 재료의 층은 상기 피라미드 상에 상기 제2 재료의 영역을 더 포함하는 반도체 구조물.
  42. 제40항에 있어서,
    상기 제2 반도체 재료의 층은 상기 저부 상에 상기 제2 재료의 제2 피라미드를 더 포함하는 반도체 구조물.
  43. 제42항에 있어서,
    상기 제2 반도체 재료의 층은 상기 피라미드와 상기 제2 피라미드 사이에서, 상기 측벽 상에 제2 반도체 재료의 컨포멀층을 더 포함하는 반도체 구조물.
  44. 제41항에 있어서,
    상기 제2 반도체 재료의 영역은 상기 제2 반도체 재료의 연속층을 형성하는 반도체 구조물.
  45. 제39항에 있어서,
    상기 제2 반도체 재료의 층은 상기 트렌치를 채우는 반도체 구조물.
  46. 제39항에 있어서,
    상기 측벽, 상기 상부 및 상기 저부를 포함하여 상기 기판 상에 컨포멀 버퍼층을 더 포함하고, 상기 제2 반도체 재료의 층은 상기 기판에 대향하여 컨포멀 버퍼층 상에 있는 반도체 구조물.
  47. 제39항에 있어서,
    상기 구조물은 그 내부에 마스크층이 없는 반도체 구조물.
  48. 제39항에 있어서,
    상기 측벽은 상기 제1 재료의
    Figure 112005046107850-pct00010
    면을 노출시키는 반도체 구조물.
  49. 제1항에 있어서,
    상기 갈륨 나이트라이드가 상기 비갈륨 나이트라이드 포스트 사이에 형성된 트렌치 위로 확장될 때까지 갈륨 나이트라이드를 측방 성장시키는 단계를 포함하는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  50. 제49항에 있어서,
    상기 갈륨 나이트라이드가 연속 갈륨 나이트라이드층을 형성하도록 합체될 때까지 갈륨 나이트라이드를 측방 성장시키는 단계를 포함하는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  51. 제50항에 있어서,
    상기 연속 갈륨 나이트라이드층을 수직 성장시키는 단계를 더 포함하는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  52. 제1항에 있어서,
    상기 측방 성장된 갈륨 나이트라이드는 105cm-2 이하의 결함 밀도를 갖는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  53. 제1항에 있어서,
    상기 기판은 실리콘 기판인 갈륨 나이트라이드 반도체 구조물 제조 방법.
  54. 제1항에 있어서,
    상기 기판은 사파이어 기판인 갈륨 나이트라이드 반도체 구조물 제조 방법.
  55. 제1항에 있어서,
    상기 기판은 탄화 실리콘 기판인 갈륨 나이트라이드 반도체 구조물 제조 방법.
  56. 제1항에 있어서,
    상기 기판 및 상기 비갈륨 나이트라이드 포스트는 제1 재료를 포함하는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  57. 제1항에 있어서,
    상기 비갈륨 나이트라이드 포스트의 상기 비갈륨 나이트라이드 상부 상에 컨포멀 버퍼층을 성장시키는 단계 및 상기 버퍼층의 일부 영역 상에 갈륨 나이트라이드를 측방 성장시키는 단계를 더 포함하는 갈륨 나이트라이드 반도체 구조물 제조 방법.
  58. 제57항에 있어서,
    상기 컨포멀 버퍼층은 갈륨 나이트라이드인 갈륨 나이트라이드 반도체 구조물 제조 방법.
  59. 제29항에 있어서,
    상기 갈륨 나이트라이드층은 수직 성장 영역을 포함하는 갈륨 나이트라이드 반도체 구조물.
  60. 제29항에 있어서,
    상기 측방 성장 영역은 상기 비갈륨 나이트라이드 포스트의 상기 비갈륨 나이트라이드 상부 상에 부분적으로 형성되는 갈륨 나이트라이드 반도체 구조물.
  61. 제29항에 있어서,
    상기 측방 성장 영역은 상기 비갈륨 나이트라이드 포스트 사이에 형성된 상기 트렌치 위에 부분적으로 형성되는 갈륨 나이트라이드 반도체 구조물.
  62. 제29항에 있어서,
    상기 갈륨 나이트라이드층은 복수의 측방 성장 영역을 포함하는 갈륨 나이트라이드 반도체 구조물.
  63. 제29항에 있어서,
    상기 갈륨 나이트라이드층은 연속 측방 성장 영역을 포함하는 갈륨 나이트라이드 반도체 구조물.
  64. 제29항에 있어서,
    상기 측방 성장 영역은 상기 층의 다른 영역보다 낮은 결함 밀도를 갖는 갈륨 나이트라이드 반도체 구조물.
  65. 제29항에 있어서,
    상기 측방 성장 영역은 105cm-2 이하의 결함 밀도를 갖는 갈륨 나이트라이드 반도체 구조물.
  66. 제29항에 있어서,
    상기 기판은 실리콘 기판인 갈륨 나이트라이드 반도체 구조물.
  67. 제29항에 있어서,
    상기 기판은 사파이어 기판인 갈륨 나이트라이드 반도체 구조물.
  68. 제29항에 있어서,
    상기 기판은 탄화 실리콘 기판인 갈륨 나이트라이드 반도체 구조물.
  69. 제29항에 있어서,
    상기 기판 및 상기 비갈륨 나이트라이드 포스트는 제1 재료를 포함하는 갈륨 나이트라이드 반도체 구조물.
  70. 제29항에 있어서,
    상기 비갈륨 나이트라이드 포스트의 상기 비갈륨 나이트라이드 상부와 상기 측방 성장 갈륨 나이트라이드 영역 사이에 형성된 컨포멀 버퍼층을 더 포함하는 갈륨 나이트라이드 반도체 구조물.
  71. 삭제
  72. 삭제
  73. 삭제
  74. 삭제
  75. 삭제
KR1020027010250A 2000-02-09 2000-08-22 갈륨 나이트라이드 반도체 구조물 및 그 제조 방법, 및 반도체 구조물 및 그 제조 방법 KR100865600B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US50105700A 2000-02-09 2000-02-09
US09/501,057 2000-02-09

Publications (2)

Publication Number Publication Date
KR20020086511A KR20020086511A (ko) 2002-11-18
KR100865600B1 true KR100865600B1 (ko) 2008-10-27

Family

ID=23991977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027010250A KR100865600B1 (ko) 2000-02-09 2000-08-22 갈륨 나이트라이드 반도체 구조물 및 그 제조 방법, 및 반도체 구조물 및 그 제조 방법

Country Status (5)

Country Link
JP (2) JP4801306B2 (ko)
KR (1) KR100865600B1 (ko)
CN (1) CN1248288C (ko)
AU (1) AU2001218182A1 (ko)
WO (1) WO2001059819A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835902B2 (en) 2010-12-16 2014-09-16 Samsung Electronics Co., Ltd. Nano-structured light-emitting devices

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002013245A1 (en) 2000-08-04 2002-02-14 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6956250B2 (en) 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
KR100454908B1 (ko) * 2002-02-09 2004-11-06 엘지전자 주식회사 질화갈륨 기판의 제조방법
JP4513446B2 (ja) * 2004-07-23 2010-07-28 豊田合成株式会社 半導体結晶の結晶成長方法
CN100365767C (zh) * 2004-09-17 2008-01-30 同济大学 一种提高氮化镓基材料外延层质量的衬底处理方法
JP4744245B2 (ja) * 2004-11-05 2011-08-10 シャープ株式会社 窒化物半導体素子
TW200703463A (en) 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
JP4793824B2 (ja) * 2006-08-28 2011-10-12 シャープ株式会社 窒化物半導体層の形成方法
JP5003719B2 (ja) * 2009-05-07 2012-08-15 豊田合成株式会社 半導体素子及び結晶成長基板
TWI562195B (en) 2010-04-27 2016-12-11 Pilegrowth Tech S R L Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
JP5811009B2 (ja) 2012-03-30 2015-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
JP6020357B2 (ja) 2013-05-31 2016-11-02 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
JP6485299B2 (ja) * 2015-06-05 2019-03-20 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999018617A1 (en) 1997-10-07 1999-04-15 Cree, Inc. Group iii nitride photonic devices on silicon carbide substrates with conductive buffer interlayer structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2569099B2 (ja) * 1987-12-25 1997-01-08 株式会社日立製作所 エピタキシャル成長方法
JPH05234900A (ja) * 1992-02-19 1993-09-10 Nec Corp 半導体装置の製造方法
DE19725900C2 (de) * 1997-06-13 2003-03-06 Dieter Bimberg Verfahren zur Abscheidung von Galliumnitrid auf Silizium-Substraten
JP3930161B2 (ja) * 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
EP1070340A1 (en) * 1998-02-27 2001-01-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through masks, and gallium nitride semiconductor structures fabricated thereby
JP4005701B2 (ja) * 1998-06-24 2007-11-14 シャープ株式会社 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
JP4352473B2 (ja) * 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
JP2000031068A (ja) * 1998-07-14 2000-01-28 Mitsubishi Cable Ind Ltd ＧａＮ系結晶成長用基板
JP3471685B2 (ja) * 1999-03-17 2003-12-02 三菱電線工業株式会社 半導体基材及びその製造方法
JP3471700B2 (ja) * 1999-03-17 2003-12-02 三菱電線工業株式会社 半導体基材

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999018617A1 (en) 1997-10-07 1999-04-15 Cree, Inc. Group iii nitride photonic devices on silicon carbide substrates with conductive buffer interlayer structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835902B2 (en) 2010-12-16 2014-09-16 Samsung Electronics Co., Ltd. Nano-structured light-emitting devices

Also Published As

Publication number Publication date
KR20020086511A (ko) 2002-11-18
CN1451173A (zh) 2003-10-22
CN1248288C (zh) 2006-03-29
AU2001218182A1 (en) 2001-08-20
JP4801306B2 (ja) 2011-10-26
JP2010283398A (ja) 2010-12-16
JP5323792B2 (ja) 2013-10-23
JP2003526907A (ja) 2003-09-09
WO2001059819A1 (en) 2001-08-16

Similar Documents

Publication Publication Date Title
US6621148B2 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
JP5323792B2 (ja) 窒化ガリウム半導体構造体の製造方法、半導体構造体の製造方法および半導体構造体
KR100608996B1 (ko) 횡방향 성장에 의한 갈륨 나이트라이드 층의 제조
JP4223219B2 (ja) 窒化ガリウム半導体層の製造方法
US20120068192A1 (en) CRYSTAL GROWTH OF M-PLANE AND SEMIPOLAR PLANES OF (Al, In, Ga, B)N ON VARIOUS SUBSTRATES
JP2004524250A (ja) 窒化ガリウム材料および方法
US20170047220A1 (en) Nitrogen-polar semipolar gan layers and devices on sapphire substrates
JP2004336040A (ja) 複数の半導体チップの製造方法および電子半導体基体
JP2008542183A (ja) 側壁を用いた選択横方向エピタキシャル成長（ｓｌｅｏ）法による無極性および半極性ｉｉｉ族窒化物の欠陥低減方法及び装置
US9252012B2 (en) Method of fabricating a nitride substrate
JP4356208B2 (ja) 窒化物半導体の気相成長方法
KR101083500B1 (ko) 질화갈륨 기판 제조방법
KR101083496B1 (ko) 질화갈륨 기판 제조방법
KR102062381B1 (ko) 질화물 반도체층 성장 방법 및 질화물 반도체 소자 제조 방법
JP4747319B2 (ja) ヘテロエピタキシャル成長方法
JP4137633B2 (ja) ３−５族化合物半導体の製造方法
JP5313976B2 (ja) 窒化物半導体薄膜およびその成長方法
CN115148579A (zh) 单晶衬底的制备方法
Hong et al. Double pendeo-epitaxial growth of GaN films with low density of threading dislocation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121009

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191010

Year of fee payment: 12